JPH05114632A - 電気的特性評価用ボード - Google Patents
電気的特性評価用ボードInfo
- Publication number
- JPH05114632A JPH05114632A JP27439791A JP27439791A JPH05114632A JP H05114632 A JPH05114632 A JP H05114632A JP 27439791 A JP27439791 A JP 27439791A JP 27439791 A JP27439791 A JP 27439791A JP H05114632 A JPH05114632 A JP H05114632A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- board
- holding mechanism
- substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体基板上の各チップの電気的特性試験を
行う，ウエハープローバのプローブカード，或いは，半
導体デバイスの完成体の電気的特性試験を行うテスター
のテストボードの構造に関し，微細，且つ，密植構造の
プローブを可能とする電気的特性評価用ボードの開発を
目的とする。 【構成】 多層配線基板１とプローブ保持機構２とを有
し，多層配線基板１の少なくとも中心部が, 非貫通型ス
ルーホール３を有するセラミック系基板４からなり, プ
ローブ保持機構２がプローブ５を埋め込んだ樹脂系基板
６からなるように，また，プローブ５が, プローブ保持
機構２より脱着可能な構造を有するように，更に，プロ
ーブ５が, プローブ保持機構２に密植されているように
構成する。
行う，ウエハープローバのプローブカード，或いは，半
導体デバイスの完成体の電気的特性試験を行うテスター
のテストボードの構造に関し，微細，且つ，密植構造の
プローブを可能とする電気的特性評価用ボードの開発を
目的とする。 【構成】 多層配線基板１とプローブ保持機構２とを有
し，多層配線基板１の少なくとも中心部が, 非貫通型ス
ルーホール３を有するセラミック系基板４からなり, プ
ローブ保持機構２がプローブ５を埋め込んだ樹脂系基板
６からなるように，また，プローブ５が, プローブ保持
機構２より脱着可能な構造を有するように，更に，プロ
ーブ５が, プローブ保持機構２に密植されているように
構成する。
Description
【０００１】
【産業上の利用分野】本発明は，高密度プローブ（接触
子，探針）の配置を可能とする，セラミック系基板と樹
脂系基板の両者の特徴を生かした２層構造の電気的特性
評価用ボードに関する。
子，探針）の配置を可能とする，セラミック系基板と樹
脂系基板の両者の特徴を生かした２層構造の電気的特性
評価用ボードに関する。
【０００２】最近の半導体デバイス，及びこれを搭載し
たマルチチップモジュールの多ピン化，微細ピッチ化が
進み，これに対応した電気的特性評価用ボードの要求が
強くなってきている。
たマルチチップモジュールの多ピン化，微細ピッチ化が
進み，これに対応した電気的特性評価用ボードの要求が
強くなってきている。
【０００３】これを解決する為には，単一基板材質の積
層ボードの特徴を利用するだけでは限界があり，異なっ
た材質の積層ボードを組み合わせた，技術の複合化によ
る多ピン化，微細ピッチ化を実現する必要がある。
層ボードの特徴を利用するだけでは限界があり，異なっ
た材質の積層ボードを組み合わせた，技術の複合化によ
る多ピン化，微細ピッチ化を実現する必要がある。
【０００４】
【従来の技術】図３は従来例の説明図である。図におい
て，12は半導体基板, 13はチップ, 14は電極パッド, 15
はプローブカード, 16はプローブ, 17はプローブカード
取付板, 18は止めねじ, 19はスルーホール，20は中継端
子, 21はグランドリング, 22はエポキシ樹脂, 23は配線
パターン，24は止めねじ孔, 25は半田付である。
て，12は半導体基板, 13はチップ, 14は電極パッド, 15
はプローブカード, 16はプローブ, 17はプローブカード
取付板, 18は止めねじ, 19はスルーホール，20は中継端
子, 21はグランドリング, 22はエポキシ樹脂, 23は配線
パターン，24は止めねじ孔, 25は半田付である。
【０００５】従来，電気的特性評価用ボードとしては，
樹脂系積層基板にプローブを埋め込み，或いは半田付な
どにより固定し，また，試験装置からプローブまでを接
続する配線パターンも同一の積層基板内に作られてい
た。
樹脂系積層基板にプローブを埋め込み，或いは半田付な
どにより固定し，また，試験装置からプローブまでを接
続する配線パターンも同一の積層基板内に作られてい
た。
【０００６】半導体チップの特性試験の一例について説
明すると，従来のウエハープローバにおいては，シリコ
ンウエハ等の半導体基板12の各チップ13上に形成された
電子回路のAl等の電極パッド14と，プローブカード15に
設けられたプローブ16を接触させて，電子回路の種々の
電気的特性を試験し，良・不良の判定評価を行ってい
た。
明すると，従来のウエハープローバにおいては，シリコ
ンウエハ等の半導体基板12の各チップ13上に形成された
電子回路のAl等の電極パッド14と，プローブカード15に
設けられたプローブ16を接触させて，電子回路の種々の
電気的特性を試験し，良・不良の判定評価を行ってい
た。
【０００７】即ち，図３（ａ）に示すように，プローブ
カード取付板17にプローブカード15が止めねじ18で取り
付けられている。プローブカード15には各チップ13の電
極パッド14との接触を取るためのタングステンからなる
プローブ16が固定されており，図３（ｂ）に示す半導体
基板12上の各チップ13の電極パッド14（図３（ｃ）の拡
大図参照）に順次プローブ16を当てて電気的な特性試験
を行う構造になっている。
カード取付板17にプローブカード15が止めねじ18で取り
付けられている。プローブカード15には各チップ13の電
極パッド14との接触を取るためのタングステンからなる
プローブ16が固定されており，図３（ｂ）に示す半導体
基板12上の各チップ13の電極パッド14（図３（ｃ）の拡
大図参照）に順次プローブ16を当てて電気的な特性試験
を行う構造になっている。
【０００８】プローブカードの構造については，図４に
示す。図４（ａ）はプローブカード15の表面図であり，
同心円上にＩＣテスターとの接続を取るための端子19が
あり，前記端子19の内側には内部に多層に設けられた配
線パターンの中継端子であるスルーホール20が同心円上
に設置され，中心にはアース用のグランドリング21が設
置されている。
示す。図４（ａ）はプローブカード15の表面図であり，
同心円上にＩＣテスターとの接続を取るための端子19が
あり，前記端子19の内側には内部に多層に設けられた配
線パターンの中継端子であるスルーホール20が同心円上
に設置され，中心にはアース用のグランドリング21が設
置されている。
【０００９】配線パターン23は樹脂積層板内の多層プリ
ント配線とスルーホール20の導電膜を通じて，プローブ
カード15の周縁から中心部へと立体的に配線されてい
る。図４（ｂ）はプローブカード15の断面図であり，プ
ローブカード15の基板配線23は導電用のスルーホール20
を有する多層配線の樹脂積層板からなり，これの配線端
子にプローブ16が半田付25されており，また, プローブ
16はエポキシ樹脂22によりプローブカード15の樹脂基板
に固定されている。
ント配線とスルーホール20の導電膜を通じて，プローブ
カード15の周縁から中心部へと立体的に配線されてい
る。図４（ｂ）はプローブカード15の断面図であり，プ
ローブカード15の基板配線23は導電用のスルーホール20
を有する多層配線の樹脂積層板からなり，これの配線端
子にプローブ16が半田付25されており，また, プローブ
16はエポキシ樹脂22によりプローブカード15の樹脂基板
に固定されている。
【００１０】図４（ｃ）はプローブカード15の背面図で
あり, 基板中心にアース用のグランドリング21が設けら
れている。
あり, 基板中心にアース用のグランドリング21が設けら
れている。
【００１１】
【発明が解決しようとする課題】以上のような状況から
従来のウエハープローバを用いた試験では，図５（ａ）
に平面図で，図５（ｂ）に断面図で示すように，プロー
ブ15の先端に近ずく程，多層の配線パターン23を導通す
るスルーホール20の密度が高くなり，隣接するスルーホ
ール20との間隔も狭くなってくる。
従来のウエハープローバを用いた試験では，図５（ａ）
に平面図で，図５（ｂ）に断面図で示すように，プロー
ブ15の先端に近ずく程，多層の配線パターン23を導通す
るスルーホール20の密度が高くなり，隣接するスルーホ
ール20との間隔も狭くなってくる。
【００１２】また，チップ13の電極パッド14も半導体デ
バイスが高集積，高密度になるにつれて，図５（ｃ）に
示すようなチップ13の外周１列から，次第に図５（ｄ）
に示すような数列と増加し，最終的には，図５（ｅ）に
示すように, ピン・グリッド・アレイ(PGA) のような密
植型になる。
バイスが高集積，高密度になるにつれて，図５（ｃ）に
示すようなチップ13の外周１列から，次第に図５（ｄ）
に示すような数列と増加し，最終的には，図５（ｅ）に
示すように, ピン・グリッド・アレイ(PGA) のような密
植型になる。
【００１３】そのため，プロープ16の配列も密植型に移
行するが，従来の積層プリント板のように，スルーホー
ル20が樹脂系積層基板を貫通していると，スルーホール
20の間隔が狭くなった場合，配線パターン23を細くして
も限界があり，内側のスルーホール20に配線パターン23
を通すことができなくなる。
行するが，従来の積層プリント板のように，スルーホー
ル20が樹脂系積層基板を貫通していると，スルーホール
20の間隔が狭くなった場合，配線パターン23を細くして
も限界があり，内側のスルーホール20に配線パターン23
を通すことができなくなる。
【００１４】このように，最近の微細ピッチ化は樹脂系
積層基板の製造限界を越えるもので，プローブ16につな
がるスルーホール20と，配線パターン23につながるスル
ーホール20とを同一基板上で実現することが非常に困難
となってきている。
積層基板の製造限界を越えるもので，プローブ16につな
がるスルーホール20と，配線パターン23につながるスル
ーホール20とを同一基板上で実現することが非常に困難
となってきている。
【００１５】本発明では，以上の点を鑑み，このスルー
ホールや配線パターンの作成，並びに，プロープ保持機
構を目的別に分離し，且つ，最適部材上で実現したもの
を複合化することで，微細ピッチの半導体デバイスに適
応した電気的特性評価ボードを実現することを目的とす
る。
ホールや配線パターンの作成，並びに，プロープ保持機
構を目的別に分離し，且つ，最適部材上で実現したもの
を複合化することで，微細ピッチの半導体デバイスに適
応した電気的特性評価ボードを実現することを目的とす
る。
【００１６】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は多層配線基板，２はプロー
ブ保持機構，３は非貫通型スルーホール，４はセラミッ
ク系配線基板，５はプローブ，６は樹脂系基板，７は貫
通型スルーホール，８は樹脂系配線基板，９は配線パタ
ーン，10はパッド, 11は受けばねである。
図である。図において，１は多層配線基板，２はプロー
ブ保持機構，３は非貫通型スルーホール，４はセラミッ
ク系配線基板，５はプローブ，６は樹脂系基板，７は貫
通型スルーホール，８は樹脂系配線基板，９は配線パタ
ーン，10はパッド, 11は受けばねである。
【００１７】上記の問題点を解決するためには, 先ず，
図１に示すように，セラミック系配線基４板の部分で外
部信号線からの導通接続を配線パターン９に行ない，積
層板を貫通しない，途中まで開孔した片側閉鎖の非貫通
型スルーホール３で配線パターン９をセラミック系基板
配線基板４の最下面に設けた接続パッド10に接続する。
図１に示すように，セラミック系配線基４板の部分で外
部信号線からの導通接続を配線パターン９に行ない，積
層板を貫通しない，途中まで開孔した片側閉鎖の非貫通
型スルーホール３で配線パターン９をセラミック系基板
配線基板４の最下面に設けた接続パッド10に接続する。
【００１８】ここで，セラミック系配線基板４を使うの
は，非貫通型スルーホール３が得られるため，配線パタ
ーン９の内部引回しが貫通型スルーホール７に比較して
楽な点にある。
は，非貫通型スルーホール３が得られるため，配線パタ
ーン９の内部引回しが貫通型スルーホール７に比較して
楽な点にある。
【００１９】理由としては，セラミック系配線基板４を
積層して焼結する前の粘土状のグリーンシートの段階
で，必要箇所のみにスルーホール用の孔を開け，タング
ステンのピンで位置決めして焼結するとともに，そのピ
ンも溶解除去し，スルーホールの側壁に導通メッキを施
す方法をとるため，必要部分まで開孔した非貫通型スル
ーホール７が作成できるためである。
積層して焼結する前の粘土状のグリーンシートの段階
で，必要箇所のみにスルーホール用の孔を開け，タング
ステンのピンで位置決めして焼結するとともに，そのピ
ンも溶解除去し，スルーホールの側壁に導通メッキを施
す方法をとるため，必要部分まで開孔した非貫通型スル
ーホール７が作成できるためである。
【００２０】この点，樹脂系配線基板８の作成では，積
層温度が低く，固定ピンを利用して後でピンを溶かす方
法はとれず，樹脂系配線基板８を積層してからスルーホ
ールを貫通し，その後側壁に導通メッキを施す方法をと
るため，非貫通型スルーホール３を形成することができ
ない。
層温度が低く，固定ピンを利用して後でピンを溶かす方
法はとれず，樹脂系配線基板８を積層してからスルーホ
ールを貫通し，その後側壁に導通メッキを施す方法をと
るため，非貫通型スルーホール３を形成することができ
ない。
【００２１】これを解決する為には，単一基板材質の積
層ボードの特徴を利用するだけでは限界があり，異なっ
た材質の積層ボードを組み合わせた，技術の複合化によ
る多ピン化，微細ピッチ化を実現する必要がある。
層ボードの特徴を利用するだけでは限界があり，異なっ
た材質の積層ボードを組み合わせた，技術の複合化によ
る多ピン化，微細ピッチ化を実現する必要がある。
【００２２】このため，このスルーホールや配線パター
ンの作成，並びに，プロープ保持機構を目的別に分離
し，且つ，最適部材上で実現したものを複合化すること
で，微細ピッチデバイスに適応した電気的特性評価ボー
ドを実現するものである。
ンの作成，並びに，プロープ保持機構を目的別に分離
し，且つ，最適部材上で実現したものを複合化すること
で，微細ピッチデバイスに適応した電気的特性評価ボー
ドを実現するものである。
【００２３】また，一方，寸法精度については，セラミ
ック系配線基板は焼結温度が高く，完成後の縮小率が大
きいのに対して，樹脂系基板では積層基板形成過程で高
温度にすることはできないため, 完成後も寸法精度がよ
く保たれる。
ック系配線基板は焼結温度が高く，完成後の縮小率が大
きいのに対して，樹脂系基板では積層基板形成過程で高
温度にすることはできないため, 完成後も寸法精度がよ
く保たれる。
【００２４】そのため, プローブの密植は高精度を要す
るため，樹脂系基板６に埋め込むのが望ましい。このよ
うに，配線パターン９については,少なくとも中心部で
非貫通型スルーホール３を必要とするセラミック系配線
基板４を用い，プローブ保持機構２は寸法精度の良い樹
脂系基板６を用いるのが最適部材の最も良い選択方法と
なる。
るため，樹脂系基板６に埋め込むのが望ましい。このよ
うに，配線パターン９については,少なくとも中心部で
非貫通型スルーホール３を必要とするセラミック系配線
基板４を用い，プローブ保持機構２は寸法精度の良い樹
脂系基板６を用いるのが最適部材の最も良い選択方法と
なる。
【００２５】即ち，本発明の目的は，図１に示すよう
に，多層配線基板１とプローブ保持機構２とを有し，該
多層配線基板１の少なくとも中心部が, 非貫通型スルー
ホール３を有するセラミック系配線基板４からなり,該
プローブ保持機構２はプローブ５を埋め込んだ樹脂系基
板６からなることにより，また，前記プローブ５が, プ
ローブ保持機構２より脱着可能な構造を有することによ
り，更に，前記プローブ５が, プローブ保持機構２に密
植されていることにより達成される。
に，多層配線基板１とプローブ保持機構２とを有し，該
多層配線基板１の少なくとも中心部が, 非貫通型スルー
ホール３を有するセラミック系配線基板４からなり,該
プローブ保持機構２はプローブ５を埋め込んだ樹脂系基
板６からなることにより，また，前記プローブ５が, プ
ローブ保持機構２より脱着可能な構造を有することによ
り，更に，前記プローブ５が, プローブ保持機構２に密
植されていることにより達成される。
【００２６】また，この電気的特性評価用ボードは，ウ
エハー上の各チップの電気的特性試験を行うウエハープ
ローバのプローブカードとして用いられるだけではな
く，半導体デバイス完成体，或いはマルチチップモジュ
ールのパッケージの端子に適合したプローブ，或いはパ
ッケージ端子を用いて，これら完成体の電気的特性試験
を行うテスターのテストボードとしても適用されるもの
である。
エハー上の各チップの電気的特性試験を行うウエハープ
ローバのプローブカードとして用いられるだけではな
く，半導体デバイス完成体，或いはマルチチップモジュ
ールのパッケージの端子に適合したプローブ，或いはパ
ッケージ端子を用いて，これら完成体の電気的特性試験
を行うテスターのテストボードとしても適用されるもの
である。
【００２７】
【作用】本発明によれば，プローブが樹脂系基板に密植
され，かつ，配線基板の少なくとも中心部に非貫通型ス
ルーホールを有するセラミック基板が配置されるので，
プローブを樹脂系基板からなるプローブ保持機構に微細
ピッチで密植することができ，且つ，ピッチ精度の良い
電気的特性評価用ボードを得ることができる。
され，かつ，配線基板の少なくとも中心部に非貫通型ス
ルーホールを有するセラミック基板が配置されるので，
プローブを樹脂系基板からなるプローブ保持機構に微細
ピッチで密植することができ，且つ，ピッチ精度の良い
電気的特性評価用ボードを得ることができる。
【００２８】
【実施例】図２は本発明の一実施例の説明図である。図
において，１は多層配線基板，２はプローブ保持機構，
３は非貫通型スルーホール，４はセラミック系配線基
板，５はプローブ，６は樹脂系基板，９は配線パター
ン，10は接続パッド, 11は受けばねである。
において，１は多層配線基板，２はプローブ保持機構，
３は非貫通型スルーホール，４はセラミック系配線基
板，５はプローブ，６は樹脂系基板，９は配線パター
ン，10は接続パッド, 11は受けばねである。
【００２９】図２により，本発明の一実施例について説
明する。本発明の電気的特性評価用ボードとしては，配
線パターンを形成する多層配線基板として，全てセラミ
ック系配線基板を用いることも出来たが, セラミック系
配線基板は大きくなると重く，コストも掛かるため，外
周部は従来通り貫通型スルーホール７を有する樹脂系配
線基板８を使用し，スルーホールのピッチ間隔が狭ま
り，配線パターン９の引回しが難しくなる中央部の部分
のみにセラミック系配線基板４を適用したものが選定さ
れた。
明する。本発明の電気的特性評価用ボードとしては，配
線パターンを形成する多層配線基板として，全てセラミ
ック系配線基板を用いることも出来たが, セラミック系
配線基板は大きくなると重く，コストも掛かるため，外
周部は従来通り貫通型スルーホール７を有する樹脂系配
線基板８を使用し，スルーホールのピッチ間隔が狭ま
り，配線パターン９の引回しが難しくなる中央部の部分
のみにセラミック系配線基板４を適用したものが選定さ
れた。
【００３０】実施例では，中央部のセラミック系配線基
板４として, あらかじめ所要の部分のみに孔を開けた内
部の配線パターンを印刷したグリーンシート５枚をスル
ーホールの部分にタングステンのピンを差し込んで位置
決めを行ない，1,000 ℃以上で焼結し, タングステンを
溶解除去されたものを使用した。
板４として, あらかじめ所要の部分のみに孔を開けた内
部の配線パターンを印刷したグリーンシート５枚をスル
ーホールの部分にタングステンのピンを差し込んで位置
決めを行ない，1,000 ℃以上で焼結し, タングステンを
溶解除去されたものを使用した。
【００３１】このセラミック系配線基板４の非貫通型ス
ルーホール３の側壁には, めっきにより導電膜が形成さ
れて, 各層の配線パターン９が接続されている。そし
て，セラミック系配線基板４の非貫通型スルーホール３
の最下層には，プローブとコンタクトする導電性の接続
パッド10が厚い金メッキにより形成されている。
ルーホール３の側壁には, めっきにより導電膜が形成さ
れて, 各層の配線パターン９が接続されている。そし
て，セラミック系配線基板４の非貫通型スルーホール３
の最下層には，プローブとコンタクトする導電性の接続
パッド10が厚い金メッキにより形成されている。
【００３２】プローブ保持機構2 として, エポキシから
なる樹脂系基板６が用いられ, 0.5mmのピッチで密植さ
れたベリリウムー銅(Be-Cu) 合金製の受けばね11が,1,6
00本も埋め込まれている。
なる樹脂系基板６が用いられ, 0.5mmのピッチで密植さ
れたベリリウムー銅(Be-Cu) 合金製の受けばね11が,1,6
00本も埋め込まれている。
【００３３】また,0.2mm径のプローブが,1,600本もこの
受けばね11に挿入されている。この電気的特性評価用ボ
ードを用いて, ウエハープローバのプローブカードとし
て, プローブをチップの電極パッドにコンタクトする
が, 或いはテスターのテストボードとして, 半導体デバ
イス完成体（パッケージ) ，或いは，マルチチップモジ
ュールの接触端子にコンタクトして, 各種の電気的特性
を試験することができる。
受けばね11に挿入されている。この電気的特性評価用ボ
ードを用いて, ウエハープローバのプローブカードとし
て, プローブをチップの電極パッドにコンタクトする
が, 或いはテスターのテストボードとして, 半導体デバ
イス完成体（パッケージ) ，或いは，マルチチップモジ
ュールの接触端子にコンタクトして, 各種の電気的特性
を試験することができる。
【００３４】測定時, 或いは長期間の使用によりプロー
ブ５が磨耗，変形した時は受けばね11から抜いて, 新し
いプローブ５を挿入すれば, 長期間, 安定して，本発明
の電気的特性評価用ボードを用いて試験を行うことがで
きる。
ブ５が磨耗，変形した時は受けばね11から抜いて, 新し
いプローブ５を挿入すれば, 長期間, 安定して，本発明
の電気的特性評価用ボードを用いて試験を行うことがで
きる。
【００３５】
【発明の効果】以上説明したように, 本発明によれば,
プローブ針が樹脂系基板に密植され，かつ，配線基板の
少なくとも中心部が非貫通型スルーホールを有するセラ
ミック基板に配線されるので，ブローブを微細ピッチで
密植えすることができ，且つ，プローブ針が樹脂系基板
に密植されるため，ピッチ精度の良いプローブを得るこ
とができ，微細ピッチの多ピン半導体デバイス，或い
は，マルチチップモジュークの電気的特性評価試験に威
力を発揮することが期待できる。
プローブ針が樹脂系基板に密植され，かつ，配線基板の
少なくとも中心部が非貫通型スルーホールを有するセラ
ミック基板に配線されるので，ブローブを微細ピッチで
密植えすることができ，且つ，プローブ針が樹脂系基板
に密植されるため，ピッチ精度の良いプローブを得るこ
とができ，微細ピッチの多ピン半導体デバイス，或い
は，マルチチップモジュークの電気的特性評価試験に威
力を発揮することが期待できる。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の模式断面図
【図３】 従来例の説明図（その１）
【図４】 従来例の説明図（その２）
【図５】 従来例の説明図（その３）
１ 多層配線基板 ２ プローブ保持機構 ３ 非貫通型スルーホール ４ セラミック系配線基板 ５ プローブ ６ 樹脂系基板 ７ 貫通型スルーホール ８ 樹脂系配線基板 ９ 内部配線パターン 10 パッド 11 受けばね
Claims (3)
- 【請求項１】 多層配線基板(1) とプローブ保持機構
(2) とを有し， 該多層配線基板(1) の少なくとも中心部が, 非貫通型ス
ルーホール(3) を有するセラミック系積層基板(4) から
なり, 該プローブ保持機構(2) はプローブ(5) を埋め込んだ樹
脂系基板(6) からなることを特徴とする電気的特性評価
用ボード。 - 【請求項２】 前記プローブ(5) が, プローブ保持機構
(2)より脱着可能な構造を有することを特徴とする請求
項１記載の電気的特性評価用ボード。 - 【請求項３】 前記プローブ(5) が, プローブ保持機構
(2)に密植されていることを特徴とする請求項１記載の
電気的特性評価用ボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27439791A JPH05114632A (ja) | 1991-10-23 | 1991-10-23 | 電気的特性評価用ボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27439791A JPH05114632A (ja) | 1991-10-23 | 1991-10-23 | 電気的特性評価用ボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114632A true JPH05114632A (ja) | 1993-05-07 |
Family
ID=17541103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27439791A Withdrawn JPH05114632A (ja) | 1991-10-23 | 1991-10-23 | 電気的特性評価用ボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114632A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029575A1 (en) * | 2003-09-24 | 2005-03-31 | Byung-June Jun | Structure of probe needle for probe card |
| JPWO2005106504A1 (ja) * | 2004-04-27 | 2008-03-21 | 株式会社日本マイクロニクス | 電気的接続装置 |
-
1991
- 1991-10-23 JP JP27439791A patent/JPH05114632A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029575A1 (en) * | 2003-09-24 | 2005-03-31 | Byung-June Jun | Structure of probe needle for probe card |
| JPWO2005106504A1 (ja) * | 2004-04-27 | 2008-03-21 | 株式会社日本マイクロニクス | 電気的接続装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7621761B2 (en) | Systems for testing and packaging integrated circuits | |
| US7009412B2 (en) | Massively parallel interface for electronic circuit | |
| US6791171B2 (en) | Systems for testing and packaging integrated circuits | |
| EP1092338B1 (en) | Assembly of an electronic component with spring packaging | |
| US6861858B2 (en) | Vertical probe card and method for using the same | |
| KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
| US6825678B2 (en) | Wafer level interposer | |
| KR20020028159A (ko) | 전자 회로용 대량 병렬 인터페이스 | |
| JPH07114227B2 (ja) | ウエハ試験用探触板 | |
| KR20070111327A (ko) | 전송 회로, 접속용 시트, 프로브 시트, 프로브 카드,반도체 검사 장치, 및 반도체 장치의 제조 방법 | |
| WO2006093704A1 (en) | Probe card with stacked substrate | |
| US20080197866A1 (en) | Method of Manufacturing Needle for Probe Card Using Fine Processing Technology, Needle Manufactured by the Method, and Probe Card Comprising the Needle | |
| JPH0650990A (ja) | プローブカード | |
| JP2000221210A (ja) | コンタクトストラクチャのパッケ―ジング・相互接続 | |
| EP0327399B1 (en) | Method of manufacturing an uniaxially electrically conductive article | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| US6980015B2 (en) | Back side probing method and assembly | |
| JPH05114632A (ja) | 電気的特性評価用ボード | |
| JP2979289B2 (ja) | 高密度アレイ外部コンタクトを有する半導体試験用パッケージ | |
| JP2004245671A (ja) | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 | |
| WO1994019699A1 (en) | Method and apparatus for bare die burn-in and test using z-axis electrically conductive material | |
| JPH11251706A (ja) | 電子部品接続用基板 | |
| JPH1062488A (ja) | ベアチップの位置決め構造、およびこれを用いたベアチップキャリア、バーンイン装置 | |
| JPH05144893A (ja) | プローブカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |