JP2016076513A - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JP2016076513A
JP2016076513A JP2014203989A JP2014203989A JP2016076513A JP 2016076513 A JP2016076513 A JP 2016076513A JP 2014203989 A JP2014203989 A JP 2014203989A JP 2014203989 A JP2014203989 A JP 2014203989A JP 2016076513 A JP2016076513 A JP 2016076513A
Authority
JP
Japan
Prior art keywords
wiring board
main surface
electronic component
electronic
electronic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014203989A
Other languages
English (en)
Inventor
圭佑 澤田
Keisuke Sawada
圭佑 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014203989A priority Critical patent/JP2016076513A/ja
Publication of JP2016076513A publication Critical patent/JP2016076513A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】配線板の主面上に占める部品の面積割合が大きい場合であっても、容易に電気的な検査を実行できる電子モジュールを提供すること。【解決手段】第1の主面と該第1の主面とは反対側の面である第2の主面とを有し;かつ該第1、第2の主面のうちの一方の主面上に設けられた、部品実装用のランドを有する配線パターンと;該配線パターンと電気的に導通するようにかつ第1の主面と第2の主面と接続する面である端面に露出するように設けられた縦方向導電体と;を備えた配線板と、配線パターンへのプロービングを一切不可能にするように配線板の一方の主面上に重なって、ランドを介し配線板に実装された電子部品とを具備する。【選択図】図1

Description

本発明は、電子部品が配線板上に備えられ構成される電子モジュールに係り、特に、電気的な検査を要する電子モジュールに関する。
電子部品が配線板上に備えられ構成される電子モジュールは、製造過程において通常、配線板への部品の実装後に電気的な検査が行われる。この検査では、例えば、モジュールとして設けられた端子に試験信号を印加してその動作をチェックするが、これとは別に、モジュール上の適当な電気的ノードにプローブを突き当ててその電圧や電流などを検知することが必要な場合もある。プローブを突き当てる配線領域には、検査パッドが設けられることが多い。
電子モジュール一般では、応用される電子機器の小型化、高機能化に呼応して特に小型化の要望が強い。そのため、例えば、部品を板厚み内部に内蔵することができる部品内蔵配線板も電子モジュール用として多用されるようになっているが、それでも配線板の主面上に占める部品の面積割合は非常に大きくなる傾向にある。したがって、検査パッドを設ける面積的余裕は徐々になくなっている。
特開2010−245815号公報
本発明は、電子部品が配線板上に備えられ構成される電子モジュールにおいて、配線板の主面上に占める部品の面積割合が大きい場合であっても、容易に電気的な検査を実行することが可能な電子モジュールを提供することを目的とする。
本発明の一態様である電子モジュールは、第1の主面と該第1の主面とは反対側の面である第2の主面とを有し;かつ該第1、第2の主面のうちの一方の主面上に設けられた、部品実装用のランドを有する配線パターンと;該配線パターンと電気的に導通するようにかつ前記第1の主面と前記第2の主面と接続する面である端面に露出するように設けられた縦方向導電体と;を備えた配線板と、前記配線パターンへのプロービングを一切不可能にするように前記配線板の前記一方の主面上に重なって、前記ランドを介し前記配線板に実装された電子部品とを具備する。
この電子モジュールでは、配線板に実装された電子部品が、配線パターンへのプロービングを一切不可能にするように配線板の主面上に重なって位置しているものの、配線板の端面に縦方向導電体が露出するように設けられている。したがって、この端面上の縦方向導電体をプロービングするための導体として用いることができる。よって、配線板の主面上に占める部品の面積割合が大きい場合であっても、容易に電気的な検査を実行することができる。
本発明によれば、電子部品が配線板上に備えられ構成される電子モジュールにおいて、配線板の主面上に占める部品の面積割合が大きい場合であっても、容易に電気的な検査を実行することができる。
一実施形態である電子モジュールの構成を模式的に示す断面図。 図1に示した電子モジュールの上面図。 図1に示した電子モジュールを電気的に検査するときの態様を示す説明図。 別の実施形態である電子モジュールの構成を模式的に示す断面図。 図4に示した電子モジュールの上面図。 さらに別の実施形態である電子モジュールの構成を模式的に示す断面図。 図6に示した電子モジュールの上面図。
実施態様として、前記電子部品が、前記配線板の前記一方の主面上において、ひとつのみである、とすることができる。配線板の一方の主面上に設けられる電子部品はひとつとは限らないが、ひとつのみの電子モジュールの態様は、多くのアプリケーションで採用され得る。
また、実施態様として、前記電子部品が、前記配線板と平面形状として同形である、とすることができる。この場合は、電子部品は、明らかに、配線パターンへのプロービングを一切不可能にするように配線板の主面上に重なって位置することになる。
また、実施態様として、前記電子部品が、前記配線板の前記一方の主面と前記端面との境界線が形成する閉じた図形に内包された平面形状を有し、前記配線板の前記一方の主面上であって前記電子部品が重ならない領域上をすべて覆うように該電子部品と該配線板との間からはみ出し設けられた、該電子部品を該配線板に固定するための樹脂をさらに具備する、とすることができる。この場合も、電子部品は、樹脂を伴った状態で、配線パターンへのプロービングを一切不可能にするように配線板の主面上に重なって位置することになる。
また、実施態様として、前記縦方向導電体を覆うように前記配線板の前記端面上に設けられた保護膜をさらに具備する、とすることができる。多くの場合、配線板の端面上に露出された縦方向導電体は製造途上においては電気的な検査のためプロービング可能である必要があるが、その後はかかる必要性はほぼなくなる。したがって、縦方向導電体が気中に曝されることによる腐食の可能性をなくすように保護膜を設ければ信頼性が向上する。
また、実施態様として、前記電子部品が、前記配線板の前記一方の主面上において、複数で構成されている、とすることができる。配線板の一方の主面上に設けられる電子部品はひとつとは限らない。
また、実施態様として、前記配線板の前記一方の主面上であって前記電子部品が重ならない領域上をすべて覆うように該電子部品と該配線板との間からはみ出し設けられた、該電子部品を該配線板に固定するための樹脂をさらに具備する、とすることができる。この場合も、電子部品は、樹脂を伴った状態で、配線パターンへのプロービングを一切不可能にするように配線板の主面上に重なって位置することになる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、一実施形態である電子モジュールの構成を模式的に断面で示している。同図に示すように、この電子モジュールは、絶縁層11、12、13、14、15、配線パターン(配線層)21、22、23、24、25、26、層間接続体(縦方向導電体)31、32、34、35、スルーホール導電体(縦方向導電体)33、層間接続体(縦方向導電体)331、332、内蔵部品41、はんだ51、はんだレジスト61、62、はんだボール71、保護膜81、電子部品90、はんだ901を有する。
端的に言うと、この電子モジュールは、電子部品90と、この電子部品90が実装されている配線板(部品内蔵配線板)とを有しており、配線板の一方の主面上に電子部品90が実装され、他方の主面上にははんだボール71が配され、はんだボール71はこの電子モジュールとしての端子(他の配線板への接続用端子)になっている。
部品内蔵配線板の部分には、図示するように、この形態では内蔵部品41として、表面実装型受動素子部品(いわゆるチップ部品)が設けられている。内蔵部品41は、はんだ51により内層の配線パターン22に実装されている。内蔵部品41としては、これに限らず、半導体素子(フリップ実装、あるいは表面実装用端子を備えたパッケージ品)が内蔵されていてもよい。内蔵部品41と外側の電子部品90とにより、電子モジュールとして高付加価値化されている。
配線板の部分の総厚は、はんだレジスト61、62の部分を含めて例えば0.5mm程度以下と薄くすることができる(図示は模式的に示している)。電子部品90は、図示するように、例えば、表面実装用端子としてはんだ901を備えたパッケージ品である。電子部品90の厚さは、製品により数十μmから数百μmである。電子部品90は、配線板の一方の主面上に設けられた配線パターン26(が有するランド)に対して、はんだ901で電気的、機械的に接続されている。
ここで、この電子モジュールは、配線パターン26へのプロービングを一切不可能にするように配線板の一方の主面上に重なって電子部品90が実装されている。より具体的に、この実施形態では特に、配線板(保護膜81の厚みを除く)と電子部品90とが、平面的に見た形状として同形になっている。したがって電子モジュールとして究極的に面積が小型化されているものの、電子部品90の実装後はその存在により、配線パターン26へのプロービングはできない。
そこで、電子モジュールとして電気的な検査を行う必要がある場合に備え、この電子モジュールには、配線板の端面に、層間接続体(縦方向導電体)331、332が設けられている。層間接続体331、332は、少なくとも、電子部品90が接続されている配線パターン26と電気的に導通するように、かつ配線板の一方の主面と他方の主面と接続する面である端面に露出するように設けられている。これにより、電子部品90が配線パターン26に実装されたあとの状態において、配線板の端面に露出した導体である層間接続体331、332を検査パッドに用いてプローブ(検査針)を突き当て電子部品90を含めた電気的な検査が可能である。
保護膜81は、検査後に露出している層間接続体331、332を保護するため設けている。これは、多くの場合、配線板の端面上に露出された層間接続体331、332は製造途上においては検査に必要であるものの、検査後はかかる必要性はほぼなくなるからである。すなわち、層間接続体331、332が気中に曝されることによる腐食の可能性をなくすように保護膜81を設ければ信頼性が向上する。
保護膜81を形成するには、例えば、各種モールド成型法、浸漬法、ポッティング、スプレーコーターを利用することができる。保護膜81の厚さは、例えば50μmから100μmとすることができる。また、保護膜81のように、部品としての電子モジュールの形態で備えられるようにすることに代えて、この電子モジュールをはんだボール71を介して他の配線板(大型の配線板)に実装した後において、その側面(端面)を覆うように樹脂を設けるようにしても同じ効果が得られる。
検査パッドである層間接続体331、332は、この例では、導電性組成物の充填されたスルーホール導電体を由来としたものである。すなわち、各絶縁層が積層、一体化される前に、絶縁層13に設けたスルーホール(貫通孔)の内壁面上に導電層(例えば銅層)をめっき形成し(ここまではスルーホール導電体33の形成方法と同じ)、その後そのめっき層の内側である中空部分に導電性組成物を充填する。各絶縁層を積層、一体化したあと、めっき層および導電性組成物が露出するように、積層された絶縁層を分断加工(ダイシング)する。
検査パッドである層間接続体331、332としては、これに限らず、導電性組成物を有していない構成とすることもできる。例えば、各絶縁層を積層、一体化したあと、絶縁層11から絶縁層15まで貫通するスルーホールを形成し、その内壁面上に導電層(例えば銅層)をめっき形成しておく。そして、そのめっき層が露出するように、積層された絶縁層を分断加工(ダイシング)する。この場合、配線板の端面に、検査パッドとしての凹部が生じることになるので、その後の保護膜81の形成を平坦でない面上に行う必要がありやや生産効率が悪いと考えられる。
また、検査パッドに用いる層間接続体331、332として、層間接続体31、32、34、35と同様に形成した層間接続体を由来とするもので構成することも考えられる。層間接続体31、32、34、35は、それぞれ、絶縁層11、12、14、15を貫通して配線パターン間に挟設された導電性組成物の接続体である。その製造過程においては、ペースト状の導電性組成物(樹脂中に微細な例えば銀粒子を分散させた組成)を用いて所定の印刷でバンプ状に形成し、その後、硬化させる前の絶縁層11、12、14、15に貫通させて配線パターン間に挟設させる。検査パッドに用いる層間接続体を得るためには、各絶縁層を積層、一体化したあと、この導電性組成物の接続体が露出するように、積層された絶縁層を分断加工(ダイシング)する。
図2は、図1に示した電子モジュールの上面を描いている。すでに述べたように、配線板(保護膜81の厚みを除く)と電子部品90とが、平面的に見た形状として同形になっている。したがって電子モジュールとして究極的に小型化されている。このようにひとつの電子部品90を存在させると、電子部品90が実装されている配線パターン26へのプロービングはまったくできない。
図3は、図1に示した電子モジュールを電気的に検査するときの態様を示している。すなわち、検査装置(テスター)1を用い、検査装置1に接続された検査針(プローブ)2a、2bを層間接続体331、332に突き当て電気的な検査を行う。なお、一般には、検査パッドとしての層間接続体は、電子モジュールとしての必要に応じていくつあってもよい。図2に示した平面図において、その一辺にいくつ設けられていてもよく、他の辺についても同様である。検査針を突き当てる検査パッドは、検査の内容に応じ選択する。一度に突き当てる検査針の数も、検査の内容に依存する。
次に、別の実施形態である電子モジュールについて図4を参照して説明する。図4は、別の実施形態である電子モジュールの構成を模式的に断面で示している。同図において、すでに説明した図中に示したものには同一符号を付しその説明は省略する。
この電子モジュールは、電子部品90Aが、配線板の一方の主面とその端面との境界線が形成する閉じた図形に内包された平面形状を有している。端的に、電子部品90Aは、図1中に示した電子部品90より配線板との比較で多少、面積小になっている。そして、配線板の一方の主面上であって電子部品90Aが重ならない領域上をすべて覆うように、電子部品90Aと配線板との間からはみ出して電子部品90Aを配線板に固定するための樹脂950が設けられている。
このような態様も、電子部品90Aは、樹脂950を伴った状態で、配線パターン26へのプロービングを一切不可能にするように配線板の主面上に重なって位置することになる。しかしながら、すでに説明したように、このような電子モジュールでも、検査パッドである層間接続体331、332を用い、電気的な検査が可能である。
電子部品90Aを配線板に固定するための樹脂950は、電子部品90Aが表面実装対応のデバイスでない場合、すなわち、フリップチップ接続を要するベアチップの場合には一般に必須的に用いられる(いわゆるアンダーフィル樹脂)。その場合の導電パンプ902には、金バンプが多く用いられる。なお、電子部品90Aが表面実装対応のデバイスである場合においても、信頼性向上のため樹脂950を用いることができる。
図5は、図4に示した電子モジュールの上面を描いている。すでに述べたように、配線板の一方の主面上であって電子部品90Aが重ならない領域上をすべて覆うように、電子部品90Aと配線板との間からはみ出して電子部品90Aを配線板に固定するための樹脂950が設けられている。このような電子部品90Aおよび樹脂950の存在により、電子部品90Aが実装されている配線パターン26へのプロービングはできない。
次に、さらに別の実施形態である電子モジュールについて図6を参照して説明する。図6は、別の実施形態である電子モジュールの構成を模式的に断面で示している。同図において、すでに説明した図中に示したものには同一符号を付しその説明は省略する。
この電子モジュールでは、配線板に実装されている電子部品がひとつではなく複数(この例では2つ)になっている。 電子部品90B、90C間の間隔が狭いこのような場合でも、電子部品90B、90Cは、樹脂951、952を伴うことで、配線パターン26へのプロービングを一切不可能にするように配線板の主面上に重なって位置することになる。しかしながら、すでに説明したように、この電子モジュールも、検査パッドである層間接続体331、332を用い、電気的な検査が可能である。
実装されている電子部品90B、90C、およびこれらを配線板に固定するための樹脂951、952については、電子部品90Aおよび樹脂950についての、図4における説明を参照することができる。
図7は、図6に示した電子モジュールの上面を描いている。すでに述べたように、配線板の一方の主面上であって電子部品90B、90Cが重ならない領域上をすべて覆うように、電子部品90B、90Cと配線板との間からはみ出して電子部品90B、90Cを配線板に固定するための樹脂951、952が設けられている。このような電子部品90B、90Cおよび樹脂951、952の存在により、電子部品90B、90Cが実装されている配線パターン26へのプロービングはできない。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものである。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…検査装置(テスター)、2a,2b…検査針(プローブ)、11,12,13,14,15…絶縁層、21,22,23,24,25…配線パターン(配線層)、31,32,34,35…層間接続体(縦方向導電体)、33…スルーホール導電体(縦方向導電体)、331,332…層間接続体(縦方向導電体;導電性組成物の充填されたスルーホール導電体を由来とする)、41…内蔵部品、51…はんだ、61,62…はんだレジスト、71…はんだボール、81…保護膜、90,90A,90B,90C…電子部品、901…はんだ、902…導電バンプ、950,951,952…樹脂。

Claims (7)

  1. 第1の主面と該第1の主面とは反対側の面である第2の主面とを有し;かつ該第1、第2の主面のうちの一方の主面上に設けられた、部品実装用のランドを有する配線パターンと;該配線パターンと電気的に導通するようにかつ前記第1の主面と前記第2の主面と接続する面である端面に露出するように設けられた縦方向導電体と;を備えた配線板と、
    前記配線パターンへのプロービングを一切不可能にするように前記配線板の前記一方の主面上に重なって、前記ランドを介し前記配線板に実装された電子部品と
    を具備する電子モジュール。
  2. 前記電子部品が、前記配線板の前記一方の主面上において、ひとつのみである請求項1記載の電子モジュール。
  3. 前記電子部品が、前記配線板と平面形状として同形である請求項2記載の電子モジュール。
  4. 前記電子部品が、前記配線板の前記一方の主面と前記端面との境界線が形成する閉じた図形に内包された平面形状を有し、
    前記配線板の前記一方の主面上であって前記電子部品が重ならない領域上をすべて覆うように該電子部品と該配線板との間からはみ出し設けられ
    た、該電子部品を該配線板に固定するための樹脂をさらに具備する
    請求項2記載の電子モジュール。
  5. 前記縦方向導電体を覆うように前記配線板の前記端面上に設けられた保護膜をさらに具備する請求項1記載の電子モジュール。
  6. 前記電子部品が、前記配線板の前記一方の主面上において、複数で構成されている請求項1記載の電子モジュール。
  7. 前記配線板の前記一方の主面上であって前記電子部品が重ならない領域上をすべて覆うように該電子部品と該配線板との間からはみ出し設けられた、該電子部品を該配線板に固定するための樹脂をさらに具備する請求項6記載の電子モジュール。
JP2014203989A 2014-10-02 2014-10-02 電子モジュール Pending JP2016076513A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014203989A JP2016076513A (ja) 2014-10-02 2014-10-02 電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014203989A JP2016076513A (ja) 2014-10-02 2014-10-02 電子モジュール

Publications (1)

Publication Number Publication Date
JP2016076513A true JP2016076513A (ja) 2016-05-12

Family

ID=55951595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014203989A Pending JP2016076513A (ja) 2014-10-02 2014-10-02 電子モジュール

Country Status (1)

Country Link
JP (1) JP2016076513A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260528A (ja) * 1996-03-21 1997-10-03 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JPH11145375A (ja) * 1997-11-12 1999-05-28 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000133740A (ja) * 1998-10-22 2000-05-12 Hitachi Ltd 半導体装置
JP2000357757A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置および電子回路装置
JP2003329726A (ja) * 2002-05-10 2003-11-19 Nec Corp 中継基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260528A (ja) * 1996-03-21 1997-10-03 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JPH11145375A (ja) * 1997-11-12 1999-05-28 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000133740A (ja) * 1998-10-22 2000-05-12 Hitachi Ltd 半導体装置
JP2000357757A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置および電子回路装置
JP2003329726A (ja) * 2002-05-10 2003-11-19 Nec Corp 中継基板

Similar Documents

Publication Publication Date Title
US10459007B2 (en) Probe card
JP4862017B2 (ja) 中継基板、その製造方法、プローブカード
JP6246507B2 (ja) プローブカード及びその製造方法
US9129914B2 (en) Electronic device, test board, and semiconductor device manufacturing method
JP2013238578A (ja) プローブカード用空間変換器及びその製造方法
US8692136B2 (en) Method of repairing probe card and probe board using the same
US9835684B2 (en) In-circuit test structure for printed circuit board
US9341648B2 (en) Probe card and manufacturing method thereof
JP4343256B1 (ja) 半導体装置の製造方法
KR101708487B1 (ko) 도전 실리콘 고무 안에 더블 도전 와이어를 포함하는 테스트 소켓, 및 그 제조 방법
US11808787B2 (en) Probe card testing device
KR101311752B1 (ko) 반도체 테스트용 콘텍터 및 그 제조방법
JP2011086453A (ja) 高周波検査ソケット
KR102124550B1 (ko) 전기 특성의 검사 방법
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
JP2010256371A (ja) 半導体ウェハの検査方法および半導体装置の製造方法
TWI763530B (zh) 探針卡測試裝置
JP2016076513A (ja) 電子モジュール
JP6756996B1 (ja) 導電性部材の製造方法
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
JP2016076514A (ja) 配線板、電子モジュール
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
JP4492976B2 (ja) 半導体装置
JP2008196990A (ja) 半導体装置及び複合基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190514