JPH09260528A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH09260528A JPH09260528A JP8065018A JP6501896A JPH09260528A JP H09260528 A JPH09260528 A JP H09260528A JP 8065018 A JP8065018 A JP 8065018A JP 6501896 A JP6501896 A JP 6501896A JP H09260528 A JPH09260528 A JP H09260528A
- Authority
- JP
- Japan
- Prior art keywords
- carrier substrate
- semiconductor device
- electrode
- semiconductor element
- operation confirmation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 高密度実装が容易なＬＧＡタイプの半導体装
置において、この半導体装置を外部装置に実装した後
は、外部からその動作確認のための検査を行うことがで
きない。 【解決手段】 キャリア基板１２と半導体素子１１とを
有する半導体装置において、前記キャリア基板１２の両
面に電極１３，１７が設けられ、この両面の電極１３，
１７が、前記キャリア基板に形成された貫通孔に導電物
質を充填して構成されたビア１６を介してそれぞれ電気
的に接続され、前記キャリア基板１２の一方の面に前記
半導体素子１１が搭載され、前記キャリア基板１２の所
望の位置に動作確認検査用電極１９が設けられている。
置において、この半導体装置を外部装置に実装した後
は、外部からその動作確認のための検査を行うことがで
きない。 【解決手段】 キャリア基板１２と半導体素子１１とを
有する半導体装置において、前記キャリア基板１２の両
面に電極１３，１７が設けられ、この両面の電極１３，
１７が、前記キャリア基板に形成された貫通孔に導電物
質を充填して構成されたビア１６を介してそれぞれ電気
的に接続され、前記キャリア基板１２の一方の面に前記
半導体素子１１が搭載され、前記キャリア基板１２の所
望の位置に動作確認検査用電極１９が設けられている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関するものである。
製造方法に関するものである。
【０００２】
【従来の技術】半導体装置は、情報通信機器、事務用電
子機器、家庭用電子機器、測定装置、組み立てロボット
等の産業用電子機器、医療用電子機器および電子玩具等
の小型化に寄与し、かつこれらの機器等の小型化を容易
にする。
子機器、家庭用電子機器、測定装置、組み立てロボット
等の産業用電子機器、医療用電子機器および電子玩具等
の小型化に寄与し、かつこれらの機器等の小型化を容易
にする。
【０００３】従来、半導体装置のパッケージ形態として
は、パッケ−ジの四辺からリ−ド端子が出ているＱＦＰ
（クワッドフラットパッケージ）タイプが主流であった
が、最近はパッケ−ジのウラ面に格子状に電極が配列さ
れたＬＧＡ（ランドグリッドアレイ）タイプが注目され
ている。
は、パッケ−ジの四辺からリ−ド端子が出ているＱＦＰ
（クワッドフラットパッケージ）タイプが主流であった
が、最近はパッケ−ジのウラ面に格子状に電極が配列さ
れたＬＧＡ（ランドグリッドアレイ）タイプが注目され
ている。
【０００４】図４は、このＬＧＡタイプの半導体装置の
一部破断斜視図を示したものである。図４において、４
１は半導体素子、４２はキャリア基板、４３はキャリア
基板４２の表面の配線電極、４４は半導体素子４１の電
極と配線基板４３とを電気的に接続する接合部、４５は
半導体素子４１とキャリア基板４２との間を封止する封
止樹脂、４６は配線電極４３と電極４７とを接続するビ
ア、４７はキャリア基板４２の裏面の格子状の電極であ
る。
一部破断斜視図を示したものである。図４において、４
１は半導体素子、４２はキャリア基板、４３はキャリア
基板４２の表面の配線電極、４４は半導体素子４１の電
極と配線基板４３とを電気的に接続する接合部、４５は
半導体素子４１とキャリア基板４２との間を封止する封
止樹脂、４６は配線電極４３と電極４７とを接続するビ
ア、４７はキャリア基板４２の裏面の格子状の電極であ
る。
【０００５】このＬＧＡタイプの半導体装置が優れてい
るのは、ＱＦＰタイプの半導体装置の小型化を図る場合
には、リ−ド端子を四辺に狭ピッチ（例えば０．５ｍｍ
ピッチ以下）に配列する必要があるために、実装時の位
置合わせやハンダ付けが困難となるのに対し、ＬＧＡタ
イプの半導体装置においては、キャリア基板４２の裏面
の全体が有効に利用できるので、電極配列を狭ピッチに
しなくても小型化が可能となり、実装が簡単に行える点
である。
るのは、ＱＦＰタイプの半導体装置の小型化を図る場合
には、リ−ド端子を四辺に狭ピッチ（例えば０．５ｍｍ
ピッチ以下）に配列する必要があるために、実装時の位
置合わせやハンダ付けが困難となるのに対し、ＬＧＡタ
イプの半導体装置においては、キャリア基板４２の裏面
の全体が有効に利用できるので、電極配列を狭ピッチに
しなくても小型化が可能となり、実装が簡単に行える点
である。
【０００６】
【発明が解決しようとする課題】しかしながら、半導体
装置を外部装置に実装した際の動作確認検査を行う場合
について考えると、ＱＦＰタイプの半導体装置の場合
は、リ−ド端子がすべて露出しているので、この半導体
装置を外部装置に実装した後においても、簡単に動作確
認検査を行うことが可能である。しかし、ＬＧＡタイプ
の半導体装置の場合は、電極端子４７が露出していない
ので、この半導体装置を外部装置に実装した後は、動作
確認検査を行うことができない。
装置を外部装置に実装した際の動作確認検査を行う場合
について考えると、ＱＦＰタイプの半導体装置の場合
は、リ−ド端子がすべて露出しているので、この半導体
装置を外部装置に実装した後においても、簡単に動作確
認検査を行うことが可能である。しかし、ＬＧＡタイプ
の半導体装置の場合は、電極端子４７が露出していない
ので、この半導体装置を外部装置に実装した後は、動作
確認検査を行うことができない。
【０００７】本発明はこのような課題を解決するために
なされたもので、高密度実装が容易なＬＧＡタイプの半
導体装置を外部装置に実装した場合において、実装後
に、動作確認検査を容易に行うことが可能な半導体装置
およびその製造方法を提供することを目的とする。
なされたもので、高密度実装が容易なＬＧＡタイプの半
導体装置を外部装置に実装した場合において、実装後
に、動作確認検査を容易に行うことが可能な半導体装置
およびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明に係る半導体装置は、キャリア基板と半導体素
子とを有する半導体装置において、前記キャリア基板の
両面に電極が設けられ、この両面の電極が、前記キャリ
ア基板に形成された貫通孔に導電物質を充填して構成さ
れたビアを介してそれぞれ電気的に接続され、前記キャ
リア基板の一方の面に前記半導体素子が搭載され、前記
キャリア基板の所望の位置に動作確認検査用電極が設け
られ、前記動作確認検査用電極が、前記キャリア基板の
内層配線または裏面配線と、ビアとを介して前記半導体
素子に接続されていることを特徴とする。
の本発明に係る半導体装置は、キャリア基板と半導体素
子とを有する半導体装置において、前記キャリア基板の
両面に電極が設けられ、この両面の電極が、前記キャリ
ア基板に形成された貫通孔に導電物質を充填して構成さ
れたビアを介してそれぞれ電気的に接続され、前記キャ
リア基板の一方の面に前記半導体素子が搭載され、前記
キャリア基板の所望の位置に動作確認検査用電極が設け
られ、前記動作確認検査用電極が、前記キャリア基板の
内層配線または裏面配線と、ビアとを介して前記半導体
素子に接続されていることを特徴とする。
【０００９】このように、前記キャリア基板の所望の位
置（ここで「所望の位置」とは、前記半導体装置を外部
装置に実装した際に、外部から検査することが可能な位
置のことである。例えば、前記キャリア基板の表面もし
くは側面である。）に前記動作確認検査用電極を設ける
構成とし、この動作確認検査用電極が前記半導体素子に
電気的に接続されているので、前記半導体装置を外部装
置に実装した後においても、前記動作確認検査用電極に
よって動作確認の検査を容易に行うことができる。
置（ここで「所望の位置」とは、前記半導体装置を外部
装置に実装した際に、外部から検査することが可能な位
置のことである。例えば、前記キャリア基板の表面もし
くは側面である。）に前記動作確認検査用電極を設ける
構成とし、この動作確認検査用電極が前記半導体素子に
電気的に接続されているので、前記半導体装置を外部装
置に実装した後においても、前記動作確認検査用電極に
よって動作確認の検査を容易に行うことができる。
【００１０】また、前記動作確認検査用電極が、前記キ
ャリア基板の側面に設けられていることが好ましい。こ
うすることにより、半導体装置をさらに小型にすること
ができる。
ャリア基板の側面に設けられていることが好ましい。こ
うすることにより、半導体装置をさらに小型にすること
ができる。
【００１１】さらに、前記動作確認検査用電極が、前記
半導体素子が搭載されている前記キャリア基板の同一面
上に設けられ、前記動作確認検査用電極と前記半導体素
子との間に障壁部が備えられていることが好ましい。こ
うすることにより、前記半導体素子と前記キャリア基板
との間を封止材料によって封止しても、前記障壁部が、
前記動作確認検査用電極に前記封止材料が被覆するのを
防止するので、安定的に前記動作確認検査用電極を確保
することができる。
半導体素子が搭載されている前記キャリア基板の同一面
上に設けられ、前記動作確認検査用電極と前記半導体素
子との間に障壁部が備えられていることが好ましい。こ
うすることにより、前記半導体素子と前記キャリア基板
との間を封止材料によって封止しても、前記障壁部が、
前記動作確認検査用電極に前記封止材料が被覆するのを
防止するので、安定的に前記動作確認検査用電極を確保
することができる。
【００１２】また、前記動作確認検査用電極の端子部分
の厚みが、前記キャリア基板に設けられている前記半導
体素子との接続用電極よりも厚いことが好ましい。こう
することにより、前記半導体素子と前記キャリア基板と
の間を封止材料で充填封止する場合においても、前記動
作確認検査用電極に前記封止材料が被覆するのを防止す
ることができる。
の厚みが、前記キャリア基板に設けられている前記半導
体素子との接続用電極よりも厚いことが好ましい。こう
することにより、前記半導体素子と前記キャリア基板と
の間を封止材料で充填封止する場合においても、前記動
作確認検査用電極に前記封止材料が被覆するのを防止す
ることができる。
【００１３】さらに、前記障壁部が樹脂材料もしくはガ
ラス材料を用いて形成されていることが好ましく、前記
キャリア基板が、インナービア構造を有する多層配線構
造であることも好ましい。前記キャリア基板として、前
記インナービア構造を有する多層配線構造のものを用い
ると、さらなる小型化が可能となる。
ラス材料を用いて形成されていることが好ましく、前記
キャリア基板が、インナービア構造を有する多層配線構
造であることも好ましい。前記キャリア基板として、前
記インナービア構造を有する多層配線構造のものを用い
ると、さらなる小型化が可能となる。
【００１４】また、本発明に係る半導体装置の製造方法
は、キャリア基板に設けられている動作確認検査用電極
の周囲に障壁部を形成する工程と、前記動作確認検査用
電極と前記キャリア基板の両面に設けられている電極と
が電気的に接続されている前記キャリア基板と、半導体
素子の電極とを電気的に接続する工程と、前記キャリア
基板と前記半導体素子との間に封止材料を充填する工程
とを有することを特徴とする。さらに、前記障壁部を、
絶縁性樹脂材料もしくは絶縁性ガラス材料により形成す
ることが好ましい。
は、キャリア基板に設けられている動作確認検査用電極
の周囲に障壁部を形成する工程と、前記動作確認検査用
電極と前記キャリア基板の両面に設けられている電極と
が電気的に接続されている前記キャリア基板と、半導体
素子の電極とを電気的に接続する工程と、前記キャリア
基板と前記半導体素子との間に封止材料を充填する工程
とを有することを特徴とする。さらに、前記障壁部を、
絶縁性樹脂材料もしくは絶縁性ガラス材料により形成す
ることが好ましい。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。図１は、本発明の第一の
実施形態に係る半導体装置について示したものである。
図１において、１１は半導体素子、１２はセラミック製
の多層配線のキャリア基板、１３は配線電極、１４は半
導体素子１１の電極とキャリア基板１２とを接合する接
合部、１５は封止樹脂、１６はビア、１７は格子状の電
極、１８は内層配線、１９は動作確認検査用電極であ
る。
て、図面に基づいて説明する。図１は、本発明の第一の
実施形態に係る半導体装置について示したものである。
図１において、１１は半導体素子、１２はセラミック製
の多層配線のキャリア基板、１３は配線電極、１４は半
導体素子１１の電極とキャリア基板１２とを接合する接
合部、１５は封止樹脂、１６はビア、１７は格子状の電
極、１８は内層配線、１９は動作確認検査用電極であ
る。
【００１６】この半導体装置を製造する場合には、ま
ず、キャリア基板１２に半導体素子１１を搭載する工程
が行われ、キャリア基板１２の配線電極１３と半導体素
子の電極とが電気的に接続される。キャリア基板１２の
配線電極１３は、キャリア基板１２の裏面の格子状の電
極１７と、キャリア基板１２に設けられている動作確認
検査用電極１９とに電気的に接続されている。配線電極
１３と格子状の電極１７とは、ビア１６により電気的に
接続されている。ビア１６は、キャリア基板１２に形成
された貫通孔に導電物質を充填した構成である。
ず、キャリア基板１２に半導体素子１１を搭載する工程
が行われ、キャリア基板１２の配線電極１３と半導体素
子の電極とが電気的に接続される。キャリア基板１２の
配線電極１３は、キャリア基板１２の裏面の格子状の電
極１７と、キャリア基板１２に設けられている動作確認
検査用電極１９とに電気的に接続されている。配線電極
１３と格子状の電極１７とは、ビア１６により電気的に
接続されている。ビア１６は、キャリア基板１２に形成
された貫通孔に導電物質を充填した構成である。
【００１７】半導体素子１１の搭載は、半導体素子１１
の電極と、キャリア基板１３の配線基板１３とを接合部
１４を介して電気的に接続することにより行う。この接
合部１４における接合方法としては、半導体素子１１の
電極とキャリア基板１２の配線電極１３とをワイヤボン
ディング法により接合する方法、半田により接合する方
法、または導電性接着剤により接合する方法等が考えら
れるが、半導体装置の小型化を実現するためには、半田
により接合する方法もしくは導電性接着剤により接合す
る方法（フリップチップ方式）が好ましい。
の電極と、キャリア基板１３の配線基板１３とを接合部
１４を介して電気的に接続することにより行う。この接
合部１４における接合方法としては、半導体素子１１の
電極とキャリア基板１２の配線電極１３とをワイヤボン
ディング法により接合する方法、半田により接合する方
法、または導電性接着剤により接合する方法等が考えら
れるが、半導体装置の小型化を実現するためには、半田
により接合する方法もしくは導電性接着剤により接合す
る方法（フリップチップ方式）が好ましい。
【００１８】動作確認検査用電極１９は、キャリア基板
１２の表面上の半導体素子１１が搭載されていない位置
に設けられている。また、この動作確認検査用電極１９
は、接合部１４、配線電極１３、ビア１６および内層配
線１８を介して半導体素子１１と接続されている。内層
配線１８は、キャリア基板１２の内部に設けられてい
る。
１２の表面上の半導体素子１１が搭載されていない位置
に設けられている。また、この動作確認検査用電極１９
は、接合部１４、配線電極１３、ビア１６および内層配
線１８を介して半導体素子１１と接続されている。内層
配線１８は、キャリア基板１２の内部に設けられてい
る。
【００１９】次に、半導体素子１１とキャリア基板１２
との間を封止材料により被覆して硬化する工程が行われ
る。封止材料としては、封止樹脂ペーストを注入する。
この第一の実施形態においては、封止樹脂層１５はエポ
キシ−フェノール系の材料を使用したが、本発明はこれ
に限定されるものではなく、エポキシ−酸無水物系の封
止材料を用いて封止樹脂層１５を形成させてもよい。
との間を封止材料により被覆して硬化する工程が行われ
る。封止材料としては、封止樹脂ペーストを注入する。
この第一の実施形態においては、封止樹脂層１５はエポ
キシ−フェノール系の材料を使用したが、本発明はこれ
に限定されるものではなく、エポキシ−酸無水物系の封
止材料を用いて封止樹脂層１５を形成させてもよい。
【００２０】この第一の実施形態によれば、動作確認検
査用電極１９がキャリア基板１２の表面に設けられてい
るため、本実施形態に係る半導体装置を外部装置に実装
した後においても、容易に検査を行うことができる。
査用電極１９がキャリア基板１２の表面に設けられてい
るため、本実施形態に係る半導体装置を外部装置に実装
した後においても、容易に検査を行うことができる。
【００２１】また、この第一の実施形態においては、セ
ラミック製の多層配線キャリア基板を使用した場合につ
いて説明したが、本発明はこれに限定されるものではな
く、インナービア構造を有する多層配線基板であれば樹
脂製のものでも半導体装置の小型化を実現することがで
きる。
ラミック製の多層配線キャリア基板を使用した場合につ
いて説明したが、本発明はこれに限定されるものではな
く、インナービア構造を有する多層配線基板であれば樹
脂製のものでも半導体装置の小型化を実現することがで
きる。
【００２２】図２は、本発明の第二の実施形態に係る半
導体装置について示したものである。図２において、２
１は半導体素子、２２はセラミック製の多層配線のキャ
リア基板、２３は配線電極、２４は半導体素子２１の電
極とキャリア基板２２とを接合する接合部、２５は封止
樹脂、２６はビア、２７は格子状の電極、２８は内層配
線、２９は動作確認検査用電極、２０は樹脂製の障壁部
（以下、「ダム層」という。）である。
導体装置について示したものである。図２において、２
１は半導体素子、２２はセラミック製の多層配線のキャ
リア基板、２３は配線電極、２４は半導体素子２１の電
極とキャリア基板２２とを接合する接合部、２５は封止
樹脂、２６はビア、２７は格子状の電極、２８は内層配
線、２９は動作確認検査用電極、２０は樹脂製の障壁部
（以下、「ダム層」という。）である。
【００２３】この第二の実施形態に係る半導体装置は、
キャリア基板２２の表面に設けられている動作確認検査
用電極２９と、半導体素子２１との間の所望の領域にダ
ム層２０を設けるほかは、第一の実施形態に係る半導体
装置と同様の構成である。
キャリア基板２２の表面に設けられている動作確認検査
用電極２９と、半導体素子２１との間の所望の領域にダ
ム層２０を設けるほかは、第一の実施形態に係る半導体
装置と同様の構成である。
【００２４】このダム層２０を有する半導体装置を製造
する場合には、半導体素子２１をキャリア基板２２に搭
載する前に、予めキャリア基板２２の表面に絶縁性樹脂
ペーストをスクリーン印刷により形成させ、それを硬化
させる工程が行われる。ここで形成されるのがダム層２
０であり、キャリア基板２２の表面にこのダム層２０を
形成させた後に、半導体素子２１をキャリア基板２２に
搭載する。
する場合には、半導体素子２１をキャリア基板２２に搭
載する前に、予めキャリア基板２２の表面に絶縁性樹脂
ペーストをスクリーン印刷により形成させ、それを硬化
させる工程が行われる。ここで形成されるのがダム層２
０であり、キャリア基板２２の表面にこのダム層２０を
形成させた後に、半導体素子２１をキャリア基板２２に
搭載する。
【００２５】半導体素子２１をキャリア基板２２に搭載
する際の電気的な接続等は、第一の実施形態に係る半導
体装置と同様の構成である。次に、半導体素子２１とキ
ャリア基板２２との間を封止樹脂により被覆して硬化す
る工程が行われる。この第二の実施形態に係る半導体装
置においては、封止樹脂ペーストを注入する際に、この
封止樹脂ペーストの注入量が多くなりすぎた場合であっ
ても、ダム層２０が動作確認用電極２９と半導体素子２
１との間に形成されていることによって、封止樹脂が動
作確認用電極２９を被覆しない。
する際の電気的な接続等は、第一の実施形態に係る半導
体装置と同様の構成である。次に、半導体素子２１とキ
ャリア基板２２との間を封止樹脂により被覆して硬化す
る工程が行われる。この第二の実施形態に係る半導体装
置においては、封止樹脂ペーストを注入する際に、この
封止樹脂ペーストの注入量が多くなりすぎた場合であっ
ても、ダム層２０が動作確認用電極２９と半導体素子２
１との間に形成されていることによって、封止樹脂が動
作確認用電極２９を被覆しない。
【００２６】したがって、この第二の実施形態によれ
ば、封止樹脂ペーストの注入の際に、動作確認用電極２
９が適切に確保されるので、半導体装置を外部装置に実
装した後においても、容易に検査を行うことができる。
ば、封止樹脂ペーストの注入の際に、動作確認用電極２
９が適切に確保されるので、半導体装置を外部装置に実
装した後においても、容易に検査を行うことができる。
【００２７】また、この第二の実施形態においては、ダ
ム層２０を形成するための材料として樹脂ペーストを用
いる場合について説明したが、本発明はこれに限定され
るものではなく、例えばキャリア基板２２がセラミック
製である場合には、その材料としてガラスペーストを用
いて、それを焼成することによりダム層２０を形成して
もよい。
ム層２０を形成するための材料として樹脂ペーストを用
いる場合について説明したが、本発明はこれに限定され
るものではなく、例えばキャリア基板２２がセラミック
製である場合には、その材料としてガラスペーストを用
いて、それを焼成することによりダム層２０を形成して
もよい。
【００２８】図３は、本発明の第三の実施形態に係る半
導体装置について示したものである。図３において、３
１は半導体素子、３２はセラミック製の多層配線のキャ
リア基板、３３は配線電極、３４は半導体素子３１の電
極とキャリア基板３２とを接合する接合部、３５は封止
樹脂、３６はビア、３７は格子状の電極、３８は内層配
線、３９は動作確認検査用電極である。
導体装置について示したものである。図３において、３
１は半導体素子、３２はセラミック製の多層配線のキャ
リア基板、３３は配線電極、３４は半導体素子３１の電
極とキャリア基板３２とを接合する接合部、３５は封止
樹脂、３６はビア、３７は格子状の電極、３８は内層配
線、３９は動作確認検査用電極である。
【００２９】この第三の実施形態に係る半導体装置は、
動作確認検査用電極３９をキャリア基板３２の端面に設
けたものであり、半導体素子３１をキャリア基板３２に
搭載する際の電気的な接続、および半導体素子３１とキ
ャリア基板３２との間を封止樹脂等により被覆して硬化
する等の構成は、第一の実施形態と同様である。
動作確認検査用電極３９をキャリア基板３２の端面に設
けたものであり、半導体素子３１をキャリア基板３２に
搭載する際の電気的な接続、および半導体素子３１とキ
ャリア基板３２との間を封止樹脂等により被覆して硬化
する等の構成は、第一の実施形態と同様である。
【００３０】この第三の実施形態によれば、動作確認検
査用電極３９をキャリア基板３２の端面に設ける構成と
したので、キャリア基板の表面上に動作確認検査用電極
を設けるための領域を確保する必要がなく、その分、半
導体装置をさらに小型にすることができる。
査用電極３９をキャリア基板３２の端面に設ける構成と
したので、キャリア基板の表面上に動作確認検査用電極
を設けるための領域を確保する必要がなく、その分、半
導体装置をさらに小型にすることができる。
【００３１】なお、以上の第二の実施形態および第三の
実施形態においては、キャリア基板２２，３２としてセ
ラミック製の多層配線キャリア基板を使用した場合につ
いて説明したが、本発明はこれに限定されるものではな
く、例えば、キャリア基板として、インナービア構造を
有する多層配線基板を使用しても、同様の効果を得るこ
とができる。
実施形態においては、キャリア基板２２，３２としてセ
ラミック製の多層配線キャリア基板を使用した場合につ
いて説明したが、本発明はこれに限定されるものではな
く、例えば、キャリア基板として、インナービア構造を
有する多層配線基板を使用しても、同様の効果を得るこ
とができる。
【００３２】また、以上の各実施形態においては、キャ
リア基板１２，２２，３２に１個の半導体素子を搭載す
る構成について説明したが、本発明はこれに限定される
ものではなく、２個以上の複数個の半導体素子をキャリ
ア基板に搭載する構成でもよい。
リア基板１２，２２，３２に１個の半導体素子を搭載す
る構成について説明したが、本発明はこれに限定される
ものではなく、２個以上の複数個の半導体素子をキャリ
ア基板に搭載する構成でもよい。
【００３３】
【発明の効果】したがって、本発明によれば、半導体装
置を外部装置に実装した場合において、実装後に、動作
確認の検査を容易に行うことが可能な半導体装置および
その製造方法を提供することができる。
置を外部装置に実装した場合において、実装後に、動作
確認の検査を容易に行うことが可能な半導体装置および
その製造方法を提供することができる。
【図１】本発明の第一の実施形態に係るＬＧＡタイプの
半導体装置の一部破断概略斜視図
半導体装置の一部破断概略斜視図
【図２】本発明の第二の実施形態に係るＬＧＡタイプの
半導体装置の一部破断概略斜視図
半導体装置の一部破断概略斜視図
【図３】本発明の第三の実施形態に係るＬＧＡタイプの
半導体装置の一部破断概略斜視図
半導体装置の一部破断概略斜視図
【図４】従来のＬＧＡタイプの半導体装置の一部破断概
略斜視図
略斜視図
１１，２１，３１ 半導体素子 １２，２２，３２ キャリア基板 １３，２３，３３ 電極（配線電極） １６，２９，３６ ビア １７，２７，３７ 電極（格子状電極） １８，２８，３８ 内層配線 １９，２９，３９ 動作確認検査用電極 ２０ 障壁部（ダム層）
Claims (8)
- 【請求項１】 キャリア基板と半導体素子とを有する半
導体装置において、前記キャリア基板の両面に電極が設
けられ、この両面の電極が、前記キャリア基板に形成さ
れた貫通孔に導電物質を充填して構成されたビアを介し
てそれぞれ電気的に接続され、前記キャリア基板の一方
の面に前記半導体素子が搭載され、前記キャリア基板の
所望の位置に動作確認検査用電極が設けられ、前記動作
確認検査用電極が、前記キャリア基板の内層配線または
裏面配線と、ビアとを介して前記半導体素子に接続され
ていることを特徴とする半導体装置。 - 【請求項２】 前記動作確認検査用電極が、前記キャリ
ア基板の側面に設けられている請求項１記載の半導体装
置。 - 【請求項３】 前記動作確認検査用電極が、前記半導体
素子が搭載されている前記キャリア基板の同一面上に設
けられ、前記動作確認検査用電極と前記半導体素子との
間に障壁部が備えられている請求項１記載の半導体装
置。 - 【請求項４】 前記動作確認検査用電極の端子部分の厚
みが、前記キャリア基板に設けられている前記半導体素
子との接続用電極よりも厚い請求項１または３記載の半
導体装置。 - 【請求項５】 前記障壁部が樹脂材料もしくはガラス材
料を用いて形成されている請求項３または４記載の半導
体装置。 - 【請求項６】 前記キャリア基板が、インナービア構造
を有する多層配線構造である請求項１から５のいずれか
１項記載の半導体装置。 - 【請求項７】 キャリア基板に設けられている動作確認
検査用電極の周囲に障壁部を形成する工程と、前記動作
確認検査用電極と前記キャリア基板の両面に設けられて
いる電極とが電気的に接続されている前記キャリア基板
と、半導体素子の電極とを電気的に接続する工程と、前
記キャリア基板と前記半導体素子との間に封止材料を充
填する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項８】 前記障壁部を、絶縁性樹脂材料もしくは
絶縁性ガラス材料により形成する請求項７記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065018A JPH09260528A (ja) | 1996-03-21 | 1996-03-21 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065018A JPH09260528A (ja) | 1996-03-21 | 1996-03-21 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260528A true JPH09260528A (ja) | 1997-10-03 |
Family
ID=13274825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8065018A Pending JPH09260528A (ja) | 1996-03-21 | 1996-03-21 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177619A (ja) * | 2008-04-11 | 2008-07-31 | Toppan Printing Co Ltd | チップキャリア及び半導体装置並びにチップキャリアの製造方法 |
| JP2016076513A (ja) * | 2014-10-02 | 2016-05-12 | 大日本印刷株式会社 | 電子モジュール |
-
1996
- 1996-03-21 JP JP8065018A patent/JPH09260528A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177619A (ja) * | 2008-04-11 | 2008-07-31 | Toppan Printing Co Ltd | チップキャリア及び半導体装置並びにチップキャリアの製造方法 |
| JP2016076513A (ja) * | 2014-10-02 | 2016-05-12 | 大日本印刷株式会社 | 電子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| KR100256293B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6469393B2 (en) | Semiconductor package and mount board | |
| US6172423B1 (en) | Layer-type ball grid array semiconductor package and fabrication method thereof | |
| US7399694B2 (en) | Semiconductor device and a manufacturing method of the same | |
| JPH09260436A (ja) | 半導体装置 | |
| JP2001077294A (ja) | 半導体装置 | |
| KR19980018775A (ko) | 반도체 장치 (semiconductor device) | |
| KR100766503B1 (ko) | 반도체 소자 패키지 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH09260528A (ja) | 半導体装置とその製造方法 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JP2001168493A5 (ja) | ||
| JPH10150118A (ja) | 半導体装置とその製造方法 | |
| WO1999056313A1 (fr) | Dispositif semi-conducteur et son procede de production | |
| JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
| KR19980043249A (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2001118951A (ja) | 半導体装置 | |
| KR100766502B1 (ko) | 반도체 소자 패키지 | |
| JPS61198656A (ja) | 半導体装置 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2005150179A (ja) | 半導体装置およびその製造方法 | |
| JPH07226454A (ja) | 半導体装置 |