JPH08274470A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH08274470A
JPH08274470A JP7114995A JP7114995A JPH08274470A JP H08274470 A JPH08274470 A JP H08274470A JP 7114995 A JP7114995 A JP 7114995A JP 7114995 A JP7114995 A JP 7114995A JP H08274470 A JPH08274470 A JP H08274470A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
via conductor
multilayer wiring
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7114995A
Other languages
English (en)
Inventor
Yasuhiro Mori
森  泰宏
Hiromi Tozaki
博己 戸▲崎▼
Mutsumi Horikoshi
睦 堀越
Masahide Okamoto
正英 岡本
Masato Nakamura
真人 中村
Fumiyuki Kobayashi
二三幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7114995A priority Critical patent/JPH08274470A/ja
Publication of JPH08274470A publication Critical patent/JPH08274470A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】ビア導体とビアホールの内壁との間に隙間が生
じない多層配線基板を提供することにある。 【構成】ビアホール内に形成されたビア導体3の内部に
直径約1μm〜5μmの複数の空隙部10が散在して、
ビア導体の体積がビアホール内の容積とほぼ等しくなっ
ており、ビア導体とビアホールの内壁との間に隙間が発
生することなく両者が密着する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線基板に係り、特
にグリーンシート基材とビア導体用の金属材料との焼
結、収縮過程の不整合により生ずるビア導体部の欠陥を
解消した多層配線基板及びその製造方法に関する。
【0002】
【従来の技術】電子機器に使用されるLSI搭載用の多
層配線基板では、配線の微細化と多層化により高密度
化、高集積化が進められており、各層に形成された配線
間の上下方向の電気的接続はビア導体により行われてい
る。
【0003】図1に、この様な多層配線基板の断面図を
示す。図1において、1は多層配線基板、6は基板表面
に形成された部品接続用の端子や信号配線等の表面導体
パターン、7は内層に形成された信号配線や電源、グラ
ンド配線等の内層導体パターン、8は外部装置接続用の
端子等の裏面導体パターンであり、これらの導体パター
ン6、7、8間が適宜ビア導体3により接続されてい
る。
【0004】この多層配線基板の製造工程の概要を図3
に示す。多層配線基板を製造する場合、まず、基板の主
要材料であるセラミック粉末に、バインダとなる有機ポ
リマー及び可塑剤、溶剤を混合し、キャスティング及び
乾燥を行ってグリーンシートを作製する(21)。
【0005】作成した全てのセラミックグリーンシ−ト
に対して穴明け加工を行ない、複数のビアホールを形成
する(22)。そして、各ビアホールにビア用導体ペー
ストを印刷充填する(23)。
【0006】各グリーンシ−ト表面に厚膜導体ペ−スト
をスクリーン印刷して信号配線等の導体パターンを形成
する。尚、裏面層用のグリーンシートには、シート裏面
にも導体パターンを形成する(24)。更に、表面層及
び裏面層用のグリーンシートに対しては、必要に応じて
カバーコート用厚膜ペーストを印刷形成する。
【0007】導体パターンを形成した複数のグリーンシ
−トを順次位置合わせして積層、接着する(25)。
【0008】グリーンシート積層体を加熱処理し、各グ
リーンシート及び厚膜導体パターンを同時に一体焼結す
る(26)。以上の工程により多層配線基板を製造す
る。
【0009】また、図2に示すように、多層配線基板に
搭載されるLSIチップの接続端子の微細化、高密度化
に伴い、より微細、且つ、高密度なパターン形成が可能
な薄膜多層配線9を多層配線基板1の表面に数層形成す
ることも一般的に行われている。この場合、焼結した多
層配線基板の表面を研磨し、表面に形成した端子等の導
体パターンを除去した後、薄膜配線を形成している。
【0010】このような多層配線基板において、近年、
信号伝搬速度の高速化の要求が益々高くなり、セラミッ
ク材料の低誘電率化と導体材料の低抵抗化が必要となっ
てきた。このため、セラミック材料として誘電率の低い
ホウケイ酸ガラスを主要成分とするガラス材料を用いて
グリーンシートを作成し、また、導体材料として金、
銀、銅を用いて導体パターンを形成し、約1、000℃
程度の温度で焼結を行う多層配線基板が提案されてい
る。
【0011】
【発明が解決しようとする課題】ホウケイ酸ガラスで
は、ケイ酸成分量を高めることにより誘電率をより低く
することができるが、ケイ酸成分量を高めた場合には、
ガラス粉末の焼結、収縮温度が高くなる。一方、導体材
料としては数μmの大きさを持つ金属の微粉末を用いて
おり、このような金属粉末の焼結、収縮温度はガラス粉
末に比べると低くなる。このため金属粉末の焼結、収縮
温度とケイ酸成分量を高めたガラス粉末の焼結、収縮温
度との間に差が生じることになる。この結果、グリーン
シート積層体の焼結工程においては、ビア導体及び導体
パターンが先に焼結、収縮をし、その後、グリーンシー
トが焼結、収縮をすることになる。
【0012】ここで、ビア導体は、その上部及び下部に
導体パターンが形成されており、この作用によって、シ
ートと垂直な方向への収縮が妨げられ、主にシートと平
行な方向で収縮する。一方、グリーンシート自身は主に
垂直方向に収縮する。このため図4に示すように、導体
ペースト中の金属粉末4が焼結した時点で、ビアホール
の内壁とビア導体3との間に大きな隙間5が生じ、グリ
ーンシート2の焼結後にも、この隙間が埋まらずに残っ
てしまうことになる。
【0013】このような隙間がビアホールの内壁とビア
導体との間にある場合に、多層配線基板の表面に薄膜多
層配線を形成すると、例えば絶縁層の形成時の熱処理工
程で、隙間内部に残存した空気が膨張して薄膜を破って
外部に噴出し、薄膜に穴明き等の不良が発生してしまう
ために、この隙間を埋めなければ薄膜を形成できないと
いう深刻な問題があった。
【0014】本発明の目的は、グリーンシート積層体の
焼結後においても、グリーンシートに設けられたビアホ
ールの内壁とビア導体との間に隙間を生じない多層配線
基板を提供することにある。
【0015】本発明の他の目的は、グリーンシート積層
体の焼結後においても、グリーンシートに設けられたビ
アホールの内壁とビア導体との間に隙間を生じない多層
配線基板の製造方法を提供することにある。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、表裏面及び内層に夫々形成された導体
パターンと、各層の導体パターン間に形成されたビアホ
ールと、該ビアホールに充填され、導体パターン間を接
続するビア導体とを有する多層配線基板において、ビア
導体の内部に直径約1μm〜5μmの複数の空隙部、ま
たは、直径約0.1μm〜0.5μmの無機物質及び直
径約1μm〜5μmの複数の空隙部が散在して、ビア導
体の外面とビアホールの内壁とが密着しているものであ
る。
【0017】また、本発明の多層配線基板を製造するた
めに、金属物質と、該金属物質の焼結温度域において分
解ガスを発生する無機物質、または、該金属物質よりも
焼結温度の高い無機物質、または、該金属物質よりも焼
結温度の高い無機物質を金属物質の表面に膜上に形成し
た物質とを混合してビア導体ペーストを作成し、該ビア
導体ペーストを焼結してビア導体とするものである。
【0018】
【作用】本発明の多層配線基板によれば、上記の通りビ
ア導体内部に複数の微小な空隙部が散在してビア導体の
体積がビアホール内の容積とほぼ等しくなるため、ビア
導体とビアホールの内壁との間に隙間が発生せずに両者
が密着する。
【0019】また、本発明の多層配線基板の製造方法に
よれば、ビア導体ペーストに混合した無機物質の作用に
より、基板焼結時にビア導体中に直径約1μm〜5μm
の複数の空隙部が形成されてビア導体の収縮が抑えられ
るため、ビア導体とビアホールの内壁との間に隙間が生
じることなく両者が密着する。
【0020】従って、基板表面に薄膜多層配線を形成す
る場合に、このような隙間を埋める工程を要せずに、薄
膜層に穴明き等の不良が発生することなく良好な薄膜多
層配線を形成することができる。
【0021】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。
【0022】図2に、本実施例におけるセラミック多層
配線基板の断面図を示す。図2において、セラミック多
層配線基板1は、表面に部品接続用の端子や信号配線等
の表面導体パターン6が形成され、裏面に外部装置接続
用の端子等の裏面導体パターン8が形成され、また、内
層には信号配線や電源、グランド配線等の内層導体パタ
ーン7が形成され、各導体パターン6、7、8間がビア
ホール内に形成されたビア導体3により接続されてい
る。また、セラミック多層配線基板1の表面に薄膜多層
配線9が形成されている。この図2の点線Aで囲んだ部
分、即ち、ビアホール内に形成されたビア導体3の部分
拡大図を図5に示す。図5において、10は直径が約1
μm〜5μmの微小な空隙部であり、ビア導体3の内部
に散在している。このように微小空隙部を内部に含んだ
ビア導体3の体積はビアホール内の容積とほぼ等しく、
ビアホールの内壁とビア導体3との間には隙間は発生せ
ず、両者は密着している。
【0023】次に、本実施例における多層配線基板の製
造方法、とりわけ内部に微小空隙部を含むビア導体の形
成方法について、図7、図8に沿って詳しく説明する。
【0024】(1)セラミックグリーンシートの作製
(71、81);セラミック基板の主要材料であるケイ
酸量の多いガラス粉末にムライト粉末を加え、これらの
粉末のバインダとして用いるアクリル系樹脂及び可塑剤
を加え、更にグリーンシートをキャスティング法で作製
するための溶剤を加えて、これをボールミルで混練して
スラリー(泥状物)を作製する。
【0025】次のキャスティング工程では、帯状キャリ
ヤフィルム上に所定の厚さでスラリーを塗布する。これ
を加熱乾燥してスラリーから有機溶剤を除去した後、所
定寸法(本実施例では厚さ0.2mm、25cm角)に
切断してセラミックグリーンシートを作製する。
【0026】(2)穴明け(72、82);多層配線基
板の各層に形成される導体パターン間の垂直方向の導通
路となるビア導体3を形成するため、多層配線の層構成
に従って、全てのグリーンシートに多数のビアホールを
形成する。本実施例では各グリーンシートに0.1mm
径のビアホールをパンチングにより穴明けする。
【0027】(3)穴埋め印刷(73、83);グリー
ンシートに形成した各ビアホールに、ビア用厚膜導体ペ
ーストを充填する。本実施例では、スクリーン印刷によ
り、即ち、所定の開孔が設けられたスクリーン版をグリ
ーンシートに重ね、導体ペーストをこのスクリーン版上
にスキージにより塗り広げることにより、ビア用厚膜導
体ペーストを各ビアホールに充填する。
【0028】また、本実施例では、ビア用厚膜導体ペー
ストとして銅粉末とビヒクル及び無機添加材として10
00ppmの炭酸カルシウム(CaCO3)を混合した
ものを用いる。
【0029】(4)パターン印刷(74、84);各グ
リーンシートの表面に導体パターンを形成する。
【0030】本実施例では、基板の表面層となるグリー
ンシートでは、シート表面にスクリーン印刷によりパタ
ーン用厚膜導体ペーストを印刷し、部品接続用の端子、
電気的特性測定用の端子、基板表面を封止するための構
造物を接続するための膜及び信号配線等の表面導体パタ
ーン6を形成する。
【0031】基板の内層となるグリーンシートでは、同
じくシート表面にパターン用厚膜導体ペーストをスクリ
ーン印刷し、各層に配分された信号配線若しくは電源・
グランド配線等の内層導体パターン7を形成する。
【0032】基板の裏面層となるグリーンシートでは、
シート表面に内層導体パターン7を形成して乾燥させた
後、シートを反転してシート裏面に、例えばマザーボー
ド等の外部装置に接続するための端子や電気的特性測定
用の端子等の裏面導体パターン8を同じくスクリーン印
刷により形成する。
【0033】尚、本実施例では、パターン用厚膜導体ペ
ーストとして銅粉末とビヒクルを混合したものを用い
る。
【0034】(5)積層・接着(75、85);導体パ
ターンを形成した各グリーンシートをその層構成に従っ
て順次位置合わせして積層、接着する。本実施例では、
グリーンシート積層体に100℃のホットプレスを行っ
て各シート間を接着する。
【0035】(6)焼結(76、86);グリーンシー
ト積層体を所定の温度で焼結する。本実施例では、N2
−H2−H2Oの組成をもつガスを封入した焼結炉にグ
リーンシート積層体を挿入し、前記ガス雰囲気中で約8
00℃まで熱処理して、シート基材及び導体パターン中
の有機物を分解除去する。次いで、焼結炉内にN2−H
2の組成をもつガスを充満させ、このガス雰囲気中で約
1000℃まで加熱し、グリーンシートと導体パターン
とを一体焼結する。
【0036】このグリーンシート積層体を焼結する過程
において、ビア用厚膜導体ペースト中の銅粉末は約60
0℃付近で焼結、収縮を開始し、約1000℃まで加熱
された時点で焼結、収縮を完了する。これに対して、グ
リーンシートを構成するガラス粉末は約700℃付近で
焼結、収縮を開始し、銅粉末よりも遅いスピードで焼
結、収縮が進行する。従って、通常はビア導体が先に焼
結し、その後グリーンシートが焼結することになる。こ
こで、ビア導体は、その上部及び下部に導体パターンが
形成されており、この作用によって、シートと垂直な方
向への収縮が妨げられ、主にシートと平行な方向で収縮
する。一方、グリーンシート自身は主に垂直方向に収縮
する。このため、ビア用厚膜導体ペーストに添加材を何
ら混合しない場合には、図4に示すように、ビア導体3
が焼結した時点で、ビアホールの内壁とビア導体3との
間に大きな隙間5が生じ、グリーンシート2の焼結後に
も、この隙間が埋まらずに残ってしまうことになる。
【0037】これに対して、本実施例では、ビア用厚膜
導体ペースト中に混合した炭酸カルシウムの作用によ
り、ペースト中の銅粉末の収縮が所定程度抑えられ、焼
結後のビア導体とビアホールの内壁との間に隙間が生じ
ることがない。これについて更に詳しく説明する。
【0038】ビア用厚膜導体ペースト中に混合した炭酸
カルシウムは、ビア用厚膜導体ペーストが焼結する約8
00℃〜約1000℃という温度域で下記に示す反応を
起こし、炭酸ガスを発生する。
【0039】CaCo3→CaO+CO2 この炭酸ガスはペースト内で分散して発生する。そし
て、ある程度焼結が進行した銅粉末によりガスがペース
ト内を動くことが阻害されて、互いに集結することな
く、また、ペースト外に噴出することもなく、約1μm
〜5μmの大きさの気泡としてペースト内に散在するこ
とになる。
【0040】一方、ペースト内の銅粉末は加熱温度に従
って焼結、収縮をしていくが、上記の通りに内部で発生
するガスによってその収縮が妨げられることになる。従
って、ペースト中に混合する炭酸カルシウムの量を調整
して、焼結時に発生するガスの量を制御することによ
り、ビア導体の収縮率を所定程度に抑えて、焼結時にビ
ア導体とビアホールとの間に隙間を生じさせないように
することができる。本実施例では、1000ppmの炭
酸カルシウムを混合することによりこれを達成してい
る。
【0041】次に、上記工程により製造した多層配線基
板1の表面に、以下の工程を行って薄膜多層配線9を形
成する。
【0042】(7)表面研磨(87);表面導体パター
ン6の形成された多層配線基板1の表面を研磨する。本
実施例では円盤上に多数の硬質の毛が形成された工具を
用いてブラシ研磨を行う。
【0043】(8)薄膜導体の形成(88);研磨した
多層配線基板1の表面に薄膜導体を形成する。本実施例
では薄膜導体としてアルミを用い、スパッタリングによ
りアルミ膜を成膜した後、ホトレジストを用いたエッチ
ングによりパターニングを行う。
【0044】(9)薄膜絶縁層及び薄膜ビアの形成(8
9、90);薄膜導体上に薄膜絶縁層を形成する。本実
施例では薄膜絶縁層としてポリイミド系樹脂を用い、ス
ピンコーティングにより多層配線基板及び薄膜導体上に
樹脂膜を成膜し、これをエッチングしてパターニングす
ると共に薄膜導体上の所望位置に薄膜ビアを形成する。
【0045】上記(8)と(9)の工程を所定回数繰り
返した後、表面層に上記(8)と同様に薄膜導体を形成
して(91)、薄膜多層配線を形成する。
【0046】以上の工程により、本実施例における多層
配線基板が製造される。
【0047】本実施例における多層配線基板のビア導体
部の品質を評価した結果を以下に示す。
【0048】
【表1】
【0049】焼結後の基板において表裏面の端子を用い
てビア導体の電気抵抗を測定した。また、基板の切断断
面観察によりビア導体部を観察した。その結果、本実施
例におけるビア導体では、表1のNo.1に示すよう
に、電気抵抗は所定の抵抗値の範囲に収まった。また、
断面観察した結果、ビア導体内部に微小な気泡が散在
し、これによってビア導体の体積がビアホール内の容積
とほぼ等しくなり、ビア導体とビアホールの内壁との間
に隙間の発生は無かった。
【0050】また、本実施例以外にも、表1のNo.2
〜No.11に示すような炭酸カルシウムと同様の反応
を起こして炭酸ガスや硫酸ガスを発生する炭酸マグネシ
ウム(MgCO3)や硫酸銅(CuSO4)等の無機添
加材を表に示した量だけ混合したビア用厚膜導体ペース
トを用いてビア導体を形成した場合にも、本実施例と同
様の結果を得ることができた。
【0051】しかし、ビア用厚膜導体ペーストに何ら添
加材を混合させずにビア導体を形成した場合には、表1
のNo.12に示すように抵抗値には問題はなかった
が、ビア導体の収縮率が大きくビア導体とビアホールの
内壁との間に隙間が発生した。
【0052】尚、本実施例では導体材料として銅粉末を
用いたが、金粉末または銀粉末を用いた場合でも本実施
例と同様の結果を得ることができた。
【0053】次に、本発明の他の実施例について説明す
る。
【0054】本実施例における多層配線基板のビアホー
ル内に形成されたビア導体の部分拡大図を図6に示す。
図6において、11はビア導体中に混合された直径約
0.1μm〜0.5μmの無機添加材の微粉末(セラミ
ック粉末)、12はビア導体の焼結時に金属粉末間に残
存した微小な空隙部である。本実施例では、このように
導体材料以外の微粉末及び微小空隙部を内部に含んだビ
ア導体3の体積はビアホール内の容積とほぼ等しく、ビ
アホールの内壁とビア導体3との間には隙間は生じてい
ない。
【0055】以下、本実施例における多層配線基板及び
ビア導体の形成方法について詳細に説明する。
【0056】前記実施例の(1)〜(5)と同様の工程
を行ってグリーンシート積層体を作成する。
【0057】但し、本実施例では、ビア用厚膜導体ペー
ストとして金粉末とビヒクル及び無機添加材として平均
粒径が約0.2μmのアルミナ粉末(Al2O3)、5
vol%を混合したものを用いる。
【0058】また、パターン用厚膜導体ペーストとして
は、金粉末とビヒクルを混合したものを用いる。
【0059】上記の通り作成したグリーンシート積層体
を、空気雰囲気中で約1000℃まで加熱し、グリーン
シートと導体パターンとを一体焼結する。
【0060】本実施例では、ビア用厚膜導体ペースト中
に混合したアルミナ粉末の作用により、ペースト中の金
粉末の収縮が抑えられ、これによりビア導体の体積がビ
アホール内の容積より小さくなってしまわず、焼結後の
ビア導体とビアホールの内壁との間に隙間が生じない。
これについて更に詳しく説明する。
【0061】ビア用厚膜導体ペーストに混合したアルミ
ナ粉末の焼結温度は約2000℃程度である。これに対
して導体材料である金粉末の焼結温度は約1000℃程
度である。従って、グリーンシート積層体の焼結時にお
いて、ペースト中の金粉末は焼結するが、アルミナ粉末
は焼結せずにそのまま残存することになる。この場合、
金粉末間にアルミナ粉末が存在する箇所では金粉末同志
の接触点が少なくなり、金粉末同志の結合が妨げられ
る。これにより金粉末の焼結の進行が抑えられると共
に、アルミナ粉末により金粉末同志の結合が妨げられる
箇所では、ペースト中において金粉末、アルミナ粉末間
に存在していた隙間が焼結時においてそのまま空隙部と
して残ることになる。このため、ビア導体の収縮速度が
遅くなって、グリーンシートの焼結、収縮する速度に近
づき、グリーンシートと一体となって焼結、収縮が進行
することになると共に、ビア導体の収縮率が小さくなっ
て、ビア導体の体積の減少が抑えられ、ビア導体とビア
ホールの内壁との間に隙間が生じることがない。
【0062】尚、導体ペーストに混合するアルミナ粉末
を増せば、それだけビア導体の焼結、収縮が遅くなり、
収縮率も小さくなるが、ビア導体とグリーンシートとの
整合性をとるため、本実施例ではビア用厚膜導体ペース
トへのアルミナ粉末の添加量を5vol%としている。
但し、本実施例以外に、表2のNo.2、No.3に示
すように添加量を10vol%〜15vol%とした場
合にも本実施例と同様の結果を得ることができる。
【0063】本実施例における多層配線基板のビア導体
部の品質を評価した結果を以下に示す。
【0064】
【表2】
【0065】焼結後の基板において表裏面の端子を用い
てビア導体の電気抵抗を測定した。また、基板の切断断
面観察によりビア導体部を観察した。その結果、本実施
例におけるビア導体では、表2のNo.1に示すよう
に、電気抵抗は所定の抵抗値の範囲に収まった。また、
断面観察した結果、ビア導体内部にアルミナ粉末及び微
小な空隙部が散在し、これによってビア導体の体積がビ
アホール内の容積とほぼ等しくなり、ビア導体とビアホ
ールの内壁との間に隙間の発生は無かった。
【0066】また、上述した通り、表2のNo.2、N
o.3に示すようにアルミナ粉末の添加量を変えた場合
も本実施例と同様の結果を得られた。
【0067】それ以外にも、表2のNo.4〜No.1
5に示すように、混合するアルミナ粉末の粒径を変えた
場合、また、アルミナ粉末と同様に焼結温度の高い石英
ガラス(SiO2)等の無機添加材を混合した場合に
も、本実施例と同様の結果を得ることができた。
【0068】しかし、金粉末に無機添加材を一切混合さ
せないビア用厚膜導体ペーストを用いた場合には、表2
のNo.16に示すように抵抗値に問題はなかったが、
ビア導体とビアホールの内壁との間に隙間が発生した。
【0069】尚、本実施例では導体材料として金粉末を
用いたが、銀粉末または銅粉末を用いた場合でも、本実
施例と同様の結果が得られた。
【0070】更に、本発明の他の実施例について説明す
る。
【0071】前記実施例では、ビア用厚膜導体ペースト
として金属粉末と、金属粉末よりも焼結温度の高い無機
添加材の微粉末とを混合したものを用いたが、本実施例
では、ビア用厚膜導体ペーストとして金属粉末と、金属
粉末よりも焼結温度の高い無機材料をこの金属粉末の表
面に膜上に形成したものとを混合したものを用いる。こ
のようなビア用厚膜導体ペーストを用いてビア導体を形
成した場合も、前記実施例と同じく図6に示すように、
ビア導体内部に無機材料の微粉末及び微小な空隙部が散
在してビア導体の体積がビアホール内の容積とほぼ等し
くなり、ビアホールの内壁とビア導体との間に隙間が生
じない。
【0072】以下、このようなビア導体の形成方法の詳
細について説明する。
【0073】尚、本実施例では金属粉末として銅粉末
を、無機材料として酸化銅を用いたものについて説明す
る。
【0074】本実施例において、銅の焼結温度は100
0℃程度である。これに対して酸化銅の焼結温度は約1
100℃程度である。このように焼結温度が銅よりも高
い酸化銅を銅粉末の表面に膜上に形成したものと一般の
銅粉末とを混合して作成したビア用厚膜導体ペーストを
用いた場合、グリーンシート積層体の焼結時において、
表面に酸化銅が形成された粉末では酸化銅が焼結しない
ために、これに遮られてこのような粉末と銅粉末とでは
焼結が進まず、また、このような粉末が存在する箇所で
は銅粉末同志の接触点が少なくなり、銅粉末同志の焼結
の進行も抑えられる。更に、ペースト中でこのような粉
末と銅粉末との間に存在していた隙間が焼結時において
もそのまま空隙部として残ることにもなる。
【0075】これにより、前記実施例と同様、ビア導体
の焼結、収縮速度が遅くなると共にビア導体の収縮率も
小さくなり、焼結時にビア導体とビアホールの内壁との
間に隙間が生じない。
【0076】本実施例における多層配線基板のビア導体
部の品質を評価した結果を以下に示す。
【0077】
【表3】
【0078】焼結後の基板において表裏面の端子を用い
てビア導体の電気抵抗を測定した。また、基板の切断断
面観察によりビア導体部を観察した。その結果、本実施
例におけるビア導体では、表3のNo.1に示すよう
に、電気抵抗は所定の抵抗値の範囲に収まった。また、
断面観察した結果、ビア導体内部に酸化銅粉末及び微小
な空隙部が散在し、これによってビア導体の体積がビア
ホール内の容積とほぼ等しくなり、ビア導体とビアホー
ルの内壁との間に隙間の発生は無かった。
【0079】また、本実施例以外にも、表3のNo.2
〜No.12に示すように、酸化銅と同様に焼結温度の
高い石英ガラス(SiO2)やアルミナ(Al2O3)
を銅粉末表面に形成した場合や、これらの無機材料の添
加量や粒径を変えた場合にも、本実施例と同様の結果を
得ることができた。
【0080】しかし、銅粉末のみによるビア用厚膜導体
ペーストを用いた場合には、表3のNo.13に示すよ
うに抵抗値に問題はなかったが、ビア導体とビアホール
の内壁との間に隙間が発生した。
【0081】尚、本実施例では導体材料として銅粉末を
用いたが、金粉末または銀粉末を用いた場合でも、本実
施例と同様の結果が得られた。
【0082】以上、本発明を実施例に基づいて具体的に
説明したが、本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更可能である
ことは言うまでもない。
【0083】例えば、本実施例では、ビア用厚膜導体ペ
ーストに添加する無機添加材として幾つかの材料を挙げ
たが、これら以外にもこれらと同様の性質を有するもの
であれば他の材料を用いることも可能である。
【0084】
【発明の効果】本発明の多層配線基板によれば、ビアホ
ール内に形成されたビア導体の内部に直径約1μm〜5
μmの多数の空隙部、または、直径約0.1μm〜0.
5μmの無機材料の微粉末及び直径約1μm〜5μmの
多数の空隙部が散在して、ビア導体の体積がビアホール
内の容積とほぼ等しくなるため、ビア導体とビアホール
の内壁との間に隙間が発生せずに両者が密着する。
【0085】また、本発明の多層配線基板を製造するた
めに、金属粉末と、この金属粉末の焼結温度域において
分解ガスを発生する無機物質、または、この金属粉末よ
りも焼結温度の高い無機物質であって、金属粉末よりも
小さな粒径を有する粉末、または、この金属粉末よりも
焼結温度の高い無機物質を金属粉末の表面に膜上に形成
した物質とを混合してビア用厚膜導体ペーストを作成
し、このビア用厚膜導体ペーストをビアホールに充填し
て焼結する。これにより基板焼結時にビア導体中に直径
約1μm〜5μmの多数の空隙部が形成されてビア導体
の収縮が抑えられ、ビア導体とビアホールの内壁との間
に隙間が生じることなく両者が密着する。
【0086】従って、基板表面に薄膜多層配線を形成す
る場合に、このような隙間を埋める工程を要せずに、薄
膜層に穴明き等の不良が発生することなく良好な薄膜多
層配線を形成することができる。
【図面の簡単な説明】
【図1】多層配線基板の断面図
【図2】基板表面に薄膜多層配線を形成した多層配線基
板の断面図
【図3】従来技術における多層配線基板の製造工程を示
す工程図
【図4】従来技術におけるビアホール内に形成されたビ
ア導体の断面図
【図5】本発明の一実施例におけるビアホール内に形成
されたビア導体の断面図
【図6】本発明の他の実施例におけるビアホール内に形
成されたビア導体の断面図
【図7】本発明の一実施例における多層配線基板の製造
工程を示す工程図
【図8】本発明の一実施例における基板表面に薄膜多層
配線を形成した多層配線基板の製造工程を示す工程図
【符号の説明】 1…多層配線基板 2…グリーンシート 3…ビア導体 4…金属粉末 5…ビア導体とビアホールの内壁との間に発生した隙間 6…表面導体パターン 7…内層導体パターン 8…裏面導体パターン 9…薄膜多層配線 10…空隙部 11…無機添加材の微粉末 12…空隙部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 正英 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中村 真人 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 小林 二三幸 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】表裏面及び内層に夫々形成された導体パタ
    ーンと、各層の前記導体パターン間に形成されたビアホ
    ールと、該ビアホールに充填され、前記導体パターン間
    を接続するビア導体とを有する多層配線基板において、 前記ビア導体の外面と前記ビアホールの内壁とが密着し
    ていることを特徴とする多層配線基板。
  2. 【請求項2】特許請求の範囲第1項記載の多層配線基板
    において、前記ビア導体の内部に直径約1μm〜5μm
    の複数の空隙部が散在することを特徴とする多層配線基
    板。
  3. 【請求項3】特許請求の範囲第1項記載の多層配線基板
    において、前記ビア導体の内部に直径約0.1μm〜
    0.5μmの無機物質及び直径約1μm〜5μmの複数
    の空隙部が散在することを特徴とする多層配線基板。
  4. 【請求項4】グリーンシートにビアホールを穴明けし、
    該ビアホールにビア導体ペーストを充填し、グリーンシ
    ートの表面または裏面に導体パターンを形成し、複数の
    グリーンシートを積層して焼結する多層配線基板の製造
    方法において、 金属物質と、該金属物質の焼結温度域において分解ガス
    を発生する無機物質とを混合してビア導体ペーストを作
    成し、該ビア導体ペーストを前記ビアホールに充填する
    ことを特徴とする多層配線基板の製造方法。
  5. 【請求項5】グリーンシートにビアホールを穴明けし、
    該ビアホールにビア導体ペーストを充填し、グリーンシ
    ートの表面または裏面に導体パターンを形成し、複数の
    グリーンシートを積層して焼結する多層配線基板の製造
    方法において、 金属物質と、該金属物質よりも焼結温度の高い無機物質
    とを混合してビア導体ペーストを作成し、該ビア導体ペ
    ーストを前記ビアホールに充填することを特徴とする多
    層配線基板の製造方法。
  6. 【請求項6】グリーンシートにビアホールを穴明けし、
    該ビアホールにビア導体ペーストを充填し、グリーンシ
    ートの表面または裏面に導体パターンを形成し、複数の
    グリーンシートを積層して焼結する多層配線基板の製造
    方法において、 金属物質と、前記金属物質よりも焼結温度の高い無機物
    質を前記金属物質の表面に膜上に形成した物質とを混合
    してビア導体ペーストを作成し、該ビア導体ペーストを
    前記ビアホールに充填することを特徴とする多層配線基
    板の製造方法。
JP7114995A 1995-03-29 1995-03-29 多層配線基板 Pending JPH08274470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7114995A JPH08274470A (ja) 1995-03-29 1995-03-29 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7114995A JPH08274470A (ja) 1995-03-29 1995-03-29 多層配線基板

Publications (1)

Publication Number Publication Date
JPH08274470A true JPH08274470A (ja) 1996-10-18

Family

ID=13452268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7114995A Pending JPH08274470A (ja) 1995-03-29 1995-03-29 多層配線基板

Country Status (1)

Country Link
JP (1) JPH08274470A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198460A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 多数個取り配線基板
JP2002232142A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板およびその製造方法
JP2004228410A (ja) * 2003-01-24 2004-08-12 Kyocera Corp 配線基板
WO2007083811A1 (ja) 2006-01-23 2007-07-26 Hitachi Metals, Ltd. 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
JP2007294906A (ja) * 2006-03-31 2007-11-08 Hitachi Metals Ltd Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2008235526A (ja) * 2007-03-20 2008-10-02 Hitachi Metals Ltd Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2016004973A (ja) * 2014-06-19 2016-01-12 京セラ株式会社 配線基板、パッケージおよび電子機器
WO2022224526A1 (ja) * 2021-04-22 2022-10-27 株式会社村田製作所 配線基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198460A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 多数個取り配線基板
JP2002232142A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板およびその製造方法
JP2004228410A (ja) * 2003-01-24 2004-08-12 Kyocera Corp 配線基板
WO2007083811A1 (ja) 2006-01-23 2007-07-26 Hitachi Metals, Ltd. 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
JPWO2007083811A1 (ja) * 2006-01-23 2009-06-18 日立金属株式会社 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
JP4507012B2 (ja) * 2006-01-23 2010-07-21 日立金属株式会社 多層セラミック基板
US8501299B2 (en) 2006-01-23 2013-08-06 Hitachi Metals, Ltd. Conductive paste, multilayer ceramic substrate and its production method
JP2007294906A (ja) * 2006-03-31 2007-11-08 Hitachi Metals Ltd Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2008235526A (ja) * 2007-03-20 2008-10-02 Hitachi Metals Ltd Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2016004973A (ja) * 2014-06-19 2016-01-12 京セラ株式会社 配線基板、パッケージおよび電子機器
WO2022224526A1 (ja) * 2021-04-22 2022-10-27 株式会社村田製作所 配線基板

Similar Documents

Publication Publication Date Title
TWI598006B (zh) 瓷金貫孔基板及其之製造方法
JPS63358A (ja) 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法
JPS62287658A (ja) セラミックス多層回路板
JP4557417B2 (ja) 低温焼成セラミック配線基板の製造方法
JP2584911B2 (ja) ガラス−セラミック多層回路基板の製造方法
JPH08274470A (ja) 多層配線基板
JP2757574B2 (ja) 低誘電率ハイブリッド多層セラミック配線基板の製造方法
JP2010525544A (ja) ビアホール用導電性組成物
JP3652196B2 (ja) セラミック配線基板の製造方法
JPH02116196A (ja) セラミック多層回路基板の製造方法
JP5989879B2 (ja) メタライズドセラミックスビア基板及びその製造方法
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JP2004087989A (ja) 多層配線基板
JP4407781B2 (ja) セラミック回路基板の製造方法
JP2004055728A (ja) 積層型セラミック電子部品およびその製造方法
JP2002050869A (ja) 多層配線基板の製造方法
JP2005159038A (ja) 低温焼成セラミック基板の製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JPH0544840B2 (ja)
JP2004241432A (ja) 多層セラミック基板およびその製造方法
JPH066015A (ja) ガラスセラミック多層配線基板の製造方法
JP2010034273A (ja) 多層配線基板およびその製造方法
JPH10135595A (ja) 回路基板及びその製造方法
JP2004119587A (ja) 配線基板
JPH0770798B2 (ja) 高熱伝導性回路基板