JP3630372B2 - 多層セラミック基板およびその製造方法 - Google Patents
多層セラミック基板およびその製造方法 Download PDFInfo
- Publication number
- JP3630372B2 JP3630372B2 JP2002306165A JP2002306165A JP3630372B2 JP 3630372 B2 JP3630372 B2 JP 3630372B2 JP 2002306165 A JP2002306165 A JP 2002306165A JP 2002306165 A JP2002306165 A JP 2002306165A JP 3630372 B2 JP3630372 B2 JP 3630372B2
- Authority
- JP
- Japan
- Prior art keywords
- weight
- parts
- ceramic substrate
- multilayer ceramic
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高密度多層配線基板に用いる、多層セラミック基板に関するものである。
【０００２】
【従来の技術】
高密度多層配線基板に用いられる低温焼成多層セラミック基板（以下、多層セラミック基板という）の製造方法は、導体組成物により配線パターンを形成されたセラミックグリーンシートを複数枚積層して、焼成するというものである。各層同士の配線パターンを接続するには、所望層のグリーンシートにあらかじめ貫通孔（ビア孔）を形成しておき、ビア孔に導体組成物である導体ペーストを充填した状態で積層し、焼成する。こうすることで、ビア孔に充填された導体ペーストも同時に焼成され、ビア孔に電極が形成されて、所望層同士の配線パターンが接続され、三次元回路を形成することができる。
【０００３】
しかし、通常の静置焼成では、導体とセラミックの焼成収縮挙動が異なる場合が多く、大判で平坦な基板を得ることは困難であった。また、焼成時の収縮ばらつきによって寸法精度のよい基板を得ることも困難であった。
【０００４】
そこで、グリーンシートを積層したものの両面に、さらに、このグリーンシートの焼成温度では焼結しない無機組成物からなる、別のグリーンシートを拘束層として積層した後、焼成する方法が提案されている（例えば、特許文献１参照）。この方法では、焼成時における、グリーンシート積層体の平面方向の収縮が、拘束層によって抑制され、厚み方向のみに選択的に収縮がおこる。それによって、平坦かつ寸法精度の良好な基板を得ることが可能となる。なお、拘束層は、焼成後においても焼結が進んでいないため簡単に除去することができる。
【０００５】
【特許文献１】
特許第２７８５５４４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した拘束層を用いる多層セラミック基板の製造方法では、焼成過程において導体とセラミックとの焼結タイミングや焼成収縮挙動の差により、導体とセラミックとの界面に欠陥が生じやすい。具体的には、内層電極と素体およびビア電極と素体との間に欠陥が生じやすく、この欠陥は、基板の信頼性を大きく低下させる。
【０００７】
拘束層を用いない製造方法であれば、焼成過程において三次元方向に収縮が起こるために、このような欠陥は生じにくく、生じたとしても微細なものであって、焼成途中に十分修復が可能であった。しかし、拘束層を用いると、平面方向に収縮がほとんど起こらないため、発生した欠陥は修復される可能性がきわめて少なく、いったん発生した欠陥は、最終段階まで残存してしまう。
【０００８】
本発明は、かかる問題に鑑みてなされたものであって、十分な平坦性と、高い寸法精度を有し、焼成後の電極近傍に欠陥が生じない多層セラミック基板およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の多層セラミック基板は、ガラスセラミックと、前記ガラスセラミックの内部および少なくとも一つの主面表面上に形成された配線パターンと、所定の前記配線パターンどうしを接続するビア導体とを備えた多層セラミック基板において、前記ビア導体は、Ａｇ、Ａｕ、ＰｔおよびＰｄの内の少なくとも一種類を主成分とする導電性材料と、さらにＭｏ化合物またはＭｏ金属を前記導電性材料１００重量部に対し、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下の範囲で含有している。さらに、前記ガラスセラミックの主面表面上に、アルミナ、ジルコニアおよびマグネシアのうちの少なくとも一種類を主成分とする酸化物粒子が設けられている。それにより、十分な平坦性と、高い寸法精度を有し、電極近傍に欠陥が生じることがないうえ、半田食われを防ぐことができる。
【００１６】
また、本発明の多層セラミック基板の製造方法は、ガラスセラミックよりなるグリーンシートと、Ａｇ、Ａｕ、ＰｔおよびＰｄのうちの少なくとも１種類よりなる導電性粉末と、Ｍｏの化合物またはＭｏ金属とを、前記導電性粉末１００重量部に対し、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下の範囲で含有している導体組成物を用い、前記導体組成物が充填されているビア孔を有する前記グリーンシートを少なくとも１枚含む、複数枚の前記グリーンシートを積層して、積層体を作製する工程と、前記積層体の焼成温度よりも高い温度で焼結するセラミックよりなる拘束用グリーンシートを、前記積層体の両面に積層し、焼成する工程と、前記積層体の焼成後に、前記拘束用グリーンシートが粒子化したものが残留するように前記拘束用グリーンシートを取り除く工程とを備えている。それにより、半導体やチップ部品を実装するために十分な平坦性および高い寸法精度を有し、電極近傍に欠陥等がなく、電気特性を劣化させることのない、信頼性が高い多層セラミック基板を製造することができる。また、半田食われを防止できる多層セラミック基板を製造することができる。
【００１８】
【発明の実施の形態】
本発明の実施の形態にかかる多層セラミック基板およびその製造方法について図を用いて説明する。図１は、本実施の形態にかかる多層セラミック基板の焼成前の構造を示す断面図である。
【００１９】
まず、本実施の形態の多層セラミック基板の製造方法について順に説明する。グリーンシート１は、例えば、Ａｌ２Ｏ３とガラスを原料としたガラスセラミックグリーンシートを用いる。原料とするガラス粉末は、例えば、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３、ＣａＣＯ３、ＳｒＣＯ３、ＢａＣＯ３、Ｌａ２Ｏ３、ＺｒＯ２、ＴｉＯ２、ＭｇＯ、ＰｂＯ、ＺｎＯ、Ｌｉ２ＣＯ３、Ｎａ２ＣＯ３およびＫ２ＣＯ３の中から数種類を適宜選択した組成系のものを使用する。なお、これらは、グリーンシート１の組成物のほんの一例であって、これら以外の組成物であっても内層電極２やビア電極３となる導体組成物と同時焼成可能な組成物であればよい。
【００２０】
Ａｌ２Ｏ３とガラス粉末に、ポリビニルブチラール系バインダ、可塑剤、有機溶剤を加え、分散させることによりスラリー化する。このスラリーをドクターブレード法等のグリーンシート成形法により、シート成形する。例えば、ＰＥＴフィルム等のベースフィルム上に厚み２０〜１００μｍのグリーンシート１を形成する。
【００２１】
形成されたグリーンシート１を、所定のサイズに切断する。さらに、パンチングやレーザ加工等の方法によってグリーンシート１にビア孔を形成し、必要に応じて積層用のパイロット穴も同時に形成する。次に、所定の枚数のグリーンシート１の表面にスクリーン印刷により導体組成物を印刷し、配線パターンを形成する。配線パターンの内、多層セラミック基板が完成した場合に、その表面に形成されるものが表層電極４であり、多層セラミック基板の内部に形成されるものが、内層電極２である。また、ビア孔に導体組成物を充填して、ビア電極３とする。
【００２２】
ここで、ビア孔に充填され、また、配線パターンとしてグリーンシート表面に印刷される導体組成物について説明する。この導体組成物は、導電性粉末とＭｏの化合物、また、必要に応じてガラスフリットと有機ビヒクルから構成される導体ペーストであることが望ましい。これは、内層電極２の印刷性、ビア電極３のビア孔への充填性等を考慮した場合には、いわゆるペースト状態にする必要があるためである。
【００２３】
導電性粉末には、Ａｇ、Ｐｄ、Ｐｔ、Ａｕより１種類以上を選んで使用する。すなわち、これらの金属を単独で用いてもよく、数種類を混合して用いてもよく、あるいは数種類の金属の合金粉末として用いてもよい。また、導電性粉末の平均粒径は、０．５μｍ以上１０μｍ以下とする。経済的要因より、導電性粉末は、Ａｇ粉末またはＡｇ粉末にＰｄやＰｔ粉末を加えたもの、あるいはＡｇとＰｄまたはＰｔとが合金化された粉末を用いることが好ましい。
【００２４】
Ｍｏの化合物とは、例えば、ＭｏＯ３、ナフテン酸Ｍｏや２エチルヘキサン酸Ｍｏ、オクチル酸ＭｏなどのＭｏ有機化合物、あるいは珪化物としてＭｏＳｉ２等である。また、Ｍｏ金属であってもよい。
【００２５】
Ｍｏの化合物の添加量は、導電性粉末１００重量部に対して、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下が望ましい。Ｍｏ金属に換算した量が０．０５重量部よりも少ない場合には、Ｍｏの化合物の添加効果が少なく、一方１０重量部より多い時はＭｏの化合物の効果は優れているものの、導体組成物を焼成した後の導体抵抗が著しく大きくなり使用できなくなるためである。
【００２６】
なお、導体抵抗値を考慮すると、Ｍｏ金属に換算したＭｏの化合物の添加量が、３重量部よりも少ない場合が特に好ましいと考えられる。つまり、Ｍｏ金属に換算したＭｏの化合物の添加量は、０．０５重量部以上３重量部未満であれば特に好ましい。
【００２７】
ガラスフリットとしては、ホウケイ酸鉛系，ホウケイ酸系，ケイ酸亜鉛系，あるいはアルミノホウケイ酸系ガラスフリットなどが考えられるが、これらに限定されるものではない。また、ガラスフリットの平均粒径は１０μｍ以下で軟化点が６５０℃以上の特性を有するものが好ましい。粒径の大きなガラスフリットを用いると、ペースト中でのガラスフリットの分散性が著しく悪化し、ペーストの均一性が得られないためである。また、軟化点の低いガラスを用いると導電性粉末の焼結を促進させる効果があるため、電極と素体との焼結速度に差が生じやすくなり、欠陥発生の原因になりやすい。
【００２８】
ガラスフリットは、導電性粉末１００重量部に対し０以上１０重量部以下となるように添加する。また、好ましくは０以上５重量部以下となるように添加する。ガラスフリットの添加により、接着強度を増加させることができ、さらに、最終的な収縮量を調整することもできる。
【００２９】
有機ビヒクルの材料は、一般的によく使用されているセルロース系樹脂をα−テルピネオール等の溶剤に溶かしたもの等である。
【００３０】
以上説明した、所望の配合の導電性粉末、Ｍｏ化合物、ガラスフリットおよび有機ビヒクルを混錬し、三本ロールで均一に分散させて、導体組成物を作製する。
【００３１】
作製された導体組成物がビア孔に充填され、スクリーン印刷を施されたグリーンシート１を、ベースフィルム面を上にして積層機のピンとベースフィルム上のパイロット穴によって位置あわせを行い積層して、熱圧着後ベースフィルムを剥離する。
【００３２】
この作業を順次、所望とする印刷層分繰り返し、積層体を形成する。さらにこの積層体の上下面にグリーンシートの焼成温度では焼結しないアルミナ等の材料からなるグリーンシートを拘束層５として積層する。なお、ジルコニア、マグネシア等の材料からなる拘束層５を積層してもよい。この積層体を例えば、４０℃、４９ＭＰａの条件で熱プレスにより加圧することで、図１に示す、上下に拘束層５を備えたグリーンシート積層体１１が作製される。なお、拘束層５の焼成温度は、例えば、１０００〜１８００℃とする。例えば、アルミナからなる拘束層５の焼成温度は１６００℃である。
【００３３】
グリーンシート積層体１１を例えば、３５０〜６００℃で脱脂後、８５０〜９５０℃で焼成を行うことにより、内部および表層に三次元配線回路を有する多層セラミック基板が得られる。なお、拘束層５は焼成されていないので、研磨、超音波洗浄、ブラスト等の方法で簡単に除去することが可能である。
【００３４】
図２に完成した多層セラミック基板の断面図を示す。ガラスセラミックである素体６の内部に、内層電極２が、表面には表層電極４が設けられ、内層電極２どうし、もしくは、表層電極４と内層電極２とがビア電極３で接続されている。
【００３５】
この多層セラミック基板の表面の拡大図を図３に示す。表層電極４および素体６の表面に酸化物粒子８が設けられている。これは、拘束層５を除去する際に、完全に除去せず、拘束層５の一部が粒子として残留されるようにしているためである。酸化物粒子８は、拘束層５の残留物であるため、アルミナ、ジルコニア、マグネシアのうち少なくとも１種類を主成分とする。酸化物粒子８が表層電極４の表面に設けられていることで、表層電極４の半田耐熱性が改善され、半田食われ不良が低減する。
【００３６】
なお、半田食われとは、チップ実装時において、表層電極４が溶融半田に拡散して表層電極４が消失していく現象である。酸化物粒子８が表層電極４上に設置されていることで、半田食われを防ぐことができる。
【００３７】
また、拘束層５を除去する際に、多層セラミック基板の表面に表面粗さを生じさせることによって、半田流れ不良を低減させることも可能である。
【００３８】
なお、半田流れとは、半田が表層電極４以外の箇所にまで流れて広がる現象であり、電極がショートする原因になる。表層電極４が形成されていない、素体６の表面の表面粗さが増すと、半田流れを防ぐことができる。
【００３９】
作製された多層セラミック基板には、必要に応じてＩＣ、ＳＡＷフィルタ、チップ部品等を実装した後、ダイシング等の方法により所定のサイズに切断し、所望のセラミック積層電子部品を得る。
【００４０】
また、本実施の形態では、多層セラミック基板表層の表層電極４については素体６と同時焼成で作製しているが、多層セラミック基板焼成後に後焼きつけを行う方法で多層セラミック基板を作製することも可能である。
【００４１】
以上のように、本実施の形態の多層セラミック基板によれば、高度な寸法精度と基板平坦性を有する上、電極近傍に欠陥がなく、電極の導体抵抗値が低い。
【００４２】
【実施例】
（実施例１）
上述した本実施の形態の多層セラミック基板を実際に製造して、実測結果によって評価する。表１は、導電性粉末またはＭｏ化合物の異なる導体組成物を用いて、多層セラミック基板を製造し、その電極および素体の評価を行った結果をまとめたものである。なお、実施例１の導体組成物には、ガラスフリットは添加していない。
【００４３】
【表１】
【００４４】
評価項目としては、電極の導体抵抗と、ビア電極と素体との界面もしくはその周辺部の欠陥およびクラック発生の有無とした。なお、ビア電極周辺の欠陥については、焼成後の基板断面を研磨し顕微鏡にて欠陥発生の有無を観察した。
【００４５】
表１には、比較例として、Ｍｏ化合物を含まず、Ａｇ粉末のみからなる導体組成物を用いて製造された多層セラミック基板の実測結果を示している。この場合は、ビア電極周辺に欠陥が見つかった。図４は、そのときの電極周辺に生じた欠陥の一例を示す断面図である。図４に示すように、ビア電極３と素体６との界面に欠陥部７が生じている。
【００４６】
表１に記載したＮｏ．１〜Ｎｏ．７の導体組成物は、Ａｇ粉末１００重量部に対して、Ｍｏ化合物であるＭｏＯ３が、Ｍｏ金属に換算して、０．０５重量部以上１０重量部以下の範囲で添加されている。これらの導体組成物を用いて製造された多層セラミック基板のビア電極３周辺には、欠陥が生じることはなかった。
【００４７】
さらにＭｏＯ３の添加量を増やし、ＭｏＯ３のＭｏ金属換算量を１５としたＮｏ．８の導体組成物を用いて製造された多層セラミック基板は、欠陥は生じていないが、ビア電極３と素体６の界面において反応層が生じており、また導体抵抗値が大きくなりすぎているため、適当ではない。また、導体抵抗は低いほど望ましいため、ＭｏＯ３のＭｏ金属換算量が０．０５重量部以上３重量部未満であるＮｏ．１〜Ｎｏ．４の場合が特に好ましいことが分かる。
【００４８】
また、導電性粉末の粒径が小さすぎると、電極がグリーンシートよりも早く収縮するため、電極が未焼結のグリーンシートに対して応力を及ぼし素体にクラックが生じる。反対に粒径が大きすぎると、焼結がグリーンシートよりも極端に遅れてしまい、ビア電極近傍などで特に欠陥が生じやすくなる。また、焼結が非常に進みにくいことから導体抵抗値も高くなってしまう。そのため、Ｎｏ．９〜Ｎｏ．１１のように、平均粒径が０．５〜１０μｍのＡｇを用いて多層セラミック基板を製造することが好ましい。Ａｇ粒径が０．５μｍよりも小さい場合や１０μｍよりも大きい場合は、構造欠陥が生じる結果となった。
【００４９】
なお、導電性粉末については単体でなく、２種類以上の混合粉末または合金粉末であってもよい。Ｎｏ．１２、Ｎｏ．１３のようにＡｇと、ＰｄまたはＰｔの混合粉よりなる導体組成物で多層セラミック基板を製造した場合でも欠陥は生じなかった。また、Ｎｏ．１４〜Ｎｏ．１６のように、添加するＭｏ化合物は、酸化物だけではなく、金属Ｍｏ、珪化物、有機化合物においても良好な結果が得られた。
【００５０】
（実施例２）
次に、ガラスフリットの軟化点と添加量の異なる導体組成物を用いて、多層セラミック基板を製造し、実施例１と同様に電極および素体の評価を行った。表２はその結果をまとめたものである。
【００５１】
【表２】
【００５２】
表２に記載したＮｏ．１７、Ｎｏ．１８の導体組成物は、軟化点が６５０℃よりも低いガラスフリットが添加されている。この導体組成物を用いて製造された多層セラミック基板のビア電極近傍には欠陥が生じた。これは、ガラスフリットの軟化点が低いため、導電性粉末の焼結が早い段階から進み、これによりグリーンシートとの焼結タイミングが異なってしまったためであると考えられる。
【００５３】
Ｎｏ．１９〜Ｎｏ．２１の導体組成物は、軟化点が６５０℃以上のガラスフリットを添加されているため、ビア電極近傍に欠陥が生じることはなかった。
【００５４】
また、Ｎｏ．２２〜Ｎｏ．２４の導体組成物のように、ガラスフリットの添加量を増やした場合であっても製造される多層セラミック基板のビア電極周辺には欠陥は生じていないが、添加量を増やすことで、導体抵抗値が上がっていく。そのため、導電性粉末１００重量部に対して、１０重量部よりも大きいガラスフリットが添加されたＮｏ．２４は、抵抗値が大きくなりすぎるため、適当ではない。
【００５５】
なお、実際の実施例は示していないがガラスフリットの代りに、ガラスセラミックグリーンシートに用いられたガラスとセラミックの混合物を添加物として使用した場合においても全く同様の傾向が得られる。
【００５６】
【発明の効果】
本発明の多層セラミック基板によれば、ガラスセラミックからなるグリーンシートと、Ａｇ、Ａｕ、ＰｔおよびＰｄのうちの少なくとも１種類よりなる導電性粉末と、必須成分としてＭｏの化合物またはＭｏ金属とを、導電性粉末１００重量部に対し、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下の範囲で含有する導体組成物とを用いて製造されている。それにより、半導体やチップ部品を実装するために十分な平坦性を有し、寸法精度も良好で、なおかつ電気特性を劣化させることなく、電極近傍に欠陥等がなく、信頼性が高い。
【図面の簡単な説明】
【図１】本実施の形態にかかる多層セラミック基板の焼成前の構造を示す断面図
【図２】本実施の形態にかかる多層セラミック基板の構造を示す断面図
【図３】本実施の形態にかかる多層セラミック基板表面の拡大断面図
【図４】比較例の多層セラミック基板の電極周辺部の欠陥の一例を示す断面図
【符号の説明】
１ グリーンシート
２ 内層電極
３ ビア電極
４ 表層電極
５ 拘束層
６ 素体
７ 欠陥部
８ 酸化物粒子
１１ グリーンシート積層体
【発明の属する技術分野】
本発明は、高密度多層配線基板に用いる、多層セラミック基板に関するものである。
【０００２】
【従来の技術】
高密度多層配線基板に用いられる低温焼成多層セラミック基板（以下、多層セラミック基板という）の製造方法は、導体組成物により配線パターンを形成されたセラミックグリーンシートを複数枚積層して、焼成するというものである。各層同士の配線パターンを接続するには、所望層のグリーンシートにあらかじめ貫通孔（ビア孔）を形成しておき、ビア孔に導体組成物である導体ペーストを充填した状態で積層し、焼成する。こうすることで、ビア孔に充填された導体ペーストも同時に焼成され、ビア孔に電極が形成されて、所望層同士の配線パターンが接続され、三次元回路を形成することができる。
【０００３】
しかし、通常の静置焼成では、導体とセラミックの焼成収縮挙動が異なる場合が多く、大判で平坦な基板を得ることは困難であった。また、焼成時の収縮ばらつきによって寸法精度のよい基板を得ることも困難であった。
【０００４】
そこで、グリーンシートを積層したものの両面に、さらに、このグリーンシートの焼成温度では焼結しない無機組成物からなる、別のグリーンシートを拘束層として積層した後、焼成する方法が提案されている（例えば、特許文献１参照）。この方法では、焼成時における、グリーンシート積層体の平面方向の収縮が、拘束層によって抑制され、厚み方向のみに選択的に収縮がおこる。それによって、平坦かつ寸法精度の良好な基板を得ることが可能となる。なお、拘束層は、焼成後においても焼結が進んでいないため簡単に除去することができる。
【０００５】
【特許文献１】
特許第２７８５５４４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した拘束層を用いる多層セラミック基板の製造方法では、焼成過程において導体とセラミックとの焼結タイミングや焼成収縮挙動の差により、導体とセラミックとの界面に欠陥が生じやすい。具体的には、内層電極と素体およびビア電極と素体との間に欠陥が生じやすく、この欠陥は、基板の信頼性を大きく低下させる。
【０００７】
拘束層を用いない製造方法であれば、焼成過程において三次元方向に収縮が起こるために、このような欠陥は生じにくく、生じたとしても微細なものであって、焼成途中に十分修復が可能であった。しかし、拘束層を用いると、平面方向に収縮がほとんど起こらないため、発生した欠陥は修復される可能性がきわめて少なく、いったん発生した欠陥は、最終段階まで残存してしまう。
【０００８】
本発明は、かかる問題に鑑みてなされたものであって、十分な平坦性と、高い寸法精度を有し、焼成後の電極近傍に欠陥が生じない多層セラミック基板およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の多層セラミック基板は、ガラスセラミックと、前記ガラスセラミックの内部および少なくとも一つの主面表面上に形成された配線パターンと、所定の前記配線パターンどうしを接続するビア導体とを備えた多層セラミック基板において、前記ビア導体は、Ａｇ、Ａｕ、ＰｔおよびＰｄの内の少なくとも一種類を主成分とする導電性材料と、さらにＭｏ化合物またはＭｏ金属を前記導電性材料１００重量部に対し、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下の範囲で含有している。さらに、前記ガラスセラミックの主面表面上に、アルミナ、ジルコニアおよびマグネシアのうちの少なくとも一種類を主成分とする酸化物粒子が設けられている。それにより、十分な平坦性と、高い寸法精度を有し、電極近傍に欠陥が生じることがないうえ、半田食われを防ぐことができる。
【００１６】
また、本発明の多層セラミック基板の製造方法は、ガラスセラミックよりなるグリーンシートと、Ａｇ、Ａｕ、ＰｔおよびＰｄのうちの少なくとも１種類よりなる導電性粉末と、Ｍｏの化合物またはＭｏ金属とを、前記導電性粉末１００重量部に対し、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下の範囲で含有している導体組成物を用い、前記導体組成物が充填されているビア孔を有する前記グリーンシートを少なくとも１枚含む、複数枚の前記グリーンシートを積層して、積層体を作製する工程と、前記積層体の焼成温度よりも高い温度で焼結するセラミックよりなる拘束用グリーンシートを、前記積層体の両面に積層し、焼成する工程と、前記積層体の焼成後に、前記拘束用グリーンシートが粒子化したものが残留するように前記拘束用グリーンシートを取り除く工程とを備えている。それにより、半導体やチップ部品を実装するために十分な平坦性および高い寸法精度を有し、電極近傍に欠陥等がなく、電気特性を劣化させることのない、信頼性が高い多層セラミック基板を製造することができる。また、半田食われを防止できる多層セラミック基板を製造することができる。
【００１８】
【発明の実施の形態】
本発明の実施の形態にかかる多層セラミック基板およびその製造方法について図を用いて説明する。図１は、本実施の形態にかかる多層セラミック基板の焼成前の構造を示す断面図である。
【００１９】
まず、本実施の形態の多層セラミック基板の製造方法について順に説明する。グリーンシート１は、例えば、Ａｌ２Ｏ３とガラスを原料としたガラスセラミックグリーンシートを用いる。原料とするガラス粉末は、例えば、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３、ＣａＣＯ３、ＳｒＣＯ３、ＢａＣＯ３、Ｌａ２Ｏ３、ＺｒＯ２、ＴｉＯ２、ＭｇＯ、ＰｂＯ、ＺｎＯ、Ｌｉ２ＣＯ３、Ｎａ２ＣＯ３およびＫ２ＣＯ３の中から数種類を適宜選択した組成系のものを使用する。なお、これらは、グリーンシート１の組成物のほんの一例であって、これら以外の組成物であっても内層電極２やビア電極３となる導体組成物と同時焼成可能な組成物であればよい。
【００２０】
Ａｌ２Ｏ３とガラス粉末に、ポリビニルブチラール系バインダ、可塑剤、有機溶剤を加え、分散させることによりスラリー化する。このスラリーをドクターブレード法等のグリーンシート成形法により、シート成形する。例えば、ＰＥＴフィルム等のベースフィルム上に厚み２０〜１００μｍのグリーンシート１を形成する。
【００２１】
形成されたグリーンシート１を、所定のサイズに切断する。さらに、パンチングやレーザ加工等の方法によってグリーンシート１にビア孔を形成し、必要に応じて積層用のパイロット穴も同時に形成する。次に、所定の枚数のグリーンシート１の表面にスクリーン印刷により導体組成物を印刷し、配線パターンを形成する。配線パターンの内、多層セラミック基板が完成した場合に、その表面に形成されるものが表層電極４であり、多層セラミック基板の内部に形成されるものが、内層電極２である。また、ビア孔に導体組成物を充填して、ビア電極３とする。
【００２２】
ここで、ビア孔に充填され、また、配線パターンとしてグリーンシート表面に印刷される導体組成物について説明する。この導体組成物は、導電性粉末とＭｏの化合物、また、必要に応じてガラスフリットと有機ビヒクルから構成される導体ペーストであることが望ましい。これは、内層電極２の印刷性、ビア電極３のビア孔への充填性等を考慮した場合には、いわゆるペースト状態にする必要があるためである。
【００２３】
導電性粉末には、Ａｇ、Ｐｄ、Ｐｔ、Ａｕより１種類以上を選んで使用する。すなわち、これらの金属を単独で用いてもよく、数種類を混合して用いてもよく、あるいは数種類の金属の合金粉末として用いてもよい。また、導電性粉末の平均粒径は、０．５μｍ以上１０μｍ以下とする。経済的要因より、導電性粉末は、Ａｇ粉末またはＡｇ粉末にＰｄやＰｔ粉末を加えたもの、あるいはＡｇとＰｄまたはＰｔとが合金化された粉末を用いることが好ましい。
【００２４】
Ｍｏの化合物とは、例えば、ＭｏＯ３、ナフテン酸Ｍｏや２エチルヘキサン酸Ｍｏ、オクチル酸ＭｏなどのＭｏ有機化合物、あるいは珪化物としてＭｏＳｉ２等である。また、Ｍｏ金属であってもよい。
【００２５】
Ｍｏの化合物の添加量は、導電性粉末１００重量部に対して、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下が望ましい。Ｍｏ金属に換算した量が０．０５重量部よりも少ない場合には、Ｍｏの化合物の添加効果が少なく、一方１０重量部より多い時はＭｏの化合物の効果は優れているものの、導体組成物を焼成した後の導体抵抗が著しく大きくなり使用できなくなるためである。
【００２６】
なお、導体抵抗値を考慮すると、Ｍｏ金属に換算したＭｏの化合物の添加量が、３重量部よりも少ない場合が特に好ましいと考えられる。つまり、Ｍｏ金属に換算したＭｏの化合物の添加量は、０．０５重量部以上３重量部未満であれば特に好ましい。
【００２７】
ガラスフリットとしては、ホウケイ酸鉛系，ホウケイ酸系，ケイ酸亜鉛系，あるいはアルミノホウケイ酸系ガラスフリットなどが考えられるが、これらに限定されるものではない。また、ガラスフリットの平均粒径は１０μｍ以下で軟化点が６５０℃以上の特性を有するものが好ましい。粒径の大きなガラスフリットを用いると、ペースト中でのガラスフリットの分散性が著しく悪化し、ペーストの均一性が得られないためである。また、軟化点の低いガラスを用いると導電性粉末の焼結を促進させる効果があるため、電極と素体との焼結速度に差が生じやすくなり、欠陥発生の原因になりやすい。
【００２８】
ガラスフリットは、導電性粉末１００重量部に対し０以上１０重量部以下となるように添加する。また、好ましくは０以上５重量部以下となるように添加する。ガラスフリットの添加により、接着強度を増加させることができ、さらに、最終的な収縮量を調整することもできる。
【００２９】
有機ビヒクルの材料は、一般的によく使用されているセルロース系樹脂をα−テルピネオール等の溶剤に溶かしたもの等である。
【００３０】
以上説明した、所望の配合の導電性粉末、Ｍｏ化合物、ガラスフリットおよび有機ビヒクルを混錬し、三本ロールで均一に分散させて、導体組成物を作製する。
【００３１】
作製された導体組成物がビア孔に充填され、スクリーン印刷を施されたグリーンシート１を、ベースフィルム面を上にして積層機のピンとベースフィルム上のパイロット穴によって位置あわせを行い積層して、熱圧着後ベースフィルムを剥離する。
【００３２】
この作業を順次、所望とする印刷層分繰り返し、積層体を形成する。さらにこの積層体の上下面にグリーンシートの焼成温度では焼結しないアルミナ等の材料からなるグリーンシートを拘束層５として積層する。なお、ジルコニア、マグネシア等の材料からなる拘束層５を積層してもよい。この積層体を例えば、４０℃、４９ＭＰａの条件で熱プレスにより加圧することで、図１に示す、上下に拘束層５を備えたグリーンシート積層体１１が作製される。なお、拘束層５の焼成温度は、例えば、１０００〜１８００℃とする。例えば、アルミナからなる拘束層５の焼成温度は１６００℃である。
【００３３】
グリーンシート積層体１１を例えば、３５０〜６００℃で脱脂後、８５０〜９５０℃で焼成を行うことにより、内部および表層に三次元配線回路を有する多層セラミック基板が得られる。なお、拘束層５は焼成されていないので、研磨、超音波洗浄、ブラスト等の方法で簡単に除去することが可能である。
【００３４】
図２に完成した多層セラミック基板の断面図を示す。ガラスセラミックである素体６の内部に、内層電極２が、表面には表層電極４が設けられ、内層電極２どうし、もしくは、表層電極４と内層電極２とがビア電極３で接続されている。
【００３５】
この多層セラミック基板の表面の拡大図を図３に示す。表層電極４および素体６の表面に酸化物粒子８が設けられている。これは、拘束層５を除去する際に、完全に除去せず、拘束層５の一部が粒子として残留されるようにしているためである。酸化物粒子８は、拘束層５の残留物であるため、アルミナ、ジルコニア、マグネシアのうち少なくとも１種類を主成分とする。酸化物粒子８が表層電極４の表面に設けられていることで、表層電極４の半田耐熱性が改善され、半田食われ不良が低減する。
【００３６】
なお、半田食われとは、チップ実装時において、表層電極４が溶融半田に拡散して表層電極４が消失していく現象である。酸化物粒子８が表層電極４上に設置されていることで、半田食われを防ぐことができる。
【００３７】
また、拘束層５を除去する際に、多層セラミック基板の表面に表面粗さを生じさせることによって、半田流れ不良を低減させることも可能である。
【００３８】
なお、半田流れとは、半田が表層電極４以外の箇所にまで流れて広がる現象であり、電極がショートする原因になる。表層電極４が形成されていない、素体６の表面の表面粗さが増すと、半田流れを防ぐことができる。
【００３９】
作製された多層セラミック基板には、必要に応じてＩＣ、ＳＡＷフィルタ、チップ部品等を実装した後、ダイシング等の方法により所定のサイズに切断し、所望のセラミック積層電子部品を得る。
【００４０】
また、本実施の形態では、多層セラミック基板表層の表層電極４については素体６と同時焼成で作製しているが、多層セラミック基板焼成後に後焼きつけを行う方法で多層セラミック基板を作製することも可能である。
【００４１】
以上のように、本実施の形態の多層セラミック基板によれば、高度な寸法精度と基板平坦性を有する上、電極近傍に欠陥がなく、電極の導体抵抗値が低い。
【００４２】
【実施例】
（実施例１）
上述した本実施の形態の多層セラミック基板を実際に製造して、実測結果によって評価する。表１は、導電性粉末またはＭｏ化合物の異なる導体組成物を用いて、多層セラミック基板を製造し、その電極および素体の評価を行った結果をまとめたものである。なお、実施例１の導体組成物には、ガラスフリットは添加していない。
【００４３】
【表１】
評価項目としては、電極の導体抵抗と、ビア電極と素体との界面もしくはその周辺部の欠陥およびクラック発生の有無とした。なお、ビア電極周辺の欠陥については、焼成後の基板断面を研磨し顕微鏡にて欠陥発生の有無を観察した。
【００４５】
表１には、比較例として、Ｍｏ化合物を含まず、Ａｇ粉末のみからなる導体組成物を用いて製造された多層セラミック基板の実測結果を示している。この場合は、ビア電極周辺に欠陥が見つかった。図４は、そのときの電極周辺に生じた欠陥の一例を示す断面図である。図４に示すように、ビア電極３と素体６との界面に欠陥部７が生じている。
【００４６】
表１に記載したＮｏ．１〜Ｎｏ．７の導体組成物は、Ａｇ粉末１００重量部に対して、Ｍｏ化合物であるＭｏＯ３が、Ｍｏ金属に換算して、０．０５重量部以上１０重量部以下の範囲で添加されている。これらの導体組成物を用いて製造された多層セラミック基板のビア電極３周辺には、欠陥が生じることはなかった。
【００４７】
さらにＭｏＯ３の添加量を増やし、ＭｏＯ３のＭｏ金属換算量を１５としたＮｏ．８の導体組成物を用いて製造された多層セラミック基板は、欠陥は生じていないが、ビア電極３と素体６の界面において反応層が生じており、また導体抵抗値が大きくなりすぎているため、適当ではない。また、導体抵抗は低いほど望ましいため、ＭｏＯ３のＭｏ金属換算量が０．０５重量部以上３重量部未満であるＮｏ．１〜Ｎｏ．４の場合が特に好ましいことが分かる。
【００４８】
また、導電性粉末の粒径が小さすぎると、電極がグリーンシートよりも早く収縮するため、電極が未焼結のグリーンシートに対して応力を及ぼし素体にクラックが生じる。反対に粒径が大きすぎると、焼結がグリーンシートよりも極端に遅れてしまい、ビア電極近傍などで特に欠陥が生じやすくなる。また、焼結が非常に進みにくいことから導体抵抗値も高くなってしまう。そのため、Ｎｏ．９〜Ｎｏ．１１のように、平均粒径が０．５〜１０μｍのＡｇを用いて多層セラミック基板を製造することが好ましい。Ａｇ粒径が０．５μｍよりも小さい場合や１０μｍよりも大きい場合は、構造欠陥が生じる結果となった。
【００４９】
なお、導電性粉末については単体でなく、２種類以上の混合粉末または合金粉末であってもよい。Ｎｏ．１２、Ｎｏ．１３のようにＡｇと、ＰｄまたはＰｔの混合粉よりなる導体組成物で多層セラミック基板を製造した場合でも欠陥は生じなかった。また、Ｎｏ．１４〜Ｎｏ．１６のように、添加するＭｏ化合物は、酸化物だけではなく、金属Ｍｏ、珪化物、有機化合物においても良好な結果が得られた。
【００５０】
（実施例２）
次に、ガラスフリットの軟化点と添加量の異なる導体組成物を用いて、多層セラミック基板を製造し、実施例１と同様に電極および素体の評価を行った。表２はその結果をまとめたものである。
【００５１】
【表２】
表２に記載したＮｏ．１７、Ｎｏ．１８の導体組成物は、軟化点が６５０℃よりも低いガラスフリットが添加されている。この導体組成物を用いて製造された多層セラミック基板のビア電極近傍には欠陥が生じた。これは、ガラスフリットの軟化点が低いため、導電性粉末の焼結が早い段階から進み、これによりグリーンシートとの焼結タイミングが異なってしまったためであると考えられる。
【００５３】
Ｎｏ．１９〜Ｎｏ．２１の導体組成物は、軟化点が６５０℃以上のガラスフリットを添加されているため、ビア電極近傍に欠陥が生じることはなかった。
【００５４】
また、Ｎｏ．２２〜Ｎｏ．２４の導体組成物のように、ガラスフリットの添加量を増やした場合であっても製造される多層セラミック基板のビア電極周辺には欠陥は生じていないが、添加量を増やすことで、導体抵抗値が上がっていく。そのため、導電性粉末１００重量部に対して、１０重量部よりも大きいガラスフリットが添加されたＮｏ．２４は、抵抗値が大きくなりすぎるため、適当ではない。
【００５５】
なお、実際の実施例は示していないがガラスフリットの代りに、ガラスセラミックグリーンシートに用いられたガラスとセラミックの混合物を添加物として使用した場合においても全く同様の傾向が得られる。
【００５６】
【発明の効果】
本発明の多層セラミック基板によれば、ガラスセラミックからなるグリーンシートと、Ａｇ、Ａｕ、ＰｔおよびＰｄのうちの少なくとも１種類よりなる導電性粉末と、必須成分としてＭｏの化合物またはＭｏ金属とを、導電性粉末１００重量部に対し、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下の範囲で含有する導体組成物とを用いて製造されている。それにより、半導体やチップ部品を実装するために十分な平坦性を有し、寸法精度も良好で、なおかつ電気特性を劣化させることなく、電極近傍に欠陥等がなく、信頼性が高い。
【図面の簡単な説明】
【図１】本実施の形態にかかる多層セラミック基板の焼成前の構造を示す断面図
【図２】本実施の形態にかかる多層セラミック基板の構造を示す断面図
【図３】本実施の形態にかかる多層セラミック基板表面の拡大断面図
【図４】比較例の多層セラミック基板の電極周辺部の欠陥の一例を示す断面図
【符号の説明】
１ グリーンシート
２ 内層電極
３ ビア電極
４ 表層電極
５ 拘束層
６ 素体
７ 欠陥部
８ 酸化物粒子
１１ グリーンシート積層体
Claims (2)
- ガラスセラミックと、前記ガラスセラミックの内部および少なくとも一つの主面表面上に形成された配線パターンと、所定の前記配線パターンどうしを接続するビア導体とを備えた多層セラミック基板において、
前記ビア導体は、Ａｇ、Ａｕ、ＰｔおよびＰｄの内の少なくとも一種類を主成分とする導電性材料と、さらにＭｏ化合物またはＭｏ金属を前記導電性材料１００重量部に対し、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下の範囲で含有し、
前記ガラスセラミックの主面表面上に、アルミナ、ジルコニアおよびマグネシアのうちの少なくとも一種類を主成分とする酸化物粒子が設けられていることを特徴とする多層セラミック基板。 - ガラスセラミックよりなるグリーンシートと、
Ａｇ、Ａｕ、ＰｔおよびＰｄのうちの少なくとも１種類よりなる導電性粉末と、Ｍｏの化合物またはＭｏ金属とを、前記導電性粉末１００重量部に対し、Ｍｏ金属に換算して０．０５重量部以上１０重量部以下の範囲で含有している導体組成物を用い、
前記導体組成物が充填されているビア孔を有する前記グリーンシートを少なくとも１枚含む、複数枚の前記グリーンシートを積層して、積層体を作製する工程と、
前記積層体の焼成温度よりも高い温度で焼結するセラミックよりなる拘束用グリーンシートを、前記積層体の両面に積層し、焼成する工程と、
前記積層体の焼成後に、前記拘束用グリーンシートが粒子化したものが残留するように前記拘束用グリーンシートを取り除く工程とを備えたことを特徴とする多層セラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306165A JP3630372B2 (ja) | 2001-10-29 | 2002-10-21 | 多層セラミック基板およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-331329 | 2001-10-29 | ||
| JP2001331329 | 2001-10-29 | ||
| JP2002306165A JP3630372B2 (ja) | 2001-10-29 | 2002-10-21 | 多層セラミック基板およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004295253A Division JP2005026722A (ja) | 2001-10-29 | 2004-10-07 | 多層セラミック基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003204168A JP2003204168A (ja) | 2003-07-18 |
| JP3630372B2 true JP3630372B2 (ja) | 2005-03-16 |
Family
ID=27666617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002306165A Expired - Fee Related JP3630372B2 (ja) | 2001-10-29 | 2002-10-21 | 多層セラミック基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630372B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4978822B2 (ja) * | 2004-11-04 | 2012-07-18 | 日立金属株式会社 | 多層セラミック基板の製造方法および多層セラミック基板 |
| JP2006303437A (ja) * | 2005-03-24 | 2006-11-02 | Hitachi Metals Ltd | 多層セラミック基板およびその製造方法 |
| JP2008112786A (ja) * | 2006-10-30 | 2008-05-15 | Tdk Corp | 多層セラミックス基板及びその製造方法 |
| JP2008204980A (ja) * | 2007-02-16 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 多層セラミック基板とその製造方法 |
| JP2008294206A (ja) * | 2007-05-24 | 2008-12-04 | Tdk Corp | 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法 |
| JP5814204B2 (ja) * | 2012-09-10 | 2015-11-17 | 京都エレックス株式会社 | Ｌｅｄ用セラミックパッケージ用ペースト |
-
2002
- 2002-10-21 JP JP2002306165A patent/JP3630372B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003204168A (ja) | 2003-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507012B2 (ja) | 多層セラミック基板 | |
| JP6214930B2 (ja) | 多層配線基板 | |
| US6762369B2 (en) | Multilayer ceramic substrate and method for manufacturing the same | |
| JP3630372B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2005203810A (ja) | セラミック多層基板の製造方法及び半導体装置 | |
| JP2005026722A (ja) | 多層セラミック基板およびその製造方法 | |
| JP4496529B2 (ja) | 多層セラミック基板の製造方法及び多層セラミック基板 | |
| JP2007221115A (ja) | 導体ペースト及び多層セラミック基板の製造方法 | |
| JP5110420B2 (ja) | Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法 | |
| JP2005039164A (ja) | ガラスセラミック配線基板の製造方法 | |
| JP2008078453A (ja) | セラミック電子部品およびその製造方法 | |
| JP2004273426A (ja) | 導電ペーストおよびそれを用いたセラミック多層基板 | |
| JP3909189B2 (ja) | ガラスセラミック基板の製造方法 | |
| JP2001072473A (ja) | セラミック基板の製造方法 | |
| JP2003133745A (ja) | 多層セラミック基板用導体組成物 | |
| JP4293444B2 (ja) | 導電性ペースト | |
| JP5110419B2 (ja) | Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法 | |
| JPH11186727A (ja) | 配線基板およびその製造方法 | |
| JP2004146701A (ja) | ガラスセラミック基板の製造方法 | |
| JP4645962B2 (ja) | 多層セラミック基板 | |
| JP2002290040A (ja) | セラミック基板の製造方法 | |
| JP3850243B2 (ja) | ガラスセラミック基板の製造方法 | |
| JP3748400B2 (ja) | ガラスセラミック基板の製造方法 | |
| JP2002353626A (ja) | 多層配線基板およびその製造方法 | |
| JP3850245B2 (ja) | ガラスセラミック基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040811 |
|
| A521 | Written amendment |
Effective date: 20041007 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041102 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20041112 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041210 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091224 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |