JP2005026722A - 多層セラミック基板およびその製造方法 - Google Patents
多層セラミック基板およびその製造方法 Download PDFInfo
- Publication number
- JP2005026722A JP2005026722A JP2004295253A JP2004295253A JP2005026722A JP 2005026722 A JP2005026722 A JP 2005026722A JP 2004295253 A JP2004295253 A JP 2004295253A JP 2004295253 A JP2004295253 A JP 2004295253A JP 2005026722 A JP2005026722 A JP 2005026722A
- Authority
- JP
- Japan
- Prior art keywords
- weight
- parts
- ceramic substrate
- multilayer ceramic
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】十分な平坦性と、高い寸法精度を有し、焼成後の電極近傍に欠陥が生じない多層セラミック基板およびその製造方法を提供する。
【解決手段】ガラスセラミック6と、ガラスセラミック6の内部、またはガラスセラミック6の内部および少なくとも一つの主面表面上に形成された配線パターン2、4と、所定の配線パターン2、4どうしを接続するビア導体3とを備えた多層セラミック基板において、ビア導体3は、Ag、Au、PtおよびPdの内の少なくとも一種類を主成分とする導電性材料と、さらにMo化合物またはMo金属を前記導電性材料100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有している。
【選択図】 図2
【解決手段】ガラスセラミック6と、ガラスセラミック6の内部、またはガラスセラミック6の内部および少なくとも一つの主面表面上に形成された配線パターン2、4と、所定の配線パターン2、4どうしを接続するビア導体3とを備えた多層セラミック基板において、ビア導体3は、Ag、Au、PtおよびPdの内の少なくとも一種類を主成分とする導電性材料と、さらにMo化合物またはMo金属を前記導電性材料100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有している。
【選択図】 図2
Description
本発明は、高密度多層配線基板に用いる、多層セラミック基板に関するものである。
高密度多層配線基板に用いられる低温焼成多層セラミック基板(以下、多層セラミック基板という)の製造方法は、導体組成物により配線パターンを形成されたセラミックグリーンシートを複数枚積層して、焼成するというものである。各層同士の配線パターンを接続するには、所望層のグリーンシートにあらかじめ貫通孔(ビア孔)を形成しておき、ビア孔に導体組成物である導体ペーストを充填した状態で積層し、焼成する。こうすることで、ビア孔に充填された導体ペーストも同時に焼成され、ビア孔に電極が形成されて、所望層同士の配線パターンが接続され、三次元回路を形成することができる。
しかし、通常の静置焼成では、導体とセラミックの焼成収縮挙動が異なる場合が多く、大判で平坦な基板を得ることは困難であった。また、焼成時の収縮ばらつきによって寸法精度のよい基板を得ることも困難であった。
そこで、グリーンシートを積層したものの両面に、さらに、このグリーンシートの焼成温度では焼結しない無機組成物からなる、別のグリーンシートを拘束層として積層した後、焼成する方法が提案されている(例えば、特許文献1参照)。この方法では、焼成時における、グリーンシート積層体の平面方向の収縮が、拘束層によって抑制され、厚み方向のみに選択的に収縮がおこる。それによって、平坦かつ寸法精度の良好な基板を得ることが可能となる。なお、拘束層は、焼成後においても焼結が進んでいないため簡単に除去することができる。また、特許文献1以外に、多層セラミック基板については、特許文献2〜特許文献6にも開示されている。
特許第2785544号公報
特開2001−189558号公報
特開2000−49431号公報
特開2000−165001号公報
特開平7−86743号公報
特開2000−150294号公報
しかしながら、上述した拘束層を用いる多層セラミック基板の製造方法では、焼成過程において導体とセラミックとの焼結タイミングや焼成収縮挙動の差により、導体とセラミックとの界面に欠陥が生じやすい。具体的には、内層電極と素体およびビア電極と素体との間に欠陥が生じやすく、この欠陥は、基板の信頼性を大きく低下させる。
拘束層を用いない製造方法であれば、焼成過程において三次元方向に収縮が起こるために、このような欠陥は生じにくく、生じたとしても微細なものであって、焼成途中に十分修復が可能であった。しかし、拘束層を用いると、平面方向に収縮がほとんど起こらないため、発生した欠陥は修復される可能性がきわめて少なく、いったん発生した欠陥は、最終段階まで残存してしまう。
本発明は、かかる問題に鑑みてなされたものであって、十分な平坦性と、高い寸法精度を有し、焼成後の電極近傍に欠陥が生じない多層セラミック基板およびその製造方法を提供することを目的とする。
本発明の多層セラミック基板は、ガラスセラミックと、前記ガラスセラミックの内部、または前記ガラスセラミックの内部および少なくとも一つの主面表面上に形成された配線パターンと、所定の前記配線パターンどうしを接続するビア導体とを備えた多層セラミック基板において、前記ビア導体は、Ag、Au、PtおよびPdの内の少なくとも一種類を主成分とする導電性材料と、さらにMo化合物またはMo金属を前記導電性材料100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有している。それにより、十分な平坦性と、高い寸法精度を有し、電極近傍に欠陥が生じることがない。
本発明の他の多層セラミック基板は、ガラスセラミックよりなるグリーンシートと、Ag、Au、PtおよびPdのうちの少なくとも1種類よりなる導電性粉末と、Moの化合物またはMo金属とを、前記導電性粉末100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有している導体組成物を用い、前記導体組成物が充填されているビア孔を有する前記グリーンシートを少なくとも1枚含む、複数枚の前記グリーンシートを積層して、積層体を作製し、前記積層体の焼成温度よりも高い温度で焼結するセラミックよりなる拘束用グリーンシートを、前記積層体の両面に積層してから焼成し、前記拘束用グリーンシートを除去することで製造される。それにより、半導体やチップ部品を実装するために十分な平坦性および高い寸法精度を有し、電極近傍に欠陥等がない。そのため、電気特性が劣化することがなく、信頼性が高い。
また、好ましくは、前記導体組成物は、さらにガラスフリットを10重量部以下含有している。それにより、導体組成物を焼成した場合の接着強度を増加させることができ、さらに、最終的な収縮量を調整することもできる。
また、前記導体組成物は、さらに前記ガラスセラミックに使用されている無機組成物をフリットとして10重量部以下含有していることとしてもよい。
また、前記導体組成物は、前記Moの化合物またはMo金属を、Mo金属に換算して0.05重量部以上3重量部未満の範囲で含有していることとしてもよい。
また、好ましくは、前記ガラスフリットは、軟化点650℃以上の特性を有するガラスとする。それにより、グリーンシートと導体組成物の焼結タイミングのずれがなくなり、電極周辺に欠陥が生じない。
また、本発明の多層セラミック基板の製造方法は、ガラスセラミックよりなるグリーンシートと、Ag、Au、PtおよびPdのうちの少なくとも1種類よりなる導電性粉末と、Moの化合物またはMo金属とを、前記導電性粉末100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有している導体組成物を用い、前記導体組成物が充填されているビア孔を有する前記グリーンシートを少なくとも1枚含む、複数枚の前記グリーンシートを積層して、積層体を作製する工程と、前記積層体の焼成温度よりも高い温度で焼結するセラミックよりなる拘束用グリーンシートを、前記積層体の両面に積層し、焼成する工程とを備えている。それにより、半導体やチップ部品を実装するために十分な平坦性および高い寸法精度を有し、電極近傍に欠陥等がなく、電気特性を劣化させることのない、信頼性が高い多層セラミック基板を製造することができる。
本発明の多層セラミック基板によれば、ガラスセラミックからなるグリーンシートと、Ag、Au、PtおよびPdのうちの少なくとも1種類よりなる導電性粉末と、必須成分としてMoの化合物またはMo金属とを、導電性粉末100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有する導体組成物とを用いて製造されている。それにより、半導体やチップ部品を実装するために十分な平坦性を有し、寸法精度も良好で、なおかつ電気特性を劣化させることなく、電極近傍に欠陥等がなく、信頼性が高い。
本発明の実施の形態にかかる多層セラミック基板およびその製造方法について図を用いて説明する。図1は、本実施の形態にかかる多層セラミック基板の焼成前の構造を示す断面図である。
まず、本実施の形態の多層セラミック基板の製造方法について順に説明する。グリーンシート1は、例えば、Al2O3とガラスを原料としたガラスセラミックグリーンシートを用いる。原料とするガラス粉末は、例えば、SiO2、B2O3、Al2O3、CaCO3、SrCO3、BaCO3、La2O3、ZrO2、TiO2、MgO、PbO、ZnO、Li2CO3、Na2CO3およびK2CO3の中から数種類を適宜選択した組成系のものを使用する。なお、これらは、グリーンシート1の組成物のほんの一例であって、これら以外の組成物であっても内層電極2やビア電極3となる導体組成物と同時焼成可能な組成物であればよい。
Al2O3とガラス粉末に、ポリビニルブチラール系バインダ、可塑剤、有機溶剤を加え、分散させることによりスラリー化する。このスラリーをドクターブレード法等のグリーンシート成形法により、シート成形する。例えば、PETフィルム等のベースフィルム上に厚み20〜100μmのグリーンシート1を形成する。
形成されたグリーンシート1を、所定のサイズに切断する。さらに、パンチングやレーザ加工等の方法によってグリーンシート1にビア孔を形成し、必要に応じて積層用のパイロット穴も同時に形成する。次に、所定の枚数のグリーンシート1の表面にスクリーン印刷により導体組成物を印刷し、配線パターンを形成する。配線パターンの内、多層セラミック基板が完成した場合に、その表面に形成されるものが表層電極4であり、多層セラミック基板の内部に形成されるものが、内層電極2である。また、ビア孔に導体組成物を充填して、ビア電極3とする。
ここで、ビア孔に充填され、また、配線パターンとしてグリーンシート表面に印刷される導体組成物について説明する。この導体組成物は、導電性粉末とMoの化合物、また、必要に応じてガラスフリットと有機ビヒクルから構成される導体ペーストであることが望ましい。これは、内層電極2の印刷性、ビア電極3のビア孔への充填性等を考慮した場合には、いわゆるペースト状態にする必要があるためである。
導電性粉末には、Ag、Pd、Pt、Auより1種類以上を選んで使用する。すなわち、これらの金属を単独で用いてもよく、数種類を混合して用いてもよく、あるいは数種類の金属の合金粉末として用いてもよい。また、導電性粉末の平均粒径は、0.5μm以上10μm以下とする。経済的要因より、導電性粉末は、Ag粉末またはAg粉末にPdやPt粉末を加えたもの、あるいはAgとPdまたはPtとが合金化された粉末を用いることが好ましい。
Moの化合物とは、例えば、MoO3、ナフテン酸Moや2エチルヘキサン酸Mo、オクチル酸MoなどのMo有機化合物、あるいは珪化物としてMoSi2等である。また、Mo金属であってもよい。
Moの化合物の添加量は、導電性粉末100重量部に対して、Mo金属に換算して0.05重量部以上10重量部以下が望ましい。Mo金属に換算した量が0.05重量部よりも少ない場合には、Moの化合物の添加効果が少なく、一方10重量部より多い時はMoの化合物の効果は優れているものの、導体組成物を焼成した後の導体抵抗が著しく大きくなり使用できなくなるためである。
なお、導体抵抗値を考慮すると、Mo金属に換算したMoの化合物の添加量が、3重量部よりも少ない場合が特に好ましいと考えられる。つまり、Mo金属に換算したMoの化合物の添加量は、0.05重量部以上3重量部未満であれば特に好ましい。
ガラスフリットとしては、ホウケイ酸鉛系,ホウケイ酸系,ケイ酸亜鉛系,あるいはアルミノホウケイ酸系ガラスフリットなどが考えられるが、これらに限定されるものではない。また、ガラスフリットの平均粒径は10μm以下で軟化点が650℃以上の特性を有するものが好ましい。粒径の大きなガラスフリットを用いると、ペースト中でのガラスフリットの分散性が著しく悪化し、ペーストの均一性が得られないためである。また、軟化点の低いガラスを用いると導電性粉末の焼結を促進させる効果があるため、電極と素体との焼結速度に差が生じやすくなり、欠陥発生の原因になりやすい。
ガラスフリットは、導電性粉末100重量部に対し0以上10重量部以下となるように添加する。また、好ましくは0以上5重量部以下となるように添加する。ガラスフリットの添加により、接着強度を増加させることができ、さらに、最終的な収縮量を調整することもできる。
有機ビヒクルの材料は、一般的によく使用されているセルロース系樹脂をα−テルピネオール等の溶剤に溶かしたもの等である。
以上説明した、所望の配合の導電性粉末、Mo化合物、ガラスフリットおよび有機ビヒクルを混錬し、三本ロールで均一に分散させて、導体組成物を作製する。
作製された導体組成物がビア孔に充填され、スクリーン印刷を施されたグリーンシート1を、ベースフィルム面を上にして積層機のピンとベースフィルム上のパイロット穴によって位置あわせを行い積層して、熱圧着後ベースフィルムを剥離する。
この作業を順次、所望とする印刷層分繰り返し、積層体を形成する。さらにこの積層体の上下面にグリーンシートの焼成温度では焼結しないアルミナ等の材料からなるグリーンシートを拘束層5として積層する。なお、ジルコニア、マグネシア等の材料からなる拘束層5を積層してもよい。この積層体を例えば、40℃、49MPaの条件で熱プレスにより加圧することで、図1に示す、上下に拘束層5を備えたグリーンシート積層体11が作製される。なお、拘束層5の焼成温度は、例えば、1000〜1800℃とする。例えば、アルミナからなる拘束層5の焼成温度は1600℃である。
グリーンシート積層体11を例えば、350〜600℃で脱脂後、850〜950℃で焼成を行うことにより、内部および表層に三次元配線回路を有する多層セラミック基板が得られる。なお、拘束層5は焼成されていないので、研磨、超音波洗浄、ブラスト等の方法で簡単に除去することが可能である。
図2に完成した多層セラミック基板の断面図を示す。ガラスセラミックである素体6の内部に、内層電極2が、表面には表層電極4が設けられ、内層電極2どうし、もしくは、表層電極4と内層電極2とがビア電極3で接続されている。
この多層セラミック基板の表面の拡大図を図3に示す。表層電極4および素体6の表面に酸化物粒子8が設けられている。これは、拘束層5を除去する際に、完全に除去せず、拘束層5の一部が粒子として残留されるようにしているためである。酸化物粒子8は、拘束層5の残留物であるため、アルミナ、ジルコニア、マグネシアのうち少なくとも1種類を主成分とする。酸化物粒子8が表層電極4の表面に設けられていることで、表層電極4の半田耐熱性が改善され、半田食われ不良が低減する。
なお、半田食われとは、チップ実装時において、表層電極4が溶融半田に拡散して表層電極4が消失していく現象である。酸化物粒子8が表層電極4上に設置されていることで、半田食われを防ぐことができる。
また、拘束層5を除去する際に、多層セラミック基板の表面に表面粗さを生じさせることによって、半田流れ不良を低減させることも可能である。
なお、半田流れとは、半田が表層電極4以外の箇所にまで流れて広がる現象であり、電極がショートする原因になる。表層電極4が形成されていない、素体6の表面の表面粗さが増すと、半田流れを防ぐことができる。
作製された多層セラミック基板には、必要に応じてIC、SAWフィルタ、チップ部品等を実装した後、ダイシング等の方法により所定のサイズに切断し、所望のセラミック積層電子部品を得る。
また、本実施の形態では、多層セラミック基板表層の表層電極4については素体6と同時焼成で作製しているが、多層セラミック基板焼成後に後焼きつけを行う方法で多層セラミック基板を作製することも可能である。
以上のように、本実施の形態の多層セラミック基板によれば、高度な寸法精度と基板平坦性を有する上、電極近傍に欠陥がなく、電極の導体抵抗値が低い。
(実施例1)
上述した本実施の形態の多層セラミック基板を実際に製造して、実測結果によって評価する。表1は、導電性粉末またはMo化合物の異なる導体組成物を用いて、多層セラミック基板を製造し、その電極および素体の評価を行った結果をまとめたものである。なお、実施例1の導体組成物には、ガラスフリットは添加していない。
上述した本実施の形態の多層セラミック基板を実際に製造して、実測結果によって評価する。表1は、導電性粉末またはMo化合物の異なる導体組成物を用いて、多層セラミック基板を製造し、その電極および素体の評価を行った結果をまとめたものである。なお、実施例1の導体組成物には、ガラスフリットは添加していない。
評価項目としては、電極の導体抵抗と、ビア電極と素体との界面もしくはその周辺部の欠陥およびクラック発生の有無とした。なお、ビア電極周辺の欠陥については、焼成後の基板断面を研磨し顕微鏡にて欠陥発生の有無を観察した。
表1には、比較例として、Mo化合物を含まず、Ag粉末のみからなる導体組成物を用いて製造された多層セラミック基板の実測結果を示している。この場合は、ビア電極周辺に欠陥が見つかった。図4は、そのときの電極周辺に生じた欠陥の一例を示す断面図である。図4に示すように、ビア電極3と素体6との界面に欠陥部7が生じている。
表1に記載したNo.1〜No.7の導体組成物は、Ag粉末100重量部に対して、Mo化合物であるMoO3が、Mo金属に換算して、0.05重量部以上10重量部以下の範囲で添加されている。これらの導体組成物を用いて製造された多層セラミック基板のビア電極3周辺には、欠陥が生じることはなかった。
さらにMoO3の添加量を増やし、MoO3のMo金属換算量を15としたNo.8の導体組成物を用いて製造された多層セラミック基板は、欠陥は生じていないが、ビア電極3と素体6の界面において反応層が生じており、また導体抵抗値が大きくなりすぎているため、適当ではない。また、導体抵抗は低いほど望ましいため、MoO3のMo金属換算量が0.05重量部以上3重量部未満であるNo.1〜No.4の場合が特に好ましいことが分かる。
また、導電性粉末の粒径が小さすぎると、電極がグリーンシートよりも早く収縮するため、電極が未焼結のグリーンシートに対して応力を及ぼし素体にクラックが生じる。反対に粒径が大きすぎると、焼結がグリーンシートよりも極端に遅れてしまい、ビア電極近傍などで特に欠陥が生じやすくなる。また、焼結が非常に進みにくいことから導体抵抗値も高くなってしまう。そのため、No.9〜No.11のように、平均粒径が0.5〜10μmのAgを用いて多層セラミック基板を製造することが好ましい。Ag粒径が0.5μmよりも小さい場合や10μmよりも大きい場合は、構造欠陥が生じる結果となった。
なお、導電性粉末については単体でなく、2種類以上の混合粉末または合金粉末であってもよい。No.12、No.13のようにAgと、PdまたはPtの混合粉よりなる導体組成物で多層セラミック基板を製造した場合でも欠陥は生じなかった。また、No.14〜No.16のように、添加するMo化合物は、酸化物だけではなく、金属Mo、珪化物、有機化合物においても良好な結果が得られた。
(実施例2)
次に、ガラスフリットの軟化点と添加量の異なる導体組成物を用いて、多層セラミック基板を製造し、実施例1と同様に電極および素体の評価を行った。表2はその結果をまとめたものである。
次に、ガラスフリットの軟化点と添加量の異なる導体組成物を用いて、多層セラミック基板を製造し、実施例1と同様に電極および素体の評価を行った。表2はその結果をまとめたものである。
表2に記載したNo.17、No.18の導体組成物は、軟化点が650℃よりも低いガラスフリットが添加されている。この導体組成物を用いて製造された多層セラミック基板のビア電極近傍には欠陥が生じた。これは、ガラスフリットの軟化点が低いため、導電性粉末の焼結が早い段階から進み、これによりグリーンシートとの焼結タイミングが異なってしまったためであると考えられる。
No.19〜No.21の導体組成物は、軟化点が650℃以上のガラスフリットを添加されているため、ビア電極近傍に欠陥が生じることはなかった。
また、No.22〜No.24の導体組成物のように、ガラスフリットの添加量を増やした場合であっても製造される多層セラミック基板のビア電極周辺には欠陥は生じていないが、添加量を増やすことで、導体抵抗値が上がっていく。そのため、導電性粉末100重量部に対して、10重量部よりも大きいガラスフリットが添加されたNo.24は、抵抗値が大きくなりすぎるため、適当ではない。
なお、実際の実施例は示していないがガラスフリットの代りに、ガラスセラミックグリーンシートに用いられたガラスとセラミックの混合物を添加物として使用した場合においても全く同様の傾向が得られる。
1 グリーンシート
2 内層電極
3 ビア電極
4 表層電極
5 拘束層
6 素体
7 欠陥部
8 酸化物粒子
11 グリーンシート積層体
2 内層電極
3 ビア電極
4 表層電極
5 拘束層
6 素体
7 欠陥部
8 酸化物粒子
11 グリーンシート積層体
Claims (7)
- ガラスセラミックと、前記ガラスセラミックの内部、または前記ガラスセラミックの内部および少なくとも一つの主面表面上に形成された配線パターンと、所定の前記配線パターンどうしを接続するビア導体とを備えた多層セラミック基板において、
前記ビア導体は、Ag、Au、PtおよびPdの内の少なくとも一種類を主成分とする導電性材料と、さらにMo化合物またはMo金属を前記導電性材料100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有していることを特徴とする多層セラミック基板。 - ガラスセラミックよりなるグリーンシートと、
Ag、Au、PtおよびPdのうちの少なくとも1種類よりなる導電性粉末と、Moの化合物またはMo金属とを、前記導電性粉末100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有している導体組成物を用い、
前記導体組成物が充填されているビア孔を有する前記グリーンシートを少なくとも1枚含む、複数枚の前記グリーンシートを積層して、積層体を作製し、
前記積層体の焼成温度よりも高い温度で焼結するセラミックよりなる拘束用グリーンシートを、前記積層体の両面に積層してから焼成し、前記拘束用グリーンシートを除去することで製造されたことを特徴とする多層セラミック基板。 - 前記導体組成物は、さらにガラスフリットを10重量部以下含有している請求項2に記載の多層セラミック基板。
- 前記導体組成物は、さらに前記ガラスセラミックに使用されている無機組成物をフリットとして10重量部以下含有している請求項2に記載の多層セラミック基板。
- 前記導体組成物は、前記Moの化合物またはMo金属を、Mo金属に換算して0.05重量部以上3重量部未満の範囲で含有している請求項2に記載の多層セラミック基板。
- 前記ガラスフリットは、軟化点650℃以上の特性を有するガラスである請求項3に記載の多層セラミック基板。
- ガラスセラミックよりなるグリーンシートと、
Ag、Au、PtおよびPdのうちの少なくとも1種類よりなる導電性粉末と、Moの化合物またはMo金属とを、前記導電性粉末100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有している導体組成物を用い、
前記導体組成物が充填されているビア孔を有する前記グリーンシートを少なくとも1枚含む、複数枚の前記グリーンシートを積層して、積層体を作製する工程と、
前記積層体の焼成温度よりも高い温度で焼結するセラミックよりなる拘束用グリーンシートを、前記積層体の両面に積層し、焼成する工程とを備えたことを特徴とする多層セラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004295253A JP2005026722A (ja) | 2001-10-29 | 2004-10-07 | 多層セラミック基板およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001331329 | 2001-10-29 | ||
JP2004295253A JP2005026722A (ja) | 2001-10-29 | 2004-10-07 | 多層セラミック基板およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002306165A Division JP3630372B2 (ja) | 2001-10-29 | 2002-10-21 | 多層セラミック基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005026722A true JP2005026722A (ja) | 2005-01-27 |
Family
ID=34196446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004295253A Pending JP2005026722A (ja) | 2001-10-29 | 2004-10-07 | 多層セラミック基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005026722A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101092989B1 (ko) | 2006-11-30 | 2011-12-12 | 주식회사 코미코 | 금속막 구조물 및 이의 형성 방법 |
US9538645B2 (en) | 2013-05-31 | 2017-01-03 | Epcos Ag | Multilayer wiring substrate |
-
2004
- 2004-10-07 JP JP2004295253A patent/JP2005026722A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101092989B1 (ko) | 2006-11-30 | 2011-12-12 | 주식회사 코미코 | 금속막 구조물 및 이의 형성 방법 |
US9538645B2 (en) | 2013-05-31 | 2017-01-03 | Epcos Ag | Multilayer wiring substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4507012B2 (ja) | 多層セラミック基板 | |
JP6214930B2 (ja) | 多層配線基板 | |
US6762369B2 (en) | Multilayer ceramic substrate and method for manufacturing the same | |
JP3630372B2 (ja) | 多層セラミック基板およびその製造方法 | |
JPWO2019059017A1 (ja) | セラミック基板の製造方法、セラミック基板、及び、モジュール | |
JP5461913B2 (ja) | 多層セラミック基板の製造方法 | |
JP2008204980A (ja) | 多層セラミック基板とその製造方法 | |
JP2005026722A (ja) | 多層セラミック基板およびその製造方法 | |
JP2005203810A (ja) | セラミック多層基板の製造方法及び半導体装置 | |
JP4844317B2 (ja) | セラミック電子部品およびその製造方法 | |
JP2007221115A (ja) | 導体ペースト及び多層セラミック基板の製造方法 | |
JP5110420B2 (ja) | Ag粉末、導体ペースト及び多層セラミック基板とその製造方法 | |
JP2004273426A (ja) | 導電ペーストおよびそれを用いたセラミック多層基板 | |
JP2005039164A (ja) | ガラスセラミック配線基板の製造方法 | |
JP5122935B2 (ja) | 電子部品検査治具用多層セラミック基板の製造方法 | |
JP2007095862A (ja) | 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法 | |
JP4293444B2 (ja) | 導電性ペースト | |
JP5536942B2 (ja) | 多層セラミック基板の製造方法 | |
JP5110419B2 (ja) | Ag粉末、導体ペースト及び多層セラミック基板とその製造方法 | |
JP4470158B2 (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
JP2003133745A (ja) | 多層セラミック基板用導体組成物 | |
JP4645962B2 (ja) | 多層セラミック基板 | |
JP2003002751A (ja) | セラミック部品の製造方法 | |
JP2002290040A (ja) | セラミック基板の製造方法 | |
JP5209563B2 (ja) | 多層セラミック基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050608 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070906 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20080306 Free format text: JAPANESE INTERMEDIATE CODE: A02 |