JPH0497594A - 混成集積回路基板 - Google Patents

混成集積回路基板

Info

Publication number
JPH0497594A
JPH0497594A JP2214247A JP21424790A JPH0497594A JP H0497594 A JPH0497594 A JP H0497594A JP 2214247 A JP2214247 A JP 2214247A JP 21424790 A JP21424790 A JP 21424790A JP H0497594 A JPH0497594 A JP H0497594A
Authority
JP
Japan
Prior art keywords
powder
film
average particle
particle size
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2214247A
Other languages
English (en)
Inventor
Hiromi Tozaki
戸崎 博巳
Shinji Suzuki
信次 鈴木
Tsuneo Endo
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2214247A priority Critical patent/JPH0497594A/ja
Publication of JPH0497594A publication Critical patent/JPH0497594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子回路基板において、ガラス質の絶縁膜を介
して多層配線を形成し、また、その絶縁膜上に抵抗体を
配設するセラミック厚膜多層混成集積回路基板に関する
[従来の技術] 家電品、事務機器1通信・情報1Ill、交通・産業機
械などの製品では、多機能化、入力・出力情報の増加、
利便性の向上などのニーズに対応し。
多くの半導体IC・その他の各種電子部品を回路基板上
に搭載することが必要となっている。これらの部品点数
の増加や基板への接続端子数の増加は、基板表面の二次
元的な使用だけでは基板面積の増大をもたらすのみなら
ず、素子間の布線そのものが不可能となってくる。そこ
で、製品の小形化にともなう基板のホ型化及び布線形成
の容易性から、配線を三次元的に形成する多層回路基板
が様々な材料構成、プロセスにより実現されつつある。
このような多層回路基板の一つとして、セラミック厚膜
多層基板がある。この種の基板では、主にA 、/P 
d系導体を厚膜配線とし、ガラス質材料を眉間の厚膜絶
縁体としてアルミナなどの焼結したセラミックス基板上
に、導体、絶縁体のそれぞれ材料のペースト化物をバタ
ーニングしたマスクを用いる印刷とその乾燥・焼成の繰
返しにより多層化することが行われている。そして、最
外層では、配線以外に各種表面実装部品の接続用のはん
だ!l!続端子、半導体TCチップのワイヤボンディン
グ用端子が形成され、導体間に厚膜抵抗体が形成される
。その後、接続用端子を除き、配線、抵抗体を覆ってガ
ラス保護膜が形成され、抵抗体の抵抗値をレーザトリミ
ングなどでIllIgKシたのち、基板表面に所定の部
品が接続される。また、より一層の多層化に対応するた
め、第1Wlに示すように、セラミックス基板の両面が
利用され、基板表裏の両面にm=、三層の配線層が形成
されるようになってきている。
なお、この多層基板に関連する公知例は、1984年イ
ー’z−:、’−(FCC)(7)第314ページから
323ページに掲載のア ロー コスト シック フィ
ルム マルチレイヤ ハイブリッドシステA (A  
LOW  C05T  THICKFILM  MUL
TILAYERHYBRIDSYSTEM)と題する文
献がある。
[発明が解決しようとする課題] 上記方法で作成する、例えば、基板表裏の両面に各三層
の配線層をもつセラミック厚膜多層基板では、第1表に
示すように従来のプロセスには次のようないろんな問題
があった。
すなわち、 (1)それぞれの配線層間のガラス質絶縁膜は、配線層
間の絶縁破壊電圧(2kV以上)や絶縁抵抗値(101
mΩ以上)を確保するため、絶縁膜ペーストの印刷・乾
燥・焼成の一連の工程が二回繰返されて行われており2
両面三層の多層回路では、第1表に示すように焼成回数
が十六回にも及び、工数が長く繁雑であること、 (2)また、上下配線の導通のため、このガラス質絶縁
膜のヴイアホールの形成において、焼成した第一回目に
印刷されたガラス質絶縁膜上にさらに第二回目の絶縁膜
ペーストを印刷する上記従来方法では、第二回目の絶縁
膜ペーストの印刷だけが大きくなる。このため、微細な
ヴイアホールでは孔詰まりを生じ易く、ヴイアホール内
に形成する導体が下層導体と断線状態に成り易<、 0
.31角以下の微細なヴイアホールの形成が困難であり
、微細配線の形成が難かしいこと。
(3)さらに、焼成したガラス質絶縁膜上への配線導体
の形成では、導体ペーストの印刷パターンの“にじみ”
や“だれ”が大きく、層を重ねるごとに下層パターンの
影響による被印刷面の凹凸が大きくなるため、狭い配線
間では線間短絡の発生が多くなり、0.3■ピツチ以下
の微細配線の形成が困難なこと。
(4)また、多層基板の作成では焼成(熱処理)回数が
多いため、焼成の繰り返しをうけるセラミック基板上、
及び、ガラス質絶縁膜上に形成した端子のはんだ接続強
度やワイヤ接続強度が著しく低下し、部品接続の信頼性
が確保できなくなること、 (5)そして、ガラス質絶縁膜上に形成する抵抗体では
抵抗膜にクラックの発生がみられること。
及び、抵抗膜材料と絶縁膜材料との反応によりその抵抗
値の製造時の安定性に乏しいこと。
などの問題があった。
本発明の目的は、実用に供しうる厚膜多層回路基板作製
のために好適な絶縁体材料、導体材料及び抵抗体材料の
組合わせを示し、小型で部品接続の信頼性の高い多層の
混成集積回路基板を提供することにある。
[課題を解決するための手段] 上記目的は、厚膜絶縁材料、厚膜導体材料及び厚膜抵抗
体材料として、特定の組成と粒径の好適な組合せを用い
ることにより達成される。すなわち。
1、本発明における厚膜多層回路基板において。
(1)多層配線眉間の絶縁膜材料が、SiO,−A Q
sO,−B a O−Z n O系ガラス成分:90〜
70 w t%とAa z O3粉とZ r S i 
O。
粉との混合物=10〜30wt%であり。
(a)そのガラス成分が金属酸化物換算でSiO,:3
6〜46wt%、BaO:27〜37wt%、All2
O3= 5〜15wt%、ZnO:10〜20wt%、
Cab: 1wt%+S n O,: 0.5v t%
、Li、O:0.4wt%,Na2O:O,1wt%か
ら成り、その平均粒径が0.5〜2.0μmのガラス粉
であり。
(b)そのAM2O3粉とZ r S i O,粉の混
合添加物が、平均粒径が0.5〜1.0μmのA 11
 z Os粉=50〜90 v t%と平均粒径が0.
5〜1.0μmのZ r S i O4粉=50〜10
wt%との混合物であり、 (C)これらの粉末の混合物に有機ビヒクルを加えた厚
膜ペーストがスクリーン印刷でパタニング・焼成された
厚膜絶縁膜であり。
(2)セラミック基板上及び(1)の絶#膜上に形成さ
れるはんだ及びワイヤ等の接続用導体端子が、AgとP
dとから成る金属成分=95〜85wt%、Bi、○、
−SiO2−CaO−A Q 20 )  B fi 
O3系のガラス成分:10〜15 W t%に対し、C
uOが1wt部。
Nip、Cr2O3、Rub、が夫々0.2wt部から
成り。
(、)その金属成分が、平均粒径0.3〜0゜7μmの
At粉=80〜95wt%と平均粒径0.2〜0.5μ
mのPd粉:20〜5wt%の混合物であり、 (b)そのガラス成分が、金属酸化物換算で73i!o
、:65〜76wt%、SiO,;10〜20wt%t
 A A @ 03 : 2〜5 y t%、Btus
 : 2〜4 w t%pcao:3〜9wt%、Mg
O:1wt%からなり、その平均粒径が0.5〜2.0
μmのガラス粉であり。
(c)そのCub、Ni0t Cr、Oa、RuO。
の各粉末の平均粒径が0.2〜0.5μmであり。
(d)これらの粉末の混合物に有機ビヒクルを加えた厚
膜ペーストがスクリーン印刷でパタニング・焼成されて
なる厚膜導体であり。
(3)(1)の絶縁膜上に形成される抵抗体膜が、Ru
b、、CuOとP b O−3i O,−Z r O。
−A It、0.−B i□O,系のガラス成分から成
り、 (a)そのRu O,の平均粒径が0.3−0.7μm
粉末であり、 (b)そのCuOの平均粒径が0.3〜0.7μm粉末
であり、 (c)そのガラス成分が、金属酸化物換算でPbO:4
9〜59wt%,SiO2:24〜36 v t%、 
A Ago@ : 2〜6 v t%、Bi2O3: 
2〜7wt%,ZrO2:4〜10wt%からなり、そ
の平均粒径が0.5〜2.0μmのガラス粉であり。
(d)これらの粉末の混合物に有機ビヒクルを加えた厚
膜ペーストがスクリーン印刷でパタニング・焼成された
厚膜抵抗体であり。
そして、 2.厚膜絶縁膜と厚膜導体とが、800〜900℃の温
度で同時に焼成され、 3、厚膜抵抗体が800〜900℃の温度で同時に焼成
される。
C作用] 本発明の絶縁材料、導体材料、抵抗体材料として特定組
成及び粒径の各材料を組合わせ、第2表に示すプロセス
フローで多層基板を作成すると次の働きを生じる。
すなわち、 (1)多層配線層間の絶縁膜の形成において、絶縁ペー
ストの印刷・乾燥とそのヴイアホール内への導体の印刷
・乾燥後の焼成工程を省略し、絶縁ペーストの印刷・乾
燥のみを二回繰返し、さらに上層の導体を印刷・乾燥し
た後、その積層乾燥膜を一括して同時に焼成することで
、焼成回数を削減しても配線層間の絶縁性能を確保でき
る。また。
第二回目の絶縁ペーストの印刷を第一回目の絶縁材料の
乾燥膜の上に行うため、第二回目のll811kペース
トの溶剤が乾燥膜に浸込む効果により、印刷パターンの
“にじみ”が著しく低減でき、微細なヴイアホールの形
成が容易と成る。
(2)また、絶縁膜上に形成される導体は絶縁材料の乾
燥膜上に導体ペーストが印刷されるため。
導体ペーストの溶剤が乾燥膜に浸込む効果により、印刷
パターンの“にじみ”や“だれ”がNi&材料の焼成膜
に形成する場合に比べて著しく低減される。このため、
微細な配線形成における線間短絡等の発生が低減できる
(3)さらに、特に多数回の再焼成を受ける裏面のセラ
ミック基板上、及び、絶縁膜上の厚膜導体端子にも、は
んだ加工性が優れ、はんだ接続の高い強度をもち、 (4)そして、絶縁膜上に形成される抵抗体には、クラ
ッタなどの膜質的欠陥がなく、抵抗値の再現性に優れた
セラミック厚膜多層混成集積回路基板が作製できる。
[実施例] 次に1本発明の実施例を図面に基づいて説明する。
この実施例により得られるセラミック厚膜多層回路基板
の一例を第1図に示す、アルミナ基板lの両面に配線2
及び接続端子3の特定組成の厚膜導体が形成され、特定
組成のガラス質艶縁膜4を介して特定組成の配線5が多
層化され、最外層では配I16及び接続端子7の特定組
成の厚膜導体のほかに、厚膜抵抗体8およびガラス保護
膜9が基板表面に形成されている。そして、基板の接続
端子には、各種電子部品、入出力端子等(図示せず)が
はんだ接続され、パッケージICやペアチップIC(図
示せず)がはんだ接続、あるいは、ワイヤ接続される。
なお、この多層基板の表面回路と裏面回路は基板に形成
されたスルーホール1oを介し、また、配線層間はヴイ
ア11を介して導通がとられる。
基板の作製に用いる各種膜材料のペーストのうち、厚膜
導体ペースト、絶縁ペースト及び抵抗体ペーストについ
て述べる。
厚膜導体ペーストの導体の粉、膜材料は次の金属粉、ガ
ラス粉末および添加粉末からなる。すなわち、 (a)金属粉:平均粒径0.3〜0.7μmのAg粉と
平均粒径0.2〜0.5ttmのPd粉を1、第3表に
示す配合比率で混合した。
(以下余白) 比較例では、Ag粉とPd粉の配合比率が本発明の範囲
外の混合の例を示す。
(b)ガラス粉末:導体のバインダとして使用したガラ
スの組成例を第4表に示す。
第4表導体材料のガラス成分 0.5〜2.0prnにsggした。
(C)導体材料に添加するC u O,N i O。
Cr、○、、Rub、粉末:平均粒径が0.2〜0.5
μmの粉末を用いた。
第5表に導体材料の金属成分とガラス成分の実施例を示
す。
(以下余白) A系統ガラ、Xハ、 B i、0.−Z n O−P 
b Oを主成分とするガラスである。比較例のB系統ガ
ラスは、B x m Ow−5x O2−P b Ok
主成分とするものである。
これらのガラスは粉砕により、平均粒径を第3表の金属
成分95〜85wt%、第4表のA系統のガラス粉5〜
15wt%の混合物である。
比較例は、(イ)Ag粉とPd粉の配合比率。
(ロ)金属粉とA系統ガラスの配合比率、(ハ)ガラス
にB系統のガラスを用いるなど本発明の範囲外の組み合
わせである。
第5表に示す金属成分とガラス成分の粉末混合物に、C
uOを1wt部、Nip、Cr2O3。
Rub、を夫々0.2wt部加え、従来から知られる方
法により、高分子ポリマ(エチルセルロース等)を溶解
した高級アルコール系の溶剤(ビヒクル)に混練して分
散し、厚膜導体ペーストを作成した。
絶縁材料はガラス成分の粉末とAQ、0.粉、Zr5i
O,粉との混合物の添加物から成る。
(a)ガラス成分:具体的に実施したガラス成分は酸化
物表示で、Sin、、BaO,Affi2O3。
Zn○、Cab,SnO2、Li2O3Na、0から成
り、その組成例を第6表に示す。
(以下余白) 第6表 絶縁膜材料のガラス成分 All2O3粉末はZ r S i O,粉との合計重
量に対して第7表に示すように50〜90wt%の範囲
のものを用いた。
比較例のガラスは、SiO□、AQ、○、。
B、0.、CaO,pb○、Li、○から成る。
これらのガラスは粉砕により、平均粒径を0.5〜2.
0μmに調製した。
(b)添加物粉末:平均粒径0.5〜1.0μmノAf
l2O3粉と平均粒径0.5〜1.0μmのZrSiO
4粉の混合物であり、かつ、絶縁材料の実施例および比
較例を第8表に示す。
(以下余白) 比較例は、(イ)第6表の比較例に示したガラス材料、
(ロ)ガラス成分と添加物の配合比率が本発明の範囲以
外の組み合わせである。
絶縁材料の粉末混合物は、従来から知られる方法により
、高分子ポリマ(エチルセルロース等)を溶解した高級
アルコール系の溶剤(ビヒクル)に混練して分散され、
厚膜絶縁ペーストとした。
絶縁膜上に形成される抵抗体膜は、Ru0zyCuOと
PbO−5in、−ZrO,−AQ。
0、−Bi□o、系のガラス成分から成る。
(a)ガラス成分:具体的に実施したガラス成分は、P
bO,Sin、、A1.O,、Bi2O3。
ZrO,からなり、その組成例を第9表に示す。
(以下余白) 第9表抵抗体材料のガラス成分 比較例のガラス成分は、pb○、Sin、。
A”golf Bioaf CBQから成る。これらの
ガラスは粉砕により、平均粒径が0.5〜2.0μmの
粉末とした。
(b)CuO:平均粒径が0.3〜0.7μm粉末を用
い。
(c)RuO,:平均粒径が0.3〜0.7μm粉末を
用いた。
上記のガラス粉末:95wt%、RuO,:5wt%、
Cub: Q、5wt部の混合物粉未作成し、従来から
知られる方法により、高分子ポリマ(エチルセルロース
)を溶解した高級アルコール系の溶剤(ビヒクル)に混
練して分散され、厚膜抵抗体ペーストとした。
なお、厚膜抵抗体の抵抗値は、従来から知られるように
、10Ω/口〜IMΩ/口となるようにガラス粉末とR
uO,粉末の混合比率を調整できた。
次に本実施例の多層回路基板の製造方法について説明す
る。第2表にその基板の製造プロセススルーを示す。
スルーホールを形成したアルミナセラミック基板の片面
に導体ペーストをスクリーン印刷し、スルーホール内面
に導体を塗布するとともに基板表面に配線、及び、端子
をパタニングし、150℃で乾燥後、850℃で焼成す
る0次いで上層配線への接続部を除き、絶縁層用製版マ
スクのスクリーン印刷によりペーストを印刷し、乾燥後
同じく絶縁ペーストを印刷して二回印刷の乾燥膜を形成
する。この時、下層配線と上層配線の接続のために下層
配線の接続部(ヴイア)を開孔しておく。
続いて開孔部に作成した導体ペーストを印刷充填し、さ
らにこれらの乾燥膜上に導体ペーストを印刷して配線導
体をパタニングする。そして、絶縁材料の乾燥後、開孔
部及び配線の導体膜を850℃焼成し、第二層までの配
線を形成する。その後同様にして絶縁膜とヴイア用導体
を印刷し、導体ペーストをスクリーン印刷・乾燥し、乾
燥状層の絶縁膜と導体膜とを850℃焼成し、基板の片
面に三層の配線を形成した。
続いて、基板の他の面に同様にペーストの印刷・乾燥と
焼成を繰返して三層の配線を形成した。さらにRub、
−ガラス系厚膜抵抗ペーストを最外層の所定の配線間に
印刷して850℃で焼成し。
さらに、基板両面の部品接続用端子部を残し、配線・抵
抗体を被覆するように厚膜ガラスペーストを印刷・乾燥
後、530℃で焼成してガラス保護膜を形成する。続い
て厚膜抵抗体の抵抗値をレーザトリミングにより調製し
て多層回路基板を形成する。
第10表に、用いた材料の組合わせ例を示すとともに、
上記工程で作成した回路基板の諸特性を評価した。
(以下余白) 評価項目は、 (1)アルミナ基板上及び絶縁膜上に形成した導体膜の
膜状態、はんだ濡れ性、はんだ接続強度、ボンディング
ワイヤの接続強度、 (2)絶縁膜の膜状態及び電気絶縁性、(3)抵抗体の
膜状態及び抵抗値である。
これらの項目の評価方法と評価基準は1次の通りである
アルミナ基板及びガラス絶縁膜の上に形成した導体膜で
は、発泡、アルミナ基板あるいはガラス絶縁膜からの導
体膜の剥離、導体膜の焼結収縮による導体膜肩囲に発生
するガラス絶縁膜の亀裂などを顕微鏡観察した。
回路基板としてこれらの欠陥の無いことが必要である。
アルミナ基板上、及び、ガラス絶縁膜上に形成した21
角の端子を230℃の5n−Pb共晶はんだ浴に5秒間
浸漬し、引上げてはんだ濡れ面積を評価した。この時、
端子面積の95%以上がはんだで被覆されたものを良好
と判断した。
アルミナ基板上及びガラス絶縁膜上に形成した2■角の
端子に0.6■φのはんだめっきCu線を5n−Pb共
晶はんだで接続した。そして、150℃で百時間放置後
、Cu1llの引張りによる接続部の破断強度ではんだ
接続強度を評価し、2kg以上の強度を良好と判断した
アルミナ基板上、及び、ガラス絶縁膜上に形成した0、
3−角の端子に0.03■φの−A u線を超音波熱圧
着により接続し、Au線の引張りによる接続部の破断強
度ではんだ接続強度を評価し、4kg以上の強度を良好
と判断した。
裏面回路ではアルミナ基板上の最下層の第−層絶縁膜に
ついて、また、表面回路では、最外層の第二層絶縁膜に
ついて、膜状態と電気絶縁性を評価した。
形成した膜の破断面の観察し、内在する気泡の状態とそ
の径で評価した。最大の気泡径が3μm以下で、断面当
りの気泡総面積が10%以下の膜を良好と判断した。
電気絶縁性として、80℃、95%R,H,に1000
時間放置した後の上下配線層間の絶縁破壊電圧と絶縁抵
抗値を評価した。この時、2kV以上の絶縁破壊電圧と
1012Ω以上の絶縁抵抗値を良好と判断した。
絶縁膜上の導体を電極とし、形成した抵抗膜の表面を顕
微鏡観察し、クラックの有無を評価した。
抵抗値は、絶縁膜上に形成した抵抗体の抵抗値とアルミ
ナ基板上に形成した抵抗体の抵抗値を比較し、絶縁膜上
に形成した抵抗体の抵抗値がアルミナ基板上に形成した
抵抗体の抵抗値の±20%にあるものを良好と判断した
絶縁膜上に形成した抵抗体の抵抗値がアルミナ基板上に
形成した抵抗体の抵抗値に比べて大きく変動するものは
、絶縁膜材料と抵抗体材料の反応などが生じているため
、焼成温度、抵抗膜の膜厚などの抵抗体作成のロフトの
再現性確保が困難となるためである。
第10表から明らかなように、本実施例の材料の組成及
び粒径とすることにより形成した多層回路基板では、導
体膜とMJI膜との適合性がよく、発泡や絶縁膜に亀裂
を生じない良好な導体膜となり多回数の焼成を経るアル
ミナ基板上、及び、絶縁膜上の端子導体については、は
んだ濡れ性が良く、高いはんだ接続強度やボンディング
ワイヤの接続強度が得られ、絶縁膜は、二回の印刷膜を
その上に形成する導体と同時に焼成することにより絶縁
膜の一回の印刷ごとの焼成を省略しても、絶縁膜として
従来と同様に良好な絶縁性が確保できるなど良好な特性
を得ることができた。また5本実施例では、絶縁膜に0
.2−角の*、iiなヴイアホールを印刷形成でき、絶
縁膜の上に0.2■ピツチの微媚な導体配線を形成でき
た。また、絶縁膜上に形成した抵抗膜にはクラッタなど
の欠陥が無く、絶縁膜上に形成した抵抗体の抵抗値がア
ルミナ基板上に形成した抵抗体の抵抗値に比べて大きく
変動がなく、抵抗体作成のロフト再現性の確保が可能と
なった。
また、第10表の実施例以外に、導体材料、及び、絶l
ll1材料として第3表がら第9表までの実施例の材料
を用いる組合わせでは、第10表の実施例と同様に良好
な結果を得ることができた。
しかし、比較例に示したように、導体材料、絶縁膜材料
あるいは抵抗体材料として第3表から第9表までの実施
例以外の材料を用いる組合わせでは、いず九かの特性が
劣り、良好な回路基板を得ることができない。
以上の実施例は、本発明を例証するものであるが、当然
のことながら本発明はこの実施例にのみ限定されるもの
ではない。
[発明の効果] 本発明によれば、多層回路基板の焼成回数を大幅に低減
して基板の製造工数を簡略化でき、また、繰り返しの焼
成を受けるはんだ、及び、ボンディングワイヤの接続端
子で従来に比して高い接続強度が得られ、微細な配線、
及び、対抗体の形成ができる。
【図面の簡単な説明】
第1図は本発明の一実施例の混成集積回路基板の断面図
である。 1・・・セラミック基板、2・・・基板上の配線、・・
・基板上の接続端子、4・・・絶縁膜、・・・絶縁膜間
の配線、6・・・絶Jl原上の配線、・・・絶縁膜上の
接続端子、8・・・厚膜抵抗体、・・・保護ガラス膜、
10・・・基板のスルーホール。 1・・・配線層間のヴイアホール。

Claims (3)

    【特許請求の範囲】
  1. 1.セラミック基板に厚膜導体が厚膜絶縁膜を介して多
    層配線され、その最外配線層に抵抗体膜が配設され、は
    んだ接続やワイヤ接続用の導体端子部を残してガラス保
    護膜で回路基板が被覆される混成集積回路基板において
    、 多層配線層間の前記厚膜絶縁膜の材料が、 SiO_2−Al_2O_3−BaO−ZnO系ガラス
    成分:90〜70wt%とAl_2O_3粉とZrSi
    O_4粉との混合物:10〜30wt%であり、前記ガ
    ラス成分が、金属酸化物換算でSiO_2:36〜46
    wt%,BaO:27〜37wt%,Al_2O_3:
    5〜15wt%,ZnO:10〜20wt%,CaO:
    1wt%,SnO_2:0.5wt%,Li_2O:0
    .4wt%,Na_2O:0.1wt%から成り、 その平均粒径が0.5〜2.0μmのガラス粉であり、 前記Al_2O_3粉とZrSiO_4粉の混合物が、
    平均粒径が0.5〜1.0μmのAl_2O_3粉:5
    0〜90wt%と平均粒径が0.5〜1.0μmのZr
    SiO_4粉:50〜10wt%との混物であり、 これらの粉末の混合物に有機ビヒクルを加えた厚膜ペー
    ストがスクリーン印刷でパタニング・焼成された厚膜絶
    縁膜であり、 前記セラミック基板上及び前記厚膜絶縁膜上に形成され
    る前記導体端子が、AgとPdとから成る金属成分:9
    5〜85wt%,Bi_2O_3−SiO_2−CaO
    −Al_2O_3−B_2O_3系のガラス成分:10
    〜15wt%に対し,CuOが1wt部、NiO,Cr
    _2O_3,RuO_3が夫々0.2wt部から成り、 その金属成分が、平均粒径0.3〜0.7 μmのAg粉:80〜95wt%と平均粒径0.2〜0
    .5μmのPd粉:20〜5wt%の混合物であり、 そのガラス成分が、金属酸化物換算でBi_2O_3:
    65〜76wt%,SiO_2:10〜20wt%,A
    l_2O_3:2〜5wt%、B_2O_3:2〜4w
    t%,CaO:3〜9wt%,MgO:1wt%からな
    り、 その平均粒径が0.5〜2.0μmのガラス粉であり.
    そのCuO,NiO,Cr_2O_3,RuO_2の各
    粉末の平均粒径が0.2〜0.5μmであり。 これらの粉末の混合物に有機ビヒクルを加えた厚膜ペー
    ストがスクリーン印刷でパタニング・焼成される厚膜導
    体であり、 前記厚膜絶縁膜上に形成される前記抵抗体膜が,RuO
    _2,CuOとPbO−SiO_2−ZrO_2−Al
    _2O_3−Bi_2O_3系のガラス成分から成り、 そのRuO_2の平均粒径が0.3〜0.7μm粉末で
    あり、 そのCuOの平均粒径が0.3〜0.7μm粉末であり
    、 そのガラス成分が、金属酸化物換算でPbO:49〜5
    9wt%,SiO_2:24〜36wt%,Al_2O
    _3:2〜6wt%、Bi_2O_3:2〜7wt%,
    ZrO_2:4〜10wt%からなり、その平均粒径が
    0.5〜2.0μmのガラス粉であり、 これらの粉末の混合物に有機ビヒクルを加えた厚膜ペー
    ストがスクリーン印刷でパタニング・焼成された厚膜抵
    抗体であることを特徴とする混成集積回路基板。
  2. 2.請求項1に記載の前記厚膜絶縁膜と前記厚膜導体と
    が、800〜900℃の温度で同時に焼成された混成集
    積回路基板。
  3. 3.請求項1に記載の厚膜抵抗体が800〜900℃の
    度で同時に焼成された混成集積回路基板。
JP2214247A 1990-08-15 1990-08-15 混成集積回路基板 Pending JPH0497594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2214247A JPH0497594A (ja) 1990-08-15 1990-08-15 混成集積回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2214247A JPH0497594A (ja) 1990-08-15 1990-08-15 混成集積回路基板

Publications (1)

Publication Number Publication Date
JPH0497594A true JPH0497594A (ja) 1992-03-30

Family

ID=16652610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2214247A Pending JPH0497594A (ja) 1990-08-15 1990-08-15 混成集積回路基板

Country Status (1)

Country Link
JP (1) JPH0497594A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794840A (ja) * 1993-06-14 1995-04-07 Nikko Co スルーホールを充填したセラミック基板およびスルーホール充填用導体ペースト
WO2007083811A1 (ja) * 2006-01-23 2007-07-26 Hitachi Metals, Ltd. 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794840A (ja) * 1993-06-14 1995-04-07 Nikko Co スルーホールを充填したセラミック基板およびスルーホール充填用導体ペースト
WO2007083811A1 (ja) * 2006-01-23 2007-07-26 Hitachi Metals, Ltd. 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
EP1981320A1 (en) * 2006-01-23 2008-10-15 Hitachi Metals Precision, Ltd. Conductive paste, multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate
JPWO2007083811A1 (ja) * 2006-01-23 2009-06-18 日立金属株式会社 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
JP4507012B2 (ja) * 2006-01-23 2010-07-21 日立金属株式会社 多層セラミック基板
EP1981320A4 (en) * 2006-01-23 2011-03-02 Hitachi Metals Ltd CONDUCTIVE PASTE, MULTILAYER CERAMIC SUBSTRATE, AND METHOD FOR MANUFACTURING MULTILAYER CERAMIC SUBSTRATE
US8501299B2 (en) 2006-01-23 2013-08-06 Hitachi Metals, Ltd. Conductive paste, multilayer ceramic substrate and its production method

Similar Documents

Publication Publication Date Title
JP3209089B2 (ja) 導電性ペースト
JP3237258B2 (ja) セラミック多層配線基板
EP1717858A1 (en) Thick film conductor paste compositions for LTCC tape in microwave applications
US7261841B2 (en) Thick film conductor case compositions for LTCC tape
JPH0569319B2 (ja)
JPS62265795A (ja) コンデンサ内蔵セラミツクス基板
US7731812B2 (en) Thick film conductor case compositions for LTCC tape
US20060009036A1 (en) High thermal cycle conductor system
JP3785903B2 (ja) 多層基板及びその製造方法
JPH0497594A (ja) 混成集積回路基板
JP2898121B2 (ja) 導体ぺーストおよび配線基板
JP3127797B2 (ja) コンデンサ内蔵ガラスセラミック基板
JP2989936B2 (ja) ガラスフリット、抵抗体ペーストおよび配線基板
US7740725B2 (en) Thick film conductor paste composition for LTCC tape in microwave applications
JP3369633B2 (ja) 導体ペースト及びそれを用いたセラミック多層配線基板
JPH05221686A (ja) 導体ペースト組成物および配線基板
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JPH0738493B2 (ja) 同時焼成セラミック回路基板
JPH04328207A (ja) 導体組成物および配線基板
JPH057343B2 (ja)
JPH01166599A (ja) 積層セラミック基板の製造方法
JP3190111B2 (ja) 多層配線基板および誘電体層材料
EP0204261A2 (en) Multilayer wiring board and method of manufacturing the same
JPS5946703A (ja) 絶縁性セラミツクペ−スト用無機組成物
KR20230004486A (ko) 후막 저항 페이스트, 후막 저항체, 및 전자 부품