JPH0529115A - チツプ型半導体部品の製造方法 - Google Patents
チツプ型半導体部品の製造方法Info
- Publication number
- JPH0529115A JPH0529115A JP3206424A JP20642491A JPH0529115A JP H0529115 A JPH0529115 A JP H0529115A JP 3206424 A JP3206424 A JP 3206424A JP 20642491 A JP20642491 A JP 20642491A JP H0529115 A JPH0529115 A JP H0529115A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- chip
- semiconductor component
- electrode
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 製造工程を煩雑にすることなく、抵抗値など
の特性のばらつきが少なく、信頼性の高いチップ型半導
体部品を製造する。 【構成】 マザー基板１０の表面にオーミック性を有す
る下層電極２を形成した後、マザー基板１０の両主面を
研磨して下層電極２を除去し、マザー基板１０をカット
して両端面にのみ下層電極２が形成された半導体素子１
を切り出し、半導体素子１の両端側に下層電極２を覆う
上層電極３を形成する。
の特性のばらつきが少なく、信頼性の高いチップ型半導
体部品を製造する。 【構成】 マザー基板１０の表面にオーミック性を有す
る下層電極２を形成した後、マザー基板１０の両主面を
研磨して下層電極２を除去し、マザー基板１０をカット
して両端面にのみ下層電極２が形成された半導体素子１
を切り出し、半導体素子１の両端側に下層電極２を覆う
上層電極３を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、サーミスタやバリス
タなどのチップ型半導体部品の製造方法に関する。
タなどのチップ型半導体部品の製造方法に関する。
【０００２】
【従来の技術】従来のチップ型半導体部品としては、例
えば、図６及び図７にその斜視図及び断面図を示すよう
に、直方体形状の半導体素子（正特性サーミスタ素子）
５１の両端側に、オーミック性を有する下層電極５２
と、その上に形成された上層電極５３とからなる電極５
４を備えたチップ型半導体部品５５が知られており、こ
のチップ型半導体部品５５は、以下に説明するような方
法で製造されている。チップ型半導体部品５５を製造す
るにあたっては、まず、図８に示すように、半導体から
なるマザー基板６０の表面に、無電解Ｎｉメッキなどに
よりオーミック性を有する下層電極５２を形成する。そ
れから、該マザー基板６０の両主面にセロハンテープ
（マスク）５７などによりマスキングを施し（図９）、
サンドブラストによりマザー基板６０の両主面の不要電
極部５２ａを除去し、ギャップＧを形成して下層電極５
２をマザー基板６０の中央部で分割する（図１０）。次
いで、マザー基板６０を、例えば、図１０の線Ａの位置
でカットして個々の半導体素子５１を切り出す（図１
１）。そして、この半導体素子５１をＡｇ浴５６に浸漬
して（図１２）、下層電極５２上にはんだ付け性に優れ
たＡｇからなる上層電極５３を形成することにより、図
６，図７に示すようなチップ型半導体部品（正特性サー
ミスタ）５５を製造している。
えば、図６及び図７にその斜視図及び断面図を示すよう
に、直方体形状の半導体素子（正特性サーミスタ素子）
５１の両端側に、オーミック性を有する下層電極５２
と、その上に形成された上層電極５３とからなる電極５
４を備えたチップ型半導体部品５５が知られており、こ
のチップ型半導体部品５５は、以下に説明するような方
法で製造されている。チップ型半導体部品５５を製造す
るにあたっては、まず、図８に示すように、半導体から
なるマザー基板６０の表面に、無電解Ｎｉメッキなどに
よりオーミック性を有する下層電極５２を形成する。そ
れから、該マザー基板６０の両主面にセロハンテープ
（マスク）５７などによりマスキングを施し（図９）、
サンドブラストによりマザー基板６０の両主面の不要電
極部５２ａを除去し、ギャップＧを形成して下層電極５
２をマザー基板６０の中央部で分割する（図１０）。次
いで、マザー基板６０を、例えば、図１０の線Ａの位置
でカットして個々の半導体素子５１を切り出す（図１
１）。そして、この半導体素子５１をＡｇ浴５６に浸漬
して（図１２）、下層電極５２上にはんだ付け性に優れ
たＡｇからなる上層電極５３を形成することにより、図
６，図７に示すようなチップ型半導体部品（正特性サー
ミスタ）５５を製造している。
【０００３】
【発明が解決しようとする課題】しかし、上記従来のチ
ップ型半導体部品の製造方法においては、セロハンテー
プ５７などにより必要電極部のマスキングを行い、不要
電極部５２ａをサンドブラストにより除去しているた
め、製造工程が繁雑で合理化を行うことが困難であるば
かりでなく、セロハンテープ（マスク）５７のずれや、
セロハンテープ（マスク）５７とマザー基板６０との間
への研磨粉の侵入などにより、下層電極５２の寸法にば
らつきが生じ、ギャップＧの大きさが変動してチップ型
半導体部品５５の抵抗値にばらつきを生じるという問題
点がある。また、サンドブラストによりマザー基板６０
が局部的に摩耗してチップ型半導体部品５５の機械的強
度が低下し、折れたりしやすくなるという問題点があ
る。さらに、セロハンテープ（マスク）５７の粘着成分
の残留により上層電極５３がはがれやすくなり、信頼性
が低下するという問題点がある。
ップ型半導体部品の製造方法においては、セロハンテー
プ５７などにより必要電極部のマスキングを行い、不要
電極部５２ａをサンドブラストにより除去しているた
め、製造工程が繁雑で合理化を行うことが困難であるば
かりでなく、セロハンテープ（マスク）５７のずれや、
セロハンテープ（マスク）５７とマザー基板６０との間
への研磨粉の侵入などにより、下層電極５２の寸法にば
らつきが生じ、ギャップＧの大きさが変動してチップ型
半導体部品５５の抵抗値にばらつきを生じるという問題
点がある。また、サンドブラストによりマザー基板６０
が局部的に摩耗してチップ型半導体部品５５の機械的強
度が低下し、折れたりしやすくなるという問題点があ
る。さらに、セロハンテープ（マスク）５７の粘着成分
の残留により上層電極５３がはがれやすくなり、信頼性
が低下するという問題点がある。
【０００４】この発明は、上記問題点を解決するもので
あり、製造工程が簡潔で、抵抗値などの特性のばらつき
が少なく、信頼性の高いチップ型半導体部品の製造方法
を提供することを目的とする。
あり、製造工程が簡潔で、抵抗値などの特性のばらつき
が少なく、信頼性の高いチップ型半導体部品の製造方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、この発明のチップ型半導体部品の製造方法は、半導
体素子の両端側に電極を形成してなるチップ型半導体部
品の製造方法において、マザー基板の表面にオーミック
性を有する下層電極を形成した後、該マザー基板の両主
面を研磨して該下層電極を除去し、該マザー基板をカッ
トして両端面にのみ下層電極が形成された半導体素子を
切り出し、該半導体素子の両端側に該下層電極を覆う上
層電極を形成することを特徴とする。
に、この発明のチップ型半導体部品の製造方法は、半導
体素子の両端側に電極を形成してなるチップ型半導体部
品の製造方法において、マザー基板の表面にオーミック
性を有する下層電極を形成した後、該マザー基板の両主
面を研磨して該下層電極を除去し、該マザー基板をカッ
トして両端面にのみ下層電極が形成された半導体素子を
切り出し、該半導体素子の両端側に該下層電極を覆う上
層電極を形成することを特徴とする。
【０００６】
【作用】この発明のチップ型半導体部品の製造方法にお
いては、マザー基板を研磨（ラッピング）することによ
り、マザー基板の両主面に形成された下層電極を除去
し、これをカットして両端面にのみ下層電極が形成され
た半導体素子を切り出すので、従来の製造方法において
不可欠であったマスキング及びサンドブラストの工程が
不要になる。したがって、製造工程が簡略化されるとと
もに、マスクのずれや、マスクとマザー基板との間への
研磨粉の侵入による、下層電極間のギャップの変動に起
因する半導体部品の抵抗値のばらつきが防止されるとと
もに、サンドブラスト工程でマザー基板が局部的に削り
取られることによる機械的強度の低下が防止される。
いては、マザー基板を研磨（ラッピング）することによ
り、マザー基板の両主面に形成された下層電極を除去
し、これをカットして両端面にのみ下層電極が形成され
た半導体素子を切り出すので、従来の製造方法において
不可欠であったマスキング及びサンドブラストの工程が
不要になる。したがって、製造工程が簡略化されるとと
もに、マスクのずれや、マスクとマザー基板との間への
研磨粉の侵入による、下層電極間のギャップの変動に起
因する半導体部品の抵抗値のばらつきが防止されるとと
もに、サンドブラスト工程でマザー基板が局部的に削り
取られることによる機械的強度の低下が防止される。
【０００７】
【実施例】以下、この発明の実施例を図に基づいて説明
する。図１はこの発明の一実施例のチップ型半導体部品
（正特性サーミスタ）の製造工程を説明する斜視図であ
り、個々の半導体素子を切り出す前のマザー基板を示し
ている。このマザー基板１０は、従来例を説明するため
に用いた図８に示すように、正特性サーミスタ用の半導
体からなるマザー基板１０の表面に、無電解Ｎｉメッキ
などの方法によりオーミック性を有する下層電極２を形
成した後、その両主面を研磨（ラッピング）することに
より、両主面上に形成された下層電極２を除去した状態
のものであり、その側面及び端面にのみ下層電極２が形
成されている。そして、このマザー基板１０を、図１の
線Ｂの位置でカットし、図２に示すように、両端面にの
み下層電極２が形成された半導体素子（正特性サーミス
タ素子）１を切り出す。それから、半導体素子１をＡｇ
浴に浸漬することにより、半導体素子１の両端部に、は
んだ付け性に優れたＡｇからなる上層電極３を形成する
ことにより、図３及び図４に斜視図及び断面図を示すよ
うなチップ型半導体部品（正特性サーミスタ）５を製造
する。このようにして製造されたチップ型半導体部品５
においては、半導体素子１の両端面に形成されたオーミ
ック性を有する下層電極２を介して半導体素子１と上層
電極３とが電気的に確実に接続されている。
する。図１はこの発明の一実施例のチップ型半導体部品
（正特性サーミスタ）の製造工程を説明する斜視図であ
り、個々の半導体素子を切り出す前のマザー基板を示し
ている。このマザー基板１０は、従来例を説明するため
に用いた図８に示すように、正特性サーミスタ用の半導
体からなるマザー基板１０の表面に、無電解Ｎｉメッキ
などの方法によりオーミック性を有する下層電極２を形
成した後、その両主面を研磨（ラッピング）することに
より、両主面上に形成された下層電極２を除去した状態
のものであり、その側面及び端面にのみ下層電極２が形
成されている。そして、このマザー基板１０を、図１の
線Ｂの位置でカットし、図２に示すように、両端面にの
み下層電極２が形成された半導体素子（正特性サーミス
タ素子）１を切り出す。それから、半導体素子１をＡｇ
浴に浸漬することにより、半導体素子１の両端部に、は
んだ付け性に優れたＡｇからなる上層電極３を形成する
ことにより、図３及び図４に斜視図及び断面図を示すよ
うなチップ型半導体部品（正特性サーミスタ）５を製造
する。このようにして製造されたチップ型半導体部品５
においては、半導体素子１の両端面に形成されたオーミ
ック性を有する下層電極２を介して半導体素子１と上層
電極３とが電気的に確実に接続されている。
【０００８】上述のように、この発明のチップ型半導体
部品の製造方法においては、従来の製造方法において不
可欠であったマスキング工程及びサンドブラスト工程の
２工程が不要になり、製造工程が大幅に簡略化される。
また、従来の製造方法のように、マスクのずれや研磨粉
の侵入による下層電極の摩滅などにより抵抗値にばらつ
きが生じるようなことがなく、また、マザー基板の局部
的摩耗が防止され半導体部品の機械的強度が向上する。
さらに、マスキングを行わないので、マスク（セロハン
テープなど）の粘着成分が下層電極上に付着することが
なく、上層電極を下層電極に確実に固着させることがで
きる。
部品の製造方法においては、従来の製造方法において不
可欠であったマスキング工程及びサンドブラスト工程の
２工程が不要になり、製造工程が大幅に簡略化される。
また、従来の製造方法のように、マスクのずれや研磨粉
の侵入による下層電極の摩滅などにより抵抗値にばらつ
きが生じるようなことがなく、また、マザー基板の局部
的摩耗が防止され半導体部品の機械的強度が向上する。
さらに、マスキングを行わないので、マスク（セロハン
テープなど）の粘着成分が下層電極上に付着することが
なく、上層電極を下層電極に確実に固着させることがで
きる。
【０００９】さらに、図５はこの発明の他の実施例にか
かるチップ型半導体部品（正特性サーミスタ）を示す断
面図である。このチップ型半導体部品１５は、先の実施
例により製造されたチップ型半導体部品５（図３，図
４）の上層電極３の上にさらに、はんだ電極層９を形成
することにより製造したチップ型半導体部品である。す
なわち、図３，図４に示すチップ型半導体部品５をはん
だ浴に浸漬することにより、上層電極３上にはんだ電極
層９を形成したものである。先の実施例のチップ型半導
体部品５（図３，図４）は、上層電極３が半導体素子１
の両主面側にまで形成されており、Ａｇのマイグレーシ
ョンが発生するおそれがあるが、この実施例のように、
上層電極３上にさらにはんだ電極層９を形成することに
より、Ａｇのマイグレーションを確実に防止するととも
に、はんだ付け性の向上と上層電極３の劣化防止を実現
することができる。
かるチップ型半導体部品（正特性サーミスタ）を示す断
面図である。このチップ型半導体部品１５は、先の実施
例により製造されたチップ型半導体部品５（図３，図
４）の上層電極３の上にさらに、はんだ電極層９を形成
することにより製造したチップ型半導体部品である。す
なわち、図３，図４に示すチップ型半導体部品５をはん
だ浴に浸漬することにより、上層電極３上にはんだ電極
層９を形成したものである。先の実施例のチップ型半導
体部品５（図３，図４）は、上層電極３が半導体素子１
の両主面側にまで形成されており、Ａｇのマイグレーシ
ョンが発生するおそれがあるが、この実施例のように、
上層電極３上にさらにはんだ電極層９を形成することに
より、Ａｇのマイグレーションを確実に防止するととも
に、はんだ付け性の向上と上層電極３の劣化防止を実現
することができる。
【００１０】なお、上記実施例においては、チップ型半
導体部品が正特性サーミスタ（ＰＴＣ素子）である場合
について説明したが、この発明は負特性サーミスタ（Ｎ
ＴＣ素子）や、バリスタなどにも同様に適用することが
できる。
導体部品が正特性サーミスタ（ＰＴＣ素子）である場合
について説明したが、この発明は負特性サーミスタ（Ｎ
ＴＣ素子）や、バリスタなどにも同様に適用することが
できる。
【００１１】また、上記実施例では、下層電極としてＮ
ｉ電極を用い、上層電極としてＡｇ電極を用いたが、電
極材料は、これに限定されるものではなく、下層電極と
しては、オーミック性を有する種々の材料の中から適当
なものを選択して用いることが可能である。また、上層
電極としては、はんだ付け性に優れた材料を選択して用
いることが好ましい。
ｉ電極を用い、上層電極としてＡｇ電極を用いたが、電
極材料は、これに限定されるものではなく、下層電極と
しては、オーミック性を有する種々の材料の中から適当
なものを選択して用いることが可能である。また、上層
電極としては、はんだ付け性に優れた材料を選択して用
いることが好ましい。
【００１２】
【発明の効果】上述のように、この発明のチップ型半導
体部品の製造方法は、マザー基板の両主面を研磨するこ
とにより、両主面上に形成された下層電極を除去した
後、マザー基板をカットして両端面にのみ下層電極が形
成された半導体素子を切り出し、半導体素子の両端側に
該下層電極を覆う上層電極を形成するように構成してい
るので、製造工程を簡略化することができるとともに、
下層電極の寸法精度のばらつきに起因する抵抗値のばら
つきや、サンドブラスト工程でのマザー基板の局部的摩
耗に起因するチップ型半導体部品の機械的強度の低下を
確実に防止することができる。
体部品の製造方法は、マザー基板の両主面を研磨するこ
とにより、両主面上に形成された下層電極を除去した
後、マザー基板をカットして両端面にのみ下層電極が形
成された半導体素子を切り出し、半導体素子の両端側に
該下層電極を覆う上層電極を形成するように構成してい
るので、製造工程を簡略化することができるとともに、
下層電極の寸法精度のばらつきに起因する抵抗値のばら
つきや、サンドブラスト工程でのマザー基板の局部的摩
耗に起因するチップ型半導体部品の機械的強度の低下を
確実に防止することができる。
【図１】この発明の実施例の一工程におけるマザー基板
を示す斜視図である。
を示す斜視図である。
【図２】マザー基板から切り出された半導体素子を示す
斜視図である。
斜視図である。
【図３】この発明の一実施例にかかる製造方法によって
製造されたチップ型半導体部品を示す斜視図である。
製造されたチップ型半導体部品を示す斜視図である。
【図４】この発明の一実施例にかかる製造方法によって
製造されたチップ型半導体部品を示す断面図である。
製造されたチップ型半導体部品を示す断面図である。
【図５】この発明の他の実施例にかかる製造方法によっ
て製造されたチップ型半導体部品を示す断面図である。
て製造されたチップ型半導体部品を示す断面図である。
【図６】従来の製造方法によって製造されたチップ型半
導体部品を示す斜視図である。
導体部品を示す斜視図である。
【図７】従来の製造方法によって製造されたチップ型半
導体部品の断面図である。
導体部品の断面図である。
【図８】従来のチップ型半導体部品の製造方法の一工程
を示す斜視図である。
を示す斜視図である。
【図９】従来のチップ型半導体部品の製造方法のマスキ
ング工程を示す斜視図である。
ング工程を示す斜視図である。
【図１０】従来のチップ型半導体部品の製造方法のマザ
ー基板の不要電極部を除去した状態を示す斜視図であ
る。
ー基板の不要電極部を除去した状態を示す斜視図であ
る。
【図１１】従来のチップ型半導体部品の製造方法にかか
る半導体素子を示す斜視図である。
る半導体素子を示す斜視図である。
【図１２】従来のチップ型半導体部品の製造方法の上層
電極の形成工程を示す図である。
電極の形成工程を示す図である。
１ 半導体素子 ２ 下層電極 ３ 上層電極 ５，１５ チップ型半導体部品 １０ マザー基板
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体素子の両端側に電極を形成してな
るチップ型半導体部品の製造方法において、マザー基板
の表面にオーミック性を有する下層電極を形成した後、
該マザー基板の両主面を研磨して該下層電極を除去し、
該マザー基板をカットして両端面にのみ下層電極が形成
された半導体素子を切り出し、該半導体素子の両端側に
該下層電極を覆う上層電極を形成することを特徴とする
チップ型半導体部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206424A JPH0529115A (ja) | 1991-07-23 | 1991-07-23 | チツプ型半導体部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206424A JPH0529115A (ja) | 1991-07-23 | 1991-07-23 | チツプ型半導体部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529115A true JPH0529115A (ja) | 1993-02-05 |
Family
ID=16523149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3206424A Pending JPH0529115A (ja) | 1991-07-23 | 1991-07-23 | チツプ型半導体部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529115A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086701A (ja) * | 2004-09-15 | 2006-03-30 | Kyocera Corp | 弾性表面波装置およびその製造方法ならびに通信装置 |
| WO2009096333A1 (ja) | 2008-01-29 | 2009-08-06 | Murata Manufacturing Co., Ltd. | チップ型半導体セラミック電子部品 |
| JP2009534814A (ja) * | 2006-04-18 | 2009-09-24 | エプコス アクチエンゲゼルシャフト | 電気ｐｔｃサーミスタ部品とその製造方法 |
| JP2011035147A (ja) * | 2009-07-31 | 2011-02-17 | Tdk Corp | コイル部品の製造方法及びコイル部品 |
-
1991
- 1991-07-23 JP JP3206424A patent/JPH0529115A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086701A (ja) * | 2004-09-15 | 2006-03-30 | Kyocera Corp | 弾性表面波装置およびその製造方法ならびに通信装置 |
| JP2009534814A (ja) * | 2006-04-18 | 2009-09-24 | エプコス アクチエンゲゼルシャフト | 電気ｐｔｃサーミスタ部品とその製造方法 |
| US8154379B2 (en) | 2006-04-18 | 2012-04-10 | Epcos Ag | Electrical PTC thermistor component, and method for the production thereof |
| JP2012212931A (ja) * | 2006-04-18 | 2012-11-01 | Epcos Ag | 電気ｐｔｃサーミスタ部品とその製造方法 |
| WO2009096333A1 (ja) | 2008-01-29 | 2009-08-06 | Murata Manufacturing Co., Ltd. | チップ型半導体セラミック電子部品 |
| US8164178B2 (en) | 2008-01-29 | 2012-04-24 | Murata Manufacturing Co., Ltd. | Chip-type semiconductor ceramic electronic component |
| JP5344179B2 (ja) * | 2008-01-29 | 2013-11-20 | 株式会社村田製作所 | チップ型ｐｔｃサーミスタ |
| JP2011035147A (ja) * | 2009-07-31 | 2011-02-17 | Tdk Corp | コイル部品の製造方法及びコイル部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8373535B2 (en) | Thermistor and method of manufacture | |
| US10373744B2 (en) | Resistor and method for manufacturing same | |
| US20020003466A1 (en) | Chip resistor | |
| JP7382451B2 (ja) | チップ抵抗器 | |
| JP5522533B2 (ja) | 表面実装型電子部品およびその製造方法 | |
| US5294910A (en) | Platinum temperature sensor | |
| US3778744A (en) | Film resistors | |
| JPH0529115A (ja) | チツプ型半導体部品の製造方法 | |
| US3555485A (en) | Thin film resistor | |
| US3512115A (en) | Thin film resistor network | |
| JP2005503001A (ja) | 薄膜ｎｔｃサーミスター | |
| CA2368337C (en) | Thermistor and method of manufacture | |
| GB1560012A (en) | Electrical components | |
| JPH08316002A (ja) | 電子部品及び複合電子部品 | |
| US3469226A (en) | Thin film resistor | |
| JP4754710B2 (ja) | チップ抵抗器およびその製造方法 | |
| JPH08236325A (ja) | チップ抵抗器の製造方法 | |
| JP4059967B2 (ja) | チップ型複合機能部品 | |
| JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JP3201118B2 (ja) | チップ抵抗器 | |
| JP3981273B2 (ja) | チップ抵抗器 | |
| JPH0445263Y2 (ja) | ||
| JP2654655B2 (ja) | 抵抗器の製造方法 | |
| JPH10163002A (ja) | チップ型電子部品とその製造方法 |