JPH10321402A - 抵抗器およびその製造方法 - Google Patents

抵抗器およびその製造方法

Info

Publication number
JPH10321402A
JPH10321402A JP9129247A JP12924797A JPH10321402A JP H10321402 A JPH10321402 A JP H10321402A JP 9129247 A JP9129247 A JP 9129247A JP 12924797 A JP12924797 A JP 12924797A JP H10321402 A JPH10321402 A JP H10321402A
Authority
JP
Japan
Prior art keywords
layer
upper electrode
electrode layer
substrate
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9129247A
Other languages
English (en)
Other versions
JP3767084B2 (ja
Inventor
Hiroyuki Yamada
博之 山田
Masato Hashimoto
正人 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12924797A priority Critical patent/JP3767084B2/ja
Publication of JPH10321402A publication Critical patent/JPH10321402A/ja
Application granted granted Critical
Publication of JP3767084B2 publication Critical patent/JP3767084B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、実装基板に実装した際の実装面積
を低減できる抵抗器およびその製造方法を提供すること
を目的とする。 【解決手段】 基板31の上面に設けられた上面電極層
32と、上面電極層32間に設けられた抵抗層33と、
抵抗層33の上面に設けられた保護層34と、基板31
の側面に設けられた一対の側面電極層35とから構成す
るものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、抵抗器およびその
製造方法に関するものである。
【0002】
【従来の技術】近年、電子機器の小型化に伴い、回路基
板に使用される電子部品に対しても実装密度を上げるた
め、ますます小型化への要求が高まっている。抵抗器に
対しても、実装基板上の実装面積を縮小化するため、小
形かつ抵抗値許容差の高精度な抵抗器への要求が高まっ
てきている。
【0003】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。
【0004】図10は一般的な従来の抵抗器の断面図で
ある。図において、1は96%アルミナを含有してなる
基板である。2,3は基板1の上面または下面の側部に
設けられた金等からなる一対の上面電極層または下面電
極層である。4は基板1の上面に上面電極層2と電気的
に接続するように設けられたニッケル−クロム等の薄膜
からなる抵抗層である。5は抵抗層4の上面に設けられ
た熱硬化性の樹脂等からなる保護層で、基板1の上面の
上面電極層2と隣り合う側部まで設けないものである。
6は基板1の側面に少なくとも上面電極層2と下面電極
層3と電気的に接続するように設けられた一対の側面電
極層である。7は少なくとも側面電極層6を覆うように
設けられたニッケルめっき層である。8は少なくともニ
ッケルめっき層7を覆うように設けられたはんだめっき
層である。
【0005】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
【0006】図11〜図13は従来の抵抗器の製造方法
を示す工程図である。まず、図11(a)に示すよう
に、縦方向および横方向に分割溝11,12を有する9
6%アルミナを含有してなるシート基板13の横方向分
割溝を跨ぐように複数対の上面電極層14を形成する。
【0007】次に、図11(b)に示すように、上面電
極層14(本図では図示せず)を形成した基板13全体
にスパッタ工法等によりニッケル−クロム等からなる薄
膜の全体抵抗体層15を形成する。
【0008】次に、図11(c)に示すように、全体抵
抗体層15をLSI等で一般的に行われているフォトリ
ソ法により、所望の抵抗体パターンとした抵抗層16を
形成し、この抵抗層16を安定な膜にするために、約3
00〜400℃の温度で熱処理を行う。
【0009】次に、図12(a)に示すように、抵抗層
16の抵抗値を所定の値に修正するためにレーザートリ
ミング等によりトリミング溝17を施して抵抗値修正を
行う。
【0010】次に、図12(b)に示すように、抵抗値
を修正した抵抗層16を保護するために、熱硬化性の樹
脂による保護膜18を形成する。この時、保護膜18は
縦方向分割溝11に接するまで設けないものである。
【0011】次に、シート基板13の横方向分割溝12
を分割して、図13(a)に示すように短冊基板19に
一次分割する。
【0012】次に、図13(b)に示すように、短冊基
板19の長手方向の側面に、上面電極層14(本図では
図示せず)および、または抵抗層16と電気的に接続す
るようにスパッタ等により、側面電極層20を形成す
る。
【0013】最後に、図13(c)に示すように、短冊
基板19を縦方向分割溝11で二次分割して、個片状の
基板21として、必要に応じてはんだ付け時の信頼性の
確保のため電極めっき層22を形成して、従来の抵抗器
を形成していた。
【0014】
【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法による抵抗器では、実装基板に
はんだ付けをした場合、図14(a)の実装状態の断面
図に示すように側面電極層(図示せず)と下面電極層
(図示せず)の双方ではんだ付けされ、フィレット23
が形成されるフィレット実装構造であり、図14(b)
の実装状態の上面図に示すように部品面積24に加えて
側面をはんだ付けする面積25が必要であり、これらを
合わせた実装面積26が必要となる。しかも、実装密度
を向上するため、部品外形寸法が小さくなるほど、実装
面積に対するはんだ付け面積の占める割合が大きくな
り、電子機器を小型化するための実装密度を向上するこ
とに限界が生ずるという課題を有していた。
【0015】本発明は、上記従来の課題を解決するもの
で、実装基板に実装した際の実装面積に占めるはんだ付
け面積を低減できる抵抗器およびその製造方法を提供す
ることを目的とするものである。
【0016】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板の上面の側部に設けられた一対の上面
電極層と、上面電極層に電気的に接続するように設けら
れた抵抗層と、上面電極層と電気的に接続するように基
板の側面の一部に設けられた側面電極層とを有するもの
である。
【0017】また、上記目的を達成するために本発明
は、分割溝を有するシート基板の上面に分割溝を跨ぐこ
となく一対の上面電極層を設ける工程と、上面電極層間
を電気的に接続するように抵抗層を設ける工程と、隣り
合う上面電極層間の分割溝を跨ぎかつ上面電極層と電気
的に接続するように一対の側面電極層を設ける工程とを
有するものである。
【0018】
【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の上面の側部に設けられた一対の
上面電極層と、前記上面電極層に電気的に接続するよう
に設けられた抵抗層と、少なくとも前記抵抗層を覆うよ
うに設けられた保護層と、前記上面電極層と電気的に接
続するように前記基板の側面の一部に設けられた側面電
極層とからなるものである。
【0019】また、請求項2に記載の発明は、基板と、
前記基板の上面の側部に設けられた一対の第1の上面電
極層と、前記第1の上面電極層に電気的に接続するよう
に設けられた抵抗層と、少なくとも前記第1の上面電極
層の上面に設けられた第2の上面電極層と、少なくとも
前記抵抗層の上面を覆うように設けられた保護層と、前
記第1の上面電極層または前記第2の上面電極層と電気
的に接続するように前記基板の側面の一部に設けられた
側面電極層とからなるものである。
【0020】また、請求項3に記載の発明は、請求項1
または2記載の基板の側面に有する側面電極層は、前記
基板の高さ方向の前記抵抗層側に設けられたものであ
る。
【0021】また、請求項4に記載の発明は、請求項1
または2記載の基板の側面に有する側面電極層の面積
は、基板の側面の面積の半分以下であるものである。
【0022】また、請求項5に記載の発明は、請求項1
記載の上面電極層および側面電極層は、めっき層に覆わ
れるとともに前記めっき層と保護層とは面一または前記
めっき層が高いものである。
【0023】また、請求項6に記載の発明は、請求項2
記載の第1、第2の上面電極層および側面電極層は、め
っき層に覆われるとともに前記めっき層と保護層とは面
一または前記めっき層が高いものである。
【0024】また、請求項7に記載の発明は、請求項1
記載の上面電極層は、銀または金系の導電粉体にガラス
を含有してなるかまたは金系の有機金属化合物を焼成し
てなるかのいずれかからなるものである。
【0025】また、請求項8に記載の発明は、請求項2
記載の第1の上面電極層は、銀または金系の導電粉体に
ガラスを含有してなるかまたは金系の有機金属化合物を
焼成してなるかのいずれかからなるものである。
【0026】また、請求項9に記載の発明は、請求項7
または8記載の保護層は、樹脂系またはガラス系のいず
れかからなるものである。
【0027】また、請求項10に記載の発明は、請求項
1記載の上面電極層は、ニッケル系または銅系または金
系のスパッタにて設けてなるものである。
【0028】また、請求項11に記載の発明は、請求項
2記載の第1の上面電極層は、ニッケル系または銅系ま
たは金系のスパッタにて設けてなるものである。
【0029】また、請求項12に記載の発明は、請求項
10または11記載の保護層は、樹脂系であるものであ
る。
【0030】また、請求項13に記載の発明は、請求項
10または11記載の抵抗層は、ニッケル−クロム系ま
たはクロム−シリコン系の薄膜であるものである。
【0031】また、請求項14に記載の発明は、請求項
10または11記載の抵抗層は、樹脂系であるものであ
る。
【0032】また、請求項15に記載の発明は、請求項
1または2記載のめっき層の稜線は、丸みを有するもの
である。
【0033】また、請求項16に記載の発明は、請求項
8記載の第2の上面電極層は、銀または金系の導電粉体
にガラスを含有してなり、保護層はガラス系からなるも
のである。
【0034】また、請求項17に記載の発明は、請求項
8記載の第2の上面電極層は、銀またはニッケル系の導
電粉体に樹脂を含有してなり、保護層は樹脂系からなる
ものである。
【0035】また、請求項18に記載の発明は、請求項
2記載の第1の上面電極層はニッケルまたは銅系または
金系のスパッタにて形成され、第2の上面電極層は銀ま
たはニッケル系の導電粉体に樹脂を含有してなり、保護
層は樹脂系からなるものである。
【0036】また、請求項19に記載の発明は、請求項
1または2記載の側面電極層は、ニッケル系または銅系
または金系のスパッタにて設けてなるものである。
【0037】また、請求項20に記載の発明は、分割溝
を有するシート基板の上面に分割溝を跨ぐことなく一対
の上面電極層を設ける工程と、前記上面電極層間を電気
的に接続するように抵抗層を設ける工程と、少なくとも
抵抗層の上面を覆うように保護層を設ける工程と、隣り
合う前記上面電極層間の分割溝を跨ぎかつ前記上面電極
層と電気的に接続するように一対の側面電極層を設ける
工程と、前記上面電極層を形成してなる前記シート基板
の分割溝で前記シート基板を短冊状基板に分割する工程
と、前記短冊状基板を個片に分割する工程とからなるも
のである。
【0038】また、請求項21に記載の発明は、分割溝
を有するシート基板の上面に分割溝を跨ぐことなく一対
の第1の上面電極層を設ける工程と、前記上面電極層間
を電気的に接続するように抵抗層を設ける工程と、少な
くとも抵抗層の上面を覆うように保護層を設ける工程
と、少なくとも前記第1の上面電極層の上面を覆うよう
に第2の上面電極層を設ける工程と、隣り合う前記第1
の上面電極層間または第2の上面電極層間の分割溝を跨
ぎかつ前記第1の上面電極層または第2の上面電極層と
電気的に接続するように一対の側面電極層を設ける工程
と、前記上面電極層を形成してなる前記シート基板の分
割溝で前記シート基板を短冊状基板に分割する工程と、
前記短冊状基板を個片に分割する工程とからなるもので
ある。
【0039】(実施の形態1)以下、本発明の実施の形
態1における抵抗器およびその製造方法について、図面
を参照しながら説明する。
【0040】図1は本発明の実施の形態1における抵抗
器の断面図である。図において、31は96%アルミナ
を含有したなる基板である。32は基板31の上面の側
部に設けられた金系の薄膜からなる一対の上面電極層で
ある。33は基板の上面に設けられたニッケル−クロム
系またはクロム−シリコン系の薄膜からなる抵抗層であ
る。34は抵抗層33の上面に設けられたエポキシ系樹
脂等からなる保護層である。35は基板31の側面に設
けられたニッケル系の薄膜からなる側面電極層である。
36,37は必要に応じてはんだ付け時の信頼性等の確
保のために設けられたニッケルめっき層、はんだめっき
層で、これらのニッケルめっき層36とはんだめっき層
37の稜線は丸みを有しており、また基板31の側面の
はんだめっき層37の面積は、基板31の側面の面積の
半分以下である。
【0041】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
【0042】図2〜4は本発明の実施の形態1における
抵抗器の製造方法を示す工程図である。
【0043】まず、図2(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝38,39を有するとと
もに、耐熱性および絶縁性に優れた96%アルミナを含
有してなるシート状基板31の上面の横方向の分割溝3
9を跨ぐことなく、金等を主成分とする金属有機物等か
らなる電極ペーストをスクリーン印刷・乾燥した後、金
属有機物等からなる電極ペーストの有機成分だけを飛ば
し、金属成分だけを基板31上に焼き付けるために、ベ
ルト式連続焼成炉によって約850℃で、約45分のプ
ロファイルによって焼成し、薄膜からなる上面電極層3
2を形成する。
【0044】次に、図2(b)に示すように、上面電極
層32(本図では図示せず)を形成してなるシート状基
板31の上面全体にスパッタ工法によりニッケル−クロ
ム、クロム−シリコン等を着膜し、全体抵抗体層40を
形成する。
【0045】次に、図2(c)に示すように、全体抵抗
体層40をLSI等で一般的に行われているフォトリソ
法により、所望の抵抗体パターンとした抵抗層33を形
成し、この抵抗層33を安定な膜にするために、約30
0〜400℃の温度で熱処理を行う。
【0046】次に、図3(a)に示すように、抵抗層3
3の抵抗値を所定の値に修正するために、YAGレーザ
ーでトリミング溝41を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、上面電極層
32上にセットし、トリミングは、サーペンタインカッ
ト法(複数本のストレートカット)とすることにより、
低い抵抗値から高い抵抗値まで自在に調整することがで
きる。
【0047】次に、図3(b)に示すように、抵抗値修
正済みの抵抗層33を保護するために、個々の抵抗層に
対して個々の保護層印刷パターンを形成するように、エ
ポキシ系の樹脂ペーストをスクリーン印刷した後、基板
31上に強固に接着させるために、ベルト式連続硬化炉
によって約200℃で、約30分のプロファイルによっ
て熱硬化して保護層34を形成する。この際、横方向に
並ぶ複数の抵抗層33を縦方向の分割溝38を跨ぎ連続
して覆うように保護層印刷パターンを形成してもよい。
【0048】次に、同図に示すように、横方向の分割溝
39を跨ぎ、上面電極層32と電気的に接続するように
スパッタによりニッケル−クロム系の薄膜からなる側面
電極層35を形成する。この時、あらかじめ側面電極層
を形成する部分以下にレジスト層を形成しておき、基板
全体にスパッタによりニッケル−クロム層を形成後、リ
フトオフ法によりレジスト除去と同時に側面電極層以外
のニッケル−クロム層を除去する。
【0049】次に、図4(a)に示すように、シート状
基板31の横方向の分割溝39で分割して、短冊基板4
2に一次分割をする。この時、短冊基板42の長手方向
の側面には、側面電極層35が横方向の分割溝39の深
さまで形成された状態になっている。
【0050】最後に、図4(b)に示すように、露出し
ている上面電極層32と側面電極層35にめっきを施す
ための準備工程として、短冊基板42を個片状の基板4
3に分割する二次分割を行い、露出している上面電極層
32と側面電極層35とのはんだ付け時の電極食われの
防止およびはんだ付け時の信頼性の確保のため、必要に
より電気めっきによって、ニッケルめっき層(図示せ
ず)を中間層とし、はんだめっき層(図示せず)を最外
層として形成して、抵抗器を製造するものである。
【0051】以上のように構成、製造された本発明の実
施の形態1における抵抗器を実装基板にはんだ付けをし
た。図5(a)の実装状態の断面図に示すように、保護
層を形成した面を下側にして実装し、上面電極層(図示
せず)と基板側面の抵抗層の部分との両方ではんだ付け
されるが、側面電極の形成されている面積が小さいた
め、わずかにフィレット44が形成されるのみとなる。
よって、図5(b)の実装状態の上面図に示すように、
部品面積45と側面をはんだ付けするために必要となる
面積46とを合わせた面積が実装面積47となる。0.
6×0.3mmサイズの角チップ抵抗器で、従来構造の
製品と実装面積を比較すると、約20%の縮小化を図る
ことができた。
【0052】よって、本発明の構成によれば、抵抗器の
側面電極の面積が小さいため、実装基板上ではんだ付け
のフィレットを形成するための面積が小さくてすみ、実
装面積を縮小化することができる。
【0053】また、側面電極層35をスパッタにて形成
することで、基板との密着強度が強く、また基板側面部
における基板31とはんだめっき層37の境界線に直線
性が得られ、外観上の品位が良好であるという効果も得
られる。
【0054】なお、本発明の実施の形態1において側面
電極層35を形成しない方が、実装面積をさらに縮小化
できることは容易に考えられる。しかしながら、現状の
電子機器の製造工程においては、実装後のはんだ付け検
査を画像認識により行っているのが実状であり、側面電
極を形成しない場合、フィレットが全く形成されず、画
像認識による自動検査ができなくなってしまうという不
具合が生ずることになる。
【0055】また、本発明の実施の形態1において、は
んだめっき層37と保護層34とを面一またははんだめ
っき層37を高くすることにより、はんだめっき層37
と実装時のランドパターン46との隙間を生じにくく実
装品質をさらに向上させることができる。
【0056】さらに、本発明の実施の形態1での構成に
よる上面電極層32と、抵抗層33と、保護層34との
組合せ以外でも、同様の効果が得られる。その組合せと
特徴について(表1)にまとめる。
【0057】
【表1】
【0058】(実施の形態2)以下、本発明の実施の形
態2における抵抗器およびその製造方法について、図面
を参照しながら説明する。
【0059】図6は本発明の実施の形態2における抵抗
器の断面図である。図において、51は96%アルミナ
を含有してなる基板である。52は基板51の上面の側
部に設けられた金系の薄膜からなる一対の第1の上面電
極層である。53は上面電極層52間に設けられたニッ
ケル−クロム系またはクロム−シリコン系の薄膜からな
る抵抗層である。54は抵抗層53の上面に設けられた
エポキシ系樹脂等からなる保護層である。55は銀また
はニッケル系の導電粉体に樹脂を含有してなる一対の第
2の上面電極層である。56は基板51の側面に第1の
上面電極層52または第2の上面電極層55と接続する
ように設けられた側面電極層である。57,58は必要
に応じてはんだ付け時の信頼性等の確保のために設けら
れたニッケルめっき層、はんだめっき層で、これらのニ
ッケルめっき層57とはんだめっき層58の稜線は丸み
を有しており、また基板51の側面のはんだめっき層5
8の面積は、基板51の側面の面積の半分以下である。
【0060】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
【0061】図7〜9は本発明の実施の形態2における
抵抗器の製造方法を示す工程図である。
【0062】まず、図7(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝59,60を有するとと
もに、耐熱性および絶縁性に優れた96%アルミナを含
有してなるシート状基板51の上面の横方向の分割溝6
0を跨ぐことなく、金等を主成分とする金属有機物等か
らなる電極ペーストをスクリーン印刷・乾燥した後、金
属有機物等からなる電極ペーストの有機成分だけを飛ば
し、金属成分だけを基板51上に焼き付けるために、ベ
ルト式連続焼成炉によって約850℃で、約45分のプ
ロファイルによって焼成し、薄膜からなる上面電極層5
2を形成する。
【0063】次に、図7(b)に示すように、上面電極
層52(本図では図示せず)を形成してなるシート状基
板51の上面全体にスパッタ工法によりニッケル−クロ
ム、クロム−シリコン等を着膜し、全体抵抗体層61を
形成する。
【0064】次に、図7(c)に示すように、全体抵抗
体層61をLSI等で一般的に行われているフォトリソ
法により、所望の抵抗体パターンとした抵抗層53を形
成し、この抵抗層53を安定な膜にするために、約30
0〜400℃の温度で熱処理を行う。
【0065】次に、図8(a)に示すように、抵抗層5
3の抵抗値を所定の値に修正するために、YAGレーザ
ーでトリミング溝62を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、上面電極層
52上にセットし、トリミングは、サーペンタインカッ
ト法(複数本のストレートカット)とすることにより、
低い抵抗値から高い抵抗値まで自在に調整することがで
きる。
【0066】次に、図8(b)に示すように、抵抗値修
正済みの抵抗層53を保護するために、個々の抵抗層5
3に対して個々の保護層印刷パターンを形成するよう
に、エポキシ系の樹脂ペーストをスクリーン印刷した
後、基板51上に強固に接着させるために、ベルト式連
続硬化炉によって約200℃で、約30分のプロファイ
ルによって熱硬化して保護層54を形成する。この際、
横方向に並ぶ複数の抵抗層53を縦方向の分割溝59を
跨ぎ連続して覆うように保護層印刷パターンを形成して
もよい。
【0067】次に、同図に示すように、上面電極層52
を覆うように銀系またはニッケル系の導電粉体に樹脂を
含有してなる導電ペーストをスクリーン印刷した後、基
板51上に強固に接着させるために、ベルト式連続硬化
炉によって約200℃で、約30分のプロファイルによ
って熱硬化して第2の上面電極層55を形成する。
【0068】次に、図8(c)に示すように、横方向の
分割溝(図示せず)を跨ぎ、上面電極層52と電気的に
接続するようにスパッタによりニッケル−クロム系の薄
膜からなる側面電極層56を形成する。この時、あらか
じめ側面電極層を形成する部分以下にレジスト層を形成
しておき、基板全体にスパッタによりニッケル−クロム
層を形成後、リフトオフ法によりレジスト除去と同時に
側面電極層以外のニッケル−クロム層を除去する。
【0069】次に、図9(a)に示すように、シート状
基板51の横方向の分割溝60で分割して、短冊基板6
3に一次分割をする。この時、短冊基板63の長手方向
の側面には、側面電極層56が横方向の分割溝60の深
さまで形成された状態になっている。
【0070】最後に、図9(b)に示すように、露出し
ている第2の上面電極層55と側面電極層56にめっき
を施すための準備工程として、短冊基板63を個片状の
基板64に分割する二次分割を行い、露出している第2
の上面電極層55と側面電極層56とのはんだ付け時の
電極食われの防止およびはんだ付け時の信頼性の確保の
ため、必要により電気めっきによって、ニッケルめっき
層(図示せず)を中間層とし、はんだめっき層(図示せ
ず)を最外層として形成して、抵抗器を製造するもので
ある。
【0071】以上のように構成、製造された本発明の実
施の形態2における抵抗器を実装基板にはんだ付けをし
た場合の効果については、前述の実施の形態1と同じで
あるため、説明を省略する。
【0072】また、本発明の実施の形態2での構成によ
る第1の上面電極層52と、第1の上面電極層55と、
抵抗層53と、保護層54との組合せ以外でも、同様の
効果が得られる。その組合せと特徴について(表2)に
まとめる。
【0073】
【表2】
【0074】
【発明の効果】以上のように本発明は、上面電極と基板
の上面の側部の一部に設けられた側面電極ではんだ付け
されるため、はんだ付けのフィレットを形成するための
面積を小さくすることができ、実装基板上のはんだ付け
部を含む実装面積を低減することができる抵抗器および
その製造方法を提供できるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態1における抵抗器の断面図
【図2】同抵抗器の製造方法を示す工程図
【図3】同製造方法を示す工程図
【図4】同製造方法を示す工程図
【図5】同抵抗器を実装した時の断面図および上面図
【図6】本発明の実施の形態2における抵抗器の断面図
【図7】同抵抗器の製造方法を示す工程図
【図8】同製造方法を示す工程図
【図9】同製造方法を示す工程図
【図10】従来の抵抗器の断面図
【図11】同抵抗器の製造方法を示す工程図
【図12】同製造方法を示す工程図
【図13】同製造方法を示す工程図
【図14】同抵抗器を実装した時の断面図および上面図
【符号の説明】
31 基板 32 上面電極層 33 抵抗層 34 保護層 35 側面電極層 36 ニッケルめっき層 37 はんだめっき層

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 基板と、前記基板の上面の側部に設けら
    れた一対の上面電極層と、前記上面電極層に電気的に接
    続するように設けられた抵抗層と、少なくとも前記抵抗
    層を覆うように設けられた保護層と、前記上面電極層と
    電気的に接続するように前記基板の側面の一部に設けら
    れた側面電極層とからなる抵抗器。
  2. 【請求項2】 基板と、前記基板の上面の側部に設けら
    れた一対の第1の上面電極層と、前記第1の上面電極層
    に電気的に接続するように設けられた抵抗層と、少なく
    とも前記第1の上面電極層の上面に設けられた第2の上
    面電極層と、少なくとも前記抵抗層の上面を覆うように
    設けられた保護層と、前記第1の上面電極層または前記
    第2の上面電極層と電気的に接続するように前記基板の
    側面の一部に設けられた側面電極層とからなる抵抗器。
  3. 【請求項3】 基板の側面に有する側面電極層は、前記
    基板の高さ方向の前記抵抗層側に設けられた請求項1ま
    たは2記載の抵抗器。
  4. 【請求項4】 基板の側面に有する側面電極層の面積
    は、基板の側面の面積の半分以下であることを特徴とす
    る請求項1または2記載の抵抗器。
  5. 【請求項5】 上面電極層および側面電極層は、めっき
    層に覆われるとともに前記めっき層と保護層とは面一ま
    たは前記めっき層が高い請求項1記載の抵抗器。
  6. 【請求項6】 第1、第2の上面電極層および側面電極
    層は、めっき層に覆われるとともに前記めっき層と保護
    層とは面一または前記めっき層が高い請求項2記載の抵
    抗器。
  7. 【請求項7】 上面電極層は、銀または金系の導電粉体
    にガラスを含有してなるかまたは金系の有機金属化合物
    を焼成してなるかのいずれかからなる請求項1記載の抵
    抗器。
  8. 【請求項8】 第1の上面電極層は、銀または金系の導
    電粉体にガラスを含有してなるかまたは金系の有機金属
    化合物を焼成してなるかのいずれかからなる請求項2記
    載の抵抗器。
  9. 【請求項9】 保護層は、樹脂系またはガラス系のいず
    れかからなる請求項7または8記載の抵抗器。
  10. 【請求項10】 上面電極層は、ニッケル系または銅系
    または金系のスパッタにて設けてなる請求項1記載の抵
    抗器。
  11. 【請求項11】 第1の上面電極層は、ニッケル系また
    は銅系または金系のスパッタにて設けてなる請求項2記
    載の抵抗器。
  12. 【請求項12】 保護層は、樹脂系である請求項10ま
    たは11記載の抵抗器。
  13. 【請求項13】 抵抗層は、ニッケル−クロム系または
    クロム−シリコン系の薄膜である請求項10または11
    記載の抵抗器。
  14. 【請求項14】 抵抗層は、樹脂系である請求項10ま
    たは11記載の抵抗器。
  15. 【請求項15】 めっき層の稜線は、丸みを有する請求
    項1または2記載の抵抗器。
  16. 【請求項16】 第2の上面電極層は、銀または金系の
    導電粉体にガラスを含有してなり、保護層はガラス系か
    らなる請求項8記載の抵抗器。
  17. 【請求項17】 第2の上面電極層は、銀またはニッケ
    ル系の導電粉体に樹脂を含有してなり、保護層は樹脂系
    からなる請求項8記載の抵抗器。
  18. 【請求項18】 第1の上面電極層はニッケルまたは銅
    系または金系のスパッタにて形成され、第2の上面電極
    層は銀またはニッケル系の導電粉体に樹脂を含有してな
    り、保護層は樹脂系からなる請求項2記載の抵抗器。
  19. 【請求項19】 側面電極層は、ニッケル系または銅系
    または金系のスパッタにて設けてなる請求項1または2
    記載の抵抗器。
  20. 【請求項20】 分割溝を有するシート基板の上面に分
    割溝を跨ぐことなく一対の上面電極層を設ける工程と、
    前記上面電極層間を電気的に接続するように抵抗層を設
    ける工程と、少なくとも抵抗層の上面を覆うように保護
    層を設ける工程と、隣り合う前記上面電極層間の分割溝
    を跨ぎかつ前記上面電極層と電気的に接続するように一
    対の側面電極層を設ける工程と、前記上面電極層を形成
    してなる前記シート基板の分割溝で前記シート基板を短
    冊状基板に分割する工程と、前記短冊状基板を個片に分
    割する工程とからなる抵抗器の製造方法。
  21. 【請求項21】 分割溝を有するシート基板の上面に分
    割溝を跨ぐことなく一対の第1の上面電極層を設ける工
    程と、前記上面電極層間を電気的に接続するように抵抗
    層を設ける工程と、少なくとも抵抗層の上面を覆うよう
    に保護層を設ける工程と、少なくとも前記第1の上面電
    極層の上面を覆うように第2の上面電極層を設ける工程
    と、隣り合う前記第1の上面電極層間または第2の上面
    電極層間の分割溝を跨ぎかつ前記第1の上面電極層また
    は第2の上面電極層と電気的に接続するように一対の側
    面電極層を設ける工程と、前記上面電極層を形成してな
    る前記シート基板の分割溝で前記シート基板を短冊状基
    板に分割する工程と、前記短冊状基板を個片に分割する
    工程とからなる抵抗器の製造方法。
JP12924797A 1997-05-20 1997-05-20 抵抗器の製造方法 Expired - Fee Related JP3767084B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12924797A JP3767084B2 (ja) 1997-05-20 1997-05-20 抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12924797A JP3767084B2 (ja) 1997-05-20 1997-05-20 抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JPH10321402A true JPH10321402A (ja) 1998-12-04
JP3767084B2 JP3767084B2 (ja) 2006-04-19

Family

ID=15004852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12924797A Expired - Fee Related JP3767084B2 (ja) 1997-05-20 1997-05-20 抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP3767084B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047910A (ja) * 2018-09-17 2020-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047910A (ja) * 2018-09-17 2020-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品及びその製造方法
US10861625B2 (en) 2018-09-17 2020-12-08 Samsung Electro-Mechanics Co Ltd Electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
JP3767084B2 (ja) 2006-04-19

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
JP4722318B2 (ja) チップ抵抗器
US7782174B2 (en) Chip resistor
US6636143B1 (en) Resistor and method of manufacturing the same
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JPH11204315A (ja) 抵抗器の製造方法
JP3129170B2 (ja) 角形薄膜チップ抵抗器の製造方法
JPH10321402A (ja) 抵抗器およびその製造方法
JP3567144B2 (ja) チップ形抵抗器およびその製造方法
JP2000138102A (ja) 抵抗器およびその製造方法
JP4081873B2 (ja) 抵抗器およびその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JPH10321404A (ja) 抵抗器およびその製造方法
JP3353037B2 (ja) チップ抵抗器
JPH1126203A (ja) 抵抗器およびその製造方法
JP2000340413A5 (ja)
JPH1092601A (ja) 表面実装型電子部品の端子電極とその製造方法
JP2000299213A (ja) 多連チップ抵抗器およびその製造方法
JP2000294402A (ja) 多連チップ抵抗器およびその製造方法
JP2000306701A (ja) 多連チップ抵抗器およびその製造方法
JPH10321401A (ja) 抵抗器およびその製造方法
JP2000188204A (ja) 抵抗器およびその製造方法
US20220399140A1 (en) Chip component
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JPH11204303A (ja) 抵抗器およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040114

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees