JP4050496B2 - チップ抵抗器の製造方法 - Google Patents
チップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP4050496B2 JP4050496B2 JP2001340729A JP2001340729A JP4050496B2 JP 4050496 B2 JP4050496 B2 JP 4050496B2 JP 2001340729 A JP2001340729 A JP 2001340729A JP 2001340729 A JP2001340729 A JP 2001340729A JP 4050496 B2 JP4050496 B2 JP 4050496B2
- Authority
- JP
- Japan
- Prior art keywords
- material plate
- surface electrode
- insulating substrate
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【発明の属する技術分野】
本発明は,チップ型の耐熱性絶縁基板の表面に,抵抗膜を厚膜状に形成して成るチップ抵抗器の製造方法に関するものである。
【0002】
【従来の技術】
従来,この種のチップ抵抗器は,大まかにいって,例えば,特開平10−172816号公報等に記載され,且つ,図18及び図19に示すように,所定の長さ寸法Lで且つ所定の幅寸法Wのチップ型にした耐熱性絶縁基板1の表面に,厚膜状の抵抗膜2と,この抵抗膜2の両端に対して重なって電気的に接続する左右一対の上面電極3とを形成する一方,前記前記絶縁基板1における左右両端面1aに,側面電極4を,当該側面電極4の一部が前記上面電極3の上面に一部が重なるように形成するという構成にしている。
【0003】
なお,符号5は,前記抵抗膜2に対するガラス又は耐熱合成樹脂製のカバーコートである。
【0004】
また,従来は,前記構成のチップ抵抗器の製造に際しては,例えば,特開平11−224802号公報に記載されている方法を採用している。
【0005】
すなわち,図20に示すように,前記長さ寸法Lで幅寸法Wにした絶縁基板1の複数個を縦及び横に並べて一体化してなるセラミック製の素材板Fを用意し,この素材板Fの表面における各絶縁基板1の個所ごとに,抵抗膜2とその両端に対する上面電極3とを形成し,次いで,前記各抵抗膜2に対して,その抵抗値が所定値になるようにトリミング調整を行ったのち,前記素材板Fの表面に,前記各抵抗膜2を覆うカバーコート5を形成する。
【0006】
次いで,前記セラミックの素材板Fを,前記絶縁基板1の長さ寸法Lと等しい間隔で縦方向に延びる各分割線F1に沿ってブレイク(割る)し,各絶縁基板1における両端面1aに側面電極4を形成したのち,前記絶縁基板1の幅寸法Wと等しい間隔で横方向に延びる各分割線F2に沿って,一つのチップ抵抗器ごとにブレイク(割る)するようにしている。
【0007】
更にまた,従来は,前記各抵抗膜2に対するトリミング調整に際しては,その両端の上面電極3に通電用のプローブを接触して抵抗膜2における抵抗値を測定した状態で,当該抵抗膜2に対してレーザ光線の照射等にてトリミング溝を刻設することにより,所定の抵抗値にするという方法を採用している。
【0008】
【発明が解決しようとする課題】
しかし,従来のチップ抵抗器は,側面電極4の上面電極3に対する電気的接続を,側面電極4を上面電極3の上面に対して一部重ねることによって行うように構成しているが,チップ抵抗器を,図18に二点鎖線で示すように,回路基板Pに対して半田付けにて実装したときにおいて,半田フレットHが前記側面電極4のうち上面電極3に対して一部重なる部分にまで盛り上がることになり,この状態で,前記回路基板Pに対して,図18において,これを上向き凸型に湾曲変形するような曲げ応力が作用したとき,この曲げ応力が前記半田フレットHを介して前記側面電極4のうち上面電極3に対して一部重なる部分に集中して作用するから,前記側面電極3と上面電極2との間に,その間の電気的接続が離れるという電極離れが発生するおそれが大きいという問題があった。
【0009】
しかも,従来のチップ抵抗器は,両上面電極3の一部が,カバーコート5にて覆われることなく,大気中に露出しているから,この部分に,大気空気等による硫化又はマグレーション等の腐食,及び,半田付けに際して半田による電極喰われが発生することも大きな問題であった。
【0010】
また,従来は,前記セラミックの素材板Fを,縦方向に延びる各分割線F1に沿ってブレイク(割る)することによって,所定の長さ寸法Lにするようにしていることにより,このセラミックの素材板Fのうち一つの絶縁基板1における抵抗膜2の一端と,この一つの絶縁基板1に対して前記縦方向の分割線F1を挟んで隣接する絶縁基板1における抵抗膜2の一端との間には,前記トリミング調整に際しての通電用プローブを上面電極3に対して接触するための寸法Sを確保しなければならない。
【0011】
そこで,前記縦方向の分割線F1でブレイク(割る)した場合,絶縁基板1における一端面1aから抵抗膜2の一端までの長さD(D=S/2)が,前記通電用プローブの接触用寸法Sを確保することのために,長くなり,これに伴い,前記抵抗膜2のうちその両端における上面電極3間における電極間距離Eが短くなる。
【0012】
従って,抵抗膜2としては,固有抵抗の大きい材料を使用しなければならないから,製造コストのアップを招来するばかりか,抵抗値のバラ付きが大きく,抵抗値の精度が低下するという問題もあった。
【0013】
本発明は,これらの問題を解消した製造方法を提供することを技術的課題するものである。
【0014】
【課題を解決するための手段】
この技術的課題を達成するため本発明の製造方法は,第1に請求項1に記載したように,
「チップ型絶縁基板をその長さ方向と幅方向とに複数個を並べ,且つ,長さ方向に並ぶ各絶縁基板の間に適宜寸法の捨て代部を設けて一体化して成る素材板を製造する工程と,
前記素材板の表面のうち各絶縁基板の個所に抵抗膜及びその両端に対する上面電極を当該上面電極が前記捨て代部にまで延びるように形成する工程と,
前記各抵抗膜に対して抵抗値のトリミング調整を行う工程と,
前記素材板における表面の全体に,前記各絶縁基板における抵抗膜及び両上面電極を覆うカバーコートを形成する工程と,
次いで,前記素材板を,ダイシングカッターによる前記捨て代部の切削除去にて各上面電極が切削面に露出するように棒状の素材板片に分割する工程と,
前記棒状の素材板片における両切削面に側面電極を前記カバーコートに一部重なるように形成する工程と,
前記棒状の素材板片を各絶縁基板ごとに分割する工程とを備え,
更に,前記素材板を製造する工程が,前記捨て代部の両側に凹み溝を捨て代部に沿って延びるように設ける工程,又は前記捨て代部の部分にこれより幅広の凹み溝を捨て代部に沿って延びるように設ける工程を含み,
加えて,前記上面電極を形成する工程が,当該上面電極用の材料ペーストにて前記凹み溝を埋め尽くす工程を含んでいる。」
ことを特徴としている。
【0015】
また,本発明の製造方法は,第2に請求項2に記載したように,
「チップ型絶縁基板をその長さ方向と幅方向とに複数個を並べ,且つ,長さ方向に並ぶ各絶縁基板の間に適宜寸法の捨て代部を設けて一体化して成る素材板を製造する工程と,
前記素材板の表面のうち各絶縁基板の個所に抵抗膜及びその両端に対する上面電極を当該上面電極が前記捨て代部にまで延びるように形成する工程と,
前記各抵抗膜に対して抵抗値のトリミング調整を行う工程と,
前記素材板における表面の全体に,前記各絶縁基板における抵抗膜及び両上面電極を覆うカバーコートを形成する工程と,
次いで,前記素材板を,ダイシングカッターによる前記捨て代部の切削除去にて各上面電極が切削面に露出するように棒状の素材板片に分割する工程と,
前記棒状の素材板片における両切削面に側面電極を前記カバーコートに一部重なるように形成する工程と,
前記棒状の素材板片を各絶縁基板ごとに分割する工程とを備え,
更に,前記上面電極を形成する工程が,この上面電極のうち前記ダイシングカッターによる切断面に露出する端部における膜厚さを厚くするための補助上面電極を当該上面電極に重ねて形成する工程を含んでいる。」
ことを特徴としている。
【0016】
【発明の作用・効果】
前記請求項1及び請求項2に記載した製造方法によると,絶縁基板の上面に形成した抵抗膜及びその両端に対する上面電極は,絶縁基板の上面全体に形成したカバーコートによって露出することなく覆われているから,両上面電極に,大気空気等による硫化又はマグレーション等の腐食,及び,半田付けに際して半田による電極喰われが発生することを確実に防止できる。
【0017】
しかも,回路基板に対して半田付けにて実装する際に,半田フレットが,側面電極のうちカバーコートの上面に一部重なる部分まで盛り上がった場合において,回路基板にこれを湾曲変形するような曲げ応力が作用したとき,この曲げ応力は前記側面電極のうちカバーコートの上面に一部重なる部分に集中して作用することにより,この曲げ応力の集中が,前記側面電極のうち上面電極に対して接続する部分に及ぶことを小さくできるから,前記側面電極と上面電極との間に,その間の電気的接続が離れるという電極離れが発生するおそれを確実に低減できる。
【0018】
その上,請求項1に記載したように,素材板を製造する工程が,前記捨て代部の両側に凹み溝を捨て代部に沿って延びるように設ける工程,又は前記捨て代部の部分にこれより幅広の凹み溝を捨て代部に沿って延びるように設ける工程を含み,前記上面電極を形成する工程が,当該上面電極用の材料ペーストにて前記凹み溝を埋めく尽す工程を含んでいるという構成にするか,或いは,請求項2に記載したように,上面電極を形成する工程が,この上面電極のうち前記ダイシングカッターによる切断面に露出する端部における膜厚さを厚くするための補助上面電極を当該上面電極に重ねて形成する工程を含んでいるという構成にしたことにより,前記両上面電極のうち絶縁基板の端面に露出する端部における膜厚さを部分的に厚くできるから,上面電極と側面電極との電気的接続を,端部の膜厚さを厚くしない場合よりも更に確実,且つ,強固にでき,その間に,前記回路基板の湾曲変形に起因して発生する電極離れを,より大幅に低減することができる。
【0019】
加えて,本発明の製造方法においては,素材板のうち長さ方向に並ぶ各絶縁基板の間に,適宜寸法の捨て代部を設け,上面電極をこの捨て代部にまで延びるように形成し,前記各抵抗膜に対してトリミング調整を行ったのち,前記捨て代部を,ダイシングカッターにて切削除去するものであることにより,前記トリミング調整に際しては,通電用プロー2を,前記上面電極のうち前記捨て代部に延びる部分に対して接触することができる。
【0020】
これにより,前記絶縁基板における抵抗膜の両端に対する上面電極のうち抵抗膜の一端から絶縁基板の端面までの間の寸法を,前記捨て代部の部分にプローブを接触するための場所を確保できる分だけ,従来の場合よりも,小さくするか,無くすることができる。
【0021】
従って,抵抗膜のうちその両端における上面電極間における電極間距離を,絶縁基板の長さ寸法を増大することなく,長くすることができるから,抵抗膜としては,固有抵抗の小さい材料を使用でき,製造コストを低減できるばかりか,抵抗値のバラ付きが小さくなり,抵抗値の精度を向上できるのである。
【0022】
【0023】
【発明の実施の形態】
以下,本発明の実施の形態を図面について説明する。
【0024】
図1〜図10は,本発明の製造方法に至る以前の参考例による製造方法を示す。
【0025】
この参考例による製造方法は,
a.先ず,図1に示すように,長さ寸法Lで幅寸法Wのチップ型にした絶縁基板11をその長さ方向と幅方向とに複数個を並べ,且つ,長さ方向に並ぶ各絶縁基板11の間に適宜幅寸法Gの捨て代部A1を設けて一体化して成るセラミック製の素材板Aを製造する工程。
b.次いで,前記素材板Aの表面のうち各絶縁基板11の個所の各々に,図2に示すように,後述する抵抗膜12の両端に対する左右一対の上面電極13を,当該上面電極13が前記捨て代部A1の部分まで延びるように,その材料ペーストのスクリーン印刷と,その後における乾燥・焼成にて形成する工程。
c.次いで,前記素材板Aの表面のうち各絶縁基板11の個所の各々に,図3及び図4に示すように,抵抗膜12を,その材料ペーストのスクリーン印刷と,その後における乾燥・焼成にて形成する工程。
【0026】
なお,この抵抗膜12を形成する工程を先に行い,その後において上面電極13を形成する工程を行うようにしても良い。
d.次いで,前記各絶縁基板11における両上面電極3のうち前記捨て代部A1の部分に通電用プローブ(図示せず)を接触して抵抗膜12における抵抗値を測定した状態で,当該抵抗膜12に対してレーザ光線の照射等にてトリミング溝を刻設することにより,所定の抵抗値にするというトリミング調整を行う工程。
e.次いで,前記素材板Aにおける表面の全体に,図5及び図6に示すように,前記各抵抗膜12及び各上面電極13を覆うガラス製のカバーコート15を,その材料ペーストのスクリーン印刷と,その後における乾燥・焼成にて形成する工程。
【0027】
なお,このカバーコート15は,耐熱性合成樹脂製にしても良い。
f.次いで,前記素材板Aにおける捨て代部A1を,図6及び図7に示すように,その幅寸法Gと同じ厚さGにした高速回転するダイシングカッターBにて切削除去することにより,前記素材板Aを,図8に示すように,複数個の絶縁基板11が幅方向に並ぶ棒状の素材板片A′に分割する工程。この捨て代部A1の切削除去により,前記棒状の素材板片A′における両側の切削面a′(この切削面a′が,絶縁基板11における左右両端面11aになる)に,前記各上面電極13の端部が露出する。
g.次いで,前記棒状の素材板片A′における両側の切削面a′に,側面電極14を,当該側面電極14が前記カバーコート15の上面及び絶縁基板11の下面に一部重なるように,その材料ペーストの塗布と,その後における乾燥・焼成にて形成する工程。
h.そして,前記棒状の素材板片A′を,各絶縁基板11間の分割線A2に沿ってブレイク(割る)又はダイシングカッターにて切削することにより,各絶縁基板11ごとに分割する工程。
を含み,これによって,図9及び図10に示す構成のチップ抵抗器を製造することができる。
【0028】
ここに製造されたチップ抵抗器は,所定の長さ寸法Lで且つ所定の幅寸法Wのチップ型にした絶縁基板11を備え,この絶縁基板11の上面に,抵抗膜12及びその両端に対する一対の上面電極13とが形成されるとともに,この上面の全体に,前記抵抗膜12及び両上面電極13を覆うカバーコート15が形成されている一方,前記絶縁基板11の左右両端面11aに,前記両上面電極13の端部が露出し,更に,この左右両端面11aに,側面電極14が,当該側面電極14が前記上面電極13に電気的に導通し且つ前記カバーコート15の上面及び絶縁基板11の下面に一部重なるように形成された構造である。
【0029】
なお,前記側面電極14のうちカバーコート15の上面及び絶縁基板11の下面に一部重なる部分を符号14a,14bで示す。
【0030】
この構成において,絶縁基板11の上面に形成した抵抗膜12及びその両端に対する上面電極13は,絶縁基板11の上面全体に形成したカバーコート15によって露出することなく覆われているから,両上面電極13に,大気空気等による硫化又はマグレーション等の腐食,及び,半田付けに際して半田による電極喰われが発生することを確実に防止できる。
【0031】
また,図9に二点鎖線で示すように,回路基板Pに対して半田付けにて実装する際に,半田フレットHが,側面電極14のうちカバーコート15の上面に一部重なる部分14aまで盛り上がった場合において,回路基板Pにこれを図9において上向き凸状に湾曲変形するような曲げ応力が作用したとき,この曲げ応力は半田フレットHを介して前記側面電極14のうちカバーコート15の上面に一部重なる部分14aに集中して作用することにより,この曲げ応力の集中が,前記側面電極14のうち上面電極13に対して接続する部分に及ぶことを小さくできるから,前記側面電極14と上面電極13との間に,その間の電気的接続が離れるという電極離れが発生するおそれを確実に低減できる。
【0032】
更にまた,前記した製造方法において,抵抗膜12に対するトリミング調整に際しては,通電用プローブを,前記上面電極13のうち前記捨て代部A1に延びる部分に対して接触することができる一方,前記した捨て代部A1が切削切除されることにより,前記絶縁基板11における抵抗膜12の両端に対する上面電極13のうち抵抗膜12の一端から絶縁基板11の端面1aまでの間の寸法Dを,前記捨て代部A1の部分にプローブを接触するための場所を確保できる分だけ,従来の場合よりも,小さくするか,無くすることができるから,抵抗膜12のうちその両端における上面電極13間における電極間距離Eを,絶縁基板11の長さ寸法Lを増大することなく,長くすることができる。
【0033】
ところで,前記した製造方法において,各上面電極13の側面電極14に対する電気的接続は,この上面電極13における膜厚さに依存するのみになる。
そこで,本発明においては,この電気的接続の確実性を確保するために,以下に述べるように,第1の実施の形態による場合,図11及び図12に示す第2の実施の形態による場合,及び図16に示す第3の実施の形態による場合がある。
【0034】
【0035】
【0036】
すなわち,前記第1の実施の形態においては,前記素材体Aを製造するとき,同時に,その各捨て代部A1の左右両側に,図11に示すように,凹み溝A3,A3を捨て代部に沿って延びるように設ける工程を付加して,この両凹み溝A3,A3内に,図12に示すように,上面電極13用の材料ペーストを充填することにより,前記両凹み溝A3,A3を前記上面電極13用の材料ペーストにて埋め尽くすようにする。
その他は,前記参考例の場合と同様である。
【0037】
また,前記第2の実施の形態においては,前記素材体Aを製造するとき,同時に,その各捨て代部A1の部分に,図13に示すように,これより幅広の凹み溝A4を捨て代部A1に沿って延びるように設ける工程を付加して,この両凹み溝A4内に,図14に示すように,上面電極13用の材料ペーストを充填することにより,前記両凹み溝A3,A3を前記上面電極13用の材料ペーストにて埋め尽くすようにする。
その他は,前記参考例の場合と同様である。
【0038】
これにより,前記素材板Aにおける各捨て代部A1を,ダイシングカッターBにて切削除去したとき,その切削面a′,つまり,絶縁基板11における端面11aには,図15に示すように,前記上面電極13のうち前記凹み溝A3,A4内における膜厚さ厚い部分が露出することになるから,上面電極13に対する側面電極14の電気的接続の確実性及び接続強度をアップできる。
【0039】
そして,前記第3の実施の形態においては,前記トリミング調整工程の前又は後で,カバーコート15を形成する前において,各上面電極13の上面に,図16に示すように,補助上面電極13′を,その材料ペーストのスクリーン印刷と,その後における乾燥・焼成にて重ねて形成する工程を付加する。
この他は,前記参考例の場合と同様である。
【0040】
これにより,前記素材板Aにおける各捨て代部A1を,ダイシングカッターBにて切削除去したとき,その切削面a′,つまり,絶縁基板11における端面11aには,図17に示すように,前記上面電極13が露出すると同時に,この上面電極13に重ねた補助上面電極13′も同時に露出して膜厚さが厚くなるから,上面電極13に対する側面電極14の電気的接続の確実性及び接続強度をアップできる。
【0041】
従って,これら第1〜第3の実施の形態によると,上面電極13と側面電極14との間に,前記回路基板の湾曲変形に起因して発生する電極離れを,より大幅に低減することができる。
【図面の簡単な説明】
【図1】 参考例の製造方法に使用する素材板を示す斜視図である。
【図2】 前記素材板に上面電極を形成した状態を示す斜視図である。
【図3】 前記素材板に抵抗膜を形成した状態を示す斜視図である。
【図4】 図3のIV−IV視拡大断面図である。
【図5】 前記素材板にカバーコートを形成した状態を示す斜視図である。
【図6】 図5のVI−VI視拡大断面図である。
【図7】 前記素材板における捨て代部を切削除去した状態を示す拡大断面図である。
【図8】 棒状の素材板片を示す斜視図である。
【図9】 参考例の製造方法によるチップ抵抗器の縦断正面図である。
【図10】図9の一部切欠平面図である。
【図11】本発明の第1の実施の形態に使用する素材板の拡大断面図である。
【図12】前記図11の素材板に上面電極と抵抗膜とを形成した状態を示す拡大断面図である。
【図13】本発明の第2の実施の形態に使用する素材板の拡大断面図である。
【図14】前記図13の素材板に上面電極と抵抗膜とを形成した状態を示す拡大断面図である。
【図15】前記第1及び第2の実施の形態によるチップ抵抗器の縦断正面図である。
【図16】本発明の第3の実施の形態において素材板に上面電極と抵抗膜とを形成した状態を示す拡大断面図である。
【図17】前記第3の実施の形態によるチップ抵抗器の縦断正面図である。
【図18】従来のチップ抵抗器の縦断正面図である。
【図19】図18の平面図である。
【図20】従来のチップ抵抗器の製造に使用する素材板を示す斜視図である。
【符号の説明】
11 絶縁基板
12 抵抗膜
13 上面電極
14 側面電極
15 カバーコート
A 素材板
A1 捨て代部
A2 分割線
A3,A4 凹み溝
B ダイシングカッター
Claims (2)
- チップ型絶縁基板をその長さ方向と幅方向とに複数個を並べ,且つ,長さ方向に並ぶ各絶縁基板の間に適宜寸法の捨て代部を設けて一体化して成る素材板を製造する工程と,
前記素材板の表面のうち各絶縁基板の個所に抵抗膜及びその両端に対する上面電極を当該上面電極が前記捨て代部にまで延びるように形成する工程と,
前記各抵抗膜に対して抵抗値のトリミング調整を行う工程と,
前記素材板における表面の全体に,前記各絶縁基板における抵抗膜及び両上面電極を覆うカバーコートを形成する工程と,
次いで,前記素材板を,ダイシングカッターによる前記捨て代部の切削除去にて各上面電極が切削面に露出するように棒状の素材板片に分割する工程と,
前記棒状の素材板片における両切削面に側面電極を前記カバーコートに一部重なるように形成する工程と,
前記棒状の素材板片を各絶縁基板ごとに分割する工程とを備え,
更に,前記素材板を製造する工程が,前記捨て代部の両側に凹み溝を捨て代部に沿って延びるように設ける工程,又は前記捨て代部の部分にこれより幅広の凹み溝を捨て代部に沿って延びるように設ける工程を含み,
加えて,前記上面電極を形成する工程が,当該上面電極用の材料ペーストにて前記凹み溝を埋め尽くす工程を含んでいることを特徴とするチップ抵抗器の製造方法。 - チップ型絶縁基板をその長さ方向と幅方向とに複数個を並べ,且つ,長さ方向に並ぶ各絶縁基板の間に適宜寸法の捨て代部を設けて一体化して成る素材板を製造する工程と,
前記素材板の表面のうち各絶縁基板の個所に抵抗膜及びその両端に対する上面電極を当該上面電極が前記捨て代部にまで延びるように形成する工程と,
前記各抵抗膜に対して抵抗値のトリミング調整を行う工程と,
前記素材板における表面の全体に,前記各絶縁基板における抵抗膜及び両上面電極を覆うカバーコートを形成する工程と,
次いで,前記素材板を,ダイシングカッターによる前記捨て代部の切削除去にて各上面電極が切削面に露出するように棒状の素材板片に分割する工程と,
前記棒状の素材板片における両切削面に側面電極を前記カバーコートに一部重なるように形成する工程と,
前記棒状の素材板片を各絶縁基板ごとに分割する工程とを備え,
更に,前記上面電極を形成する工程が,この上面電極のうち前記ダイシングカッターによる切断面に露出する端部における膜厚さを厚くするための補助上面電極を当該上面電極に重ねて形成する工程を含んでいることを特徴とするチップ抵抗器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001340729A JP4050496B2 (ja) | 2001-11-06 | 2001-11-06 | チップ抵抗器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001340729A JP4050496B2 (ja) | 2001-11-06 | 2001-11-06 | チップ抵抗器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003142304A JP2003142304A (ja) | 2003-05-16 |
JP4050496B2 true JP4050496B2 (ja) | 2008-02-20 |
Family
ID=19154880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001340729A Expired - Fee Related JP4050496B2 (ja) | 2001-11-06 | 2001-11-06 | チップ抵抗器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4050496B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005045856A1 (ja) * | 2003-11-11 | 2005-05-19 | Minowa Koa Inc. | 電子部品の製造法 |
JP2016192509A (ja) * | 2015-03-31 | 2016-11-10 | Koa株式会社 | チップ抵抗器 |
JP6495724B2 (ja) * | 2015-04-15 | 2019-04-03 | Koa株式会社 | チップ抵抗器およびその製造方法 |
JP2017069441A (ja) * | 2015-09-30 | 2017-04-06 | Koa株式会社 | チップ抵抗器 |
JP2020013804A (ja) * | 2018-07-13 | 2020-01-23 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
JP2022024701A (ja) * | 2020-07-28 | 2022-02-09 | 住友金属鉱山株式会社 | チップ抵抗器の製造方法 |
-
2001
- 2001-11-06 JP JP2001340729A patent/JP4050496B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003142304A (ja) | 2003-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6153256A (en) | Chip resistor and method of making the same | |
JPH1126204A (ja) | 抵抗器およびその製造方法 | |
JPH09190902A (ja) | チップ型抵抗器の構造及びその製造方法 | |
TWI223283B (en) | Method for manufacturing multi-chip resistor | |
JP4078042B2 (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
JP4050496B2 (ja) | チップ抵抗器の製造方法 | |
WO2007029635A1 (ja) | チップ抵抗器及びその製造方法 | |
JP3967553B2 (ja) | チップ型抵抗器の製造方法、およびチップ型抵抗器 | |
US6806167B2 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
JP4227821B2 (ja) | チップ抵抗器の製造方法 | |
WO2004040591A1 (ja) | 固定ネットワーク抵抗器 | |
JP4875327B2 (ja) | チップ抵抗器の製造方法 | |
JP4741355B2 (ja) | チップ型電子部品 | |
JPH1092601A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
JPH07169601A (ja) | 角形チップ抵抗器およびその製造方法 | |
JP2001118705A (ja) | チップ型抵抗器 | |
JPH10321404A (ja) | 抵抗器およびその製造方法 | |
JP6688035B2 (ja) | チップ抵抗器 | |
US20220301750A1 (en) | Resistor unit, manufacturing method therefor, and device provided with resistor unit | |
JP3353037B2 (ja) | チップ抵抗器 | |
JP2016131169A (ja) | チップ抵抗器 | |
JPH11111513A (ja) | チップ抵抗器の製造方法 | |
JPH08330102A (ja) | チップ抵抗器 | |
JP2000188204A (ja) | 抵抗器およびその製造方法 | |
CN115472360A (zh) | 晶片零件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071129 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |