JPS6262586A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPS6262586A JPS6262586A JP20240685A JP20240685A JPS6262586A JP S6262586 A JPS6262586 A JP S6262586A JP 20240685 A JP20240685 A JP 20240685A JP 20240685 A JP20240685 A JP 20240685A JP S6262586 A JPS6262586 A JP S6262586A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistive
- resist
- printed wiring
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔卒業上の利用分野〕
本発明は、電子部品の高密度実装を行うことができるプ
リント配線板に関するものである。
リント配線板に関するものである。
従来、プリント配線板には多数のスルーホールが形成さ
れている。その形成方法としては、先ず第７図（ａ）に
示ず基材１および銅箔層２・２から成る銅張積層板３に
おいて、この銅張積層板３に同図（ｂ）のように貫通孔
５を形成し、これに触媒４を付加する。次に、同図（ｃ
）の化学銅メッキ層６及びその上から同図（ｄ）の電気
銅メッキ層７を順次形成し、次いで同図（ｅ）のエツチ
ングレジスト層８を設けることにより、エツチングしな
い部位のマスキング機能を果たし、同図（ｆ）に示す次
工程においてエツチングを行うものであった。また、他
のスルーホール形成方法としては、先ず第８図（ａ）に
示す基材１および接着剤層１０・１０から成る接着剤付
基板１１において、同図（ｂ）のように貫通孔１２を形
成し、これに触媒１３を付加する。次に、同図（Ｃ）の
メツキレシスト層１４を形成することによりメブキを行
わない部分のマスキング機能を果たし、同図（ｄ）のよ
うに化学銅メッキ層６を形成するものであった。
れている。その形成方法としては、先ず第７図（ａ）に
示ず基材１および銅箔層２・２から成る銅張積層板３に
おいて、この銅張積層板３に同図（ｂ）のように貫通孔
５を形成し、これに触媒４を付加する。次に、同図（ｃ
）の化学銅メッキ層６及びその上から同図（ｄ）の電気
銅メッキ層７を順次形成し、次いで同図（ｅ）のエツチ
ングレジスト層８を設けることにより、エツチングしな
い部位のマスキング機能を果たし、同図（ｆ）に示す次
工程においてエツチングを行うものであった。また、他
のスルーホール形成方法としては、先ず第８図（ａ）に
示す基材１および接着剤層１０・１０から成る接着剤付
基板１１において、同図（ｂ）のように貫通孔１２を形
成し、これに触媒１３を付加する。次に、同図（Ｃ）の
メツキレシスト層１４を形成することによりメブキを行
わない部分のマスキング機能を果たし、同図（ｄ）のよ
うに化学銅メッキ層６を形成するものであった。
又、抵抗の実装方法としては、第９図（ａ）（ｂ）に示
すように、基板１６上の電極１７・１７とチップ抵抗１
８のチップ電極１９・１９とをリフローないしはフロー
半田層２０・２０により半田付して装着する方法や、第
１０図に示すように、セラミック基板あるいはコンポジ
ット基板よりなる基材２１上に形成された電極２２・２
２およびアンダーツー１一層２３の上面に抵抗粒子を印
刷して抵抗層２４を形成する方法、その他アキシャル部
品をプリント配線板に挿入する方法等がある。又、近年
では、第１１図に示すように基板３０に形成された貫通
孔２５にメルフ型チップ抵抗２６を挿入し、チップ電極
２７・２７と基板３０の電極２８・２８を半田付する方
法等により、部品等の実装面において高密度化させるも
のが提案されている。
すように、基板１６上の電極１７・１７とチップ抵抗１
８のチップ電極１９・１９とをリフローないしはフロー
半田層２０・２０により半田付して装着する方法や、第
１０図に示すように、セラミック基板あるいはコンポジ
ット基板よりなる基材２１上に形成された電極２２・２
２およびアンダーツー１一層２３の上面に抵抗粒子を印
刷して抵抗層２４を形成する方法、その他アキシャル部
品をプリント配線板に挿入する方法等がある。又、近年
では、第１１図に示すように基板３０に形成された貫通
孔２５にメルフ型チップ抵抗２６を挿入し、チップ電極
２７・２７と基板３０の電極２８・２８を半田付する方
法等により、部品等の実装面において高密度化させるも
のが提案されている。
ところが、上記従来のプリント配線板では、第７図およ
び第８図に示す各従来例のスルーホール形成工程におい
て、高密度実装については何ら考慮がなされていない。
び第８図に示す各従来例のスルーホール形成工程におい
て、高密度実装については何ら考慮がなされていない。
又、第９図の従来例で用いられる千ノブ抵抗１Ｂや、第
１０図の従来例で用いられる抵抗層２４等の電子部品は
、いずれも一層構造からなっているため、効果的な高密
度実装をなし得す、プリント配線板が大きくなってしま
うという問題を存していた。更に、第１１図に示す従来
例にあっては、メルフ型チップ抵抗２６は高密度実装に
適しているものの、プリント配線板の両面を用いて回路
を形成する構造にしか適用できないという問題があった
。
１０図の従来例で用いられる抵抗層２４等の電子部品は
、いずれも一層構造からなっているため、効果的な高密
度実装をなし得す、プリント配線板が大きくなってしま
うという問題を存していた。更に、第１１図に示す従来
例にあっては、メルフ型チップ抵抗２６は高密度実装に
適しているものの、プリント配線板の両面を用いて回路
を形成する構造にしか適用できないという問題があった
。
〔発明の目的］
本発明は、上記の問題点を考慮してなされたものであっ
て、電子部品の高密度実装化を図って小型化されたプリ
ント配線板の提供を目的とするものである。
て、電子部品の高密度実装化を図って小型化されたプリ
ント配線板の提供を目的とするものである。
本発明のプリント配線板は、印刷により設けた抵抗層上
に電子部品を設け、これら抵抗層と電子部品を立体構造
に構成して、電子部品を高密度実装することができるよ
うにしたことを特徴とするものである。
に電子部品を設け、これら抵抗層と電子部品を立体構造
に構成して、電子部品を高密度実装することができるよ
うにしたことを特徴とするものである。
〔実施例１〕
本発明の第１実施例を第１図乃至第５図に基づいて以下
に説明する。
に説明する。
先ず、第１図（ａ）に示す基材３５及びその両面の銅箔
層３６・３６より成る銅張積層板３７のスルーホール形
成および抵抗印刷について、その工程順に従って説明す
る。上記の銅張積層板３７を同図（ｂ）のようにエツチ
ングを行わない部分にエツチングレジスト層３８を設け
、しかる後エツチングを行う。そしてエツチングが終了
すると、上記エツチングレジスト層３８を除去する。次
に同図（ｃ）に示したように、銅箔層３６をエツチング
により形成した凹状溝７２に、塗布によりアンダーコー
ト層３９を設け、このアンダーコート層３９の上面に、
抵抗粒子を印刷してなる抵抗層４０を設ける。抵抗層４
０の両端は銅箔層３６と電気的に接続されている。次い
で、同図（ｄ）のように銅張積層板３７に貫通孔４１を
形成した後に、触媒４２を付加する。その後、同図（ｅ
）のように前記銅箔層３６の上下面及び貫通孔４１の内
周面に化学銅メッキＮ４３を形成し、次に同図（ｆ）の
ように電気銅メッキ層４４を上記化学銅メッキ層４３の
上に形成する。次いで、同図（ｇ）のように、エツチン
グレジスト層４５・・・を貫通孔４１の開口両端、及び
抵抗層４０の上方の電気銅メンキ層４４上面に設けた後
、エツチングを行う。そして、エツチング処理が終了し
た後、上記各エツチングレジスト層４５を除去する。最
後に同図（ｈ）に示すように、抵抗層４０の上面にオー
バーコート層４６を形成し、そのオーバーコート層４６
の上面にソルダーレジスト層４７を形成する。
層３６・３６より成る銅張積層板３７のスルーホール形
成および抵抗印刷について、その工程順に従って説明す
る。上記の銅張積層板３７を同図（ｂ）のようにエツチ
ングを行わない部分にエツチングレジスト層３８を設け
、しかる後エツチングを行う。そしてエツチングが終了
すると、上記エツチングレジスト層３８を除去する。次
に同図（ｃ）に示したように、銅箔層３６をエツチング
により形成した凹状溝７２に、塗布によりアンダーコー
ト層３９を設け、このアンダーコート層３９の上面に、
抵抗粒子を印刷してなる抵抗層４０を設ける。抵抗層４
０の両端は銅箔層３６と電気的に接続されている。次い
で、同図（ｄ）のように銅張積層板３７に貫通孔４１を
形成した後に、触媒４２を付加する。その後、同図（ｅ
）のように前記銅箔層３６の上下面及び貫通孔４１の内
周面に化学銅メッキＮ４３を形成し、次に同図（ｆ）の
ように電気銅メッキ層４４を上記化学銅メッキ層４３の
上に形成する。次いで、同図（ｇ）のように、エツチン
グレジスト層４５・・・を貫通孔４１の開口両端、及び
抵抗層４０の上方の電気銅メンキ層４４上面に設けた後
、エツチングを行う。そして、エツチング処理が終了し
た後、上記各エツチングレジスト層４５を除去する。最
後に同図（ｈ）に示すように、抵抗層４０の上面にオー
バーコート層４６を形成し、そのオーバーコート層４６
の上面にソルダーレジスト層４７を形成する。
第２図は、チップ抵抗の代わりに抵抗粒子を、平行に設
けられたネガ６３のパターン間に印刷して抵抗層４０を
形成したものである。
けられたネガ６３のパターン間に印刷して抵抗層４０を
形成したものである。
以上の各工程に基いて形成された第１図（ｈ）の電極形
成基板４８に、チップ部品を実装して立体構造とした例
を第３図乃至第５図に示す。第３図（ａ）（ｂ）は、チ
ップ部品６０を抵抗層４０と並列接続した例である。基
材３５の上面には銅箔層３６およびアンダーコート層３
９が形成されており、銅箔層３６の上面にはレジスト層
７０及び化学銅メッキ層４３・４３が形成され、かつ、
銅箔層３６は抵抗層４０の両端部と電気的に接続されて
いる。又、上記アンダーコート層３９の上部には、抵抗
層４０・オーバーコート層４６及び接着剤層７５が順に
形成されており、接着剤層７５はチップ部品６０と前記
オーハーフ−１一層４６を接着している。１１？１記化
学ｉＰ］メッキ層４３・４３の一部は、；）ｉ１記風抗
層４０の端部上面にも形成されており、その化学銅メノ
ー１一層４３・４３の上面には電気銅メッキ層４４・４
４が形成されている。前記チップ部品６０の両端に設け
られた電極６１・６１は、半田層６２・６２により上記
電気銅メッキ層４４・４４と接続されている。
成基板４８に、チップ部品を実装して立体構造とした例
を第３図乃至第５図に示す。第３図（ａ）（ｂ）は、チ
ップ部品６０を抵抗層４０と並列接続した例である。基
材３５の上面には銅箔層３６およびアンダーコート層３
９が形成されており、銅箔層３６の上面にはレジスト層
７０及び化学銅メッキ層４３・４３が形成され、かつ、
銅箔層３６は抵抗層４０の両端部と電気的に接続されて
いる。又、上記アンダーコート層３９の上部には、抵抗
層４０・オーバーコート層４６及び接着剤層７５が順に
形成されており、接着剤層７５はチップ部品６０と前記
オーハーフ−１一層４６を接着している。１１？１記化
学ｉＰ］メッキ層４３・４３の一部は、；）ｉ１記風抗
層４０の端部上面にも形成されており、その化学銅メノ
ー１一層４３・４３の上面には電気銅メッキ層４４・４
４が形成されている。前記チップ部品６０の両端に設け
られた電極６１・６１は、半田層６２・６２により上記
電気銅メッキ層４４・４４と接続されている。
第４図（ａ）（ｂ）はチップ部品６０を抵抗層４０とク
ロスオーバー配線した例である。基材３５の上面には銅
箔層３６及びアンダーコート層３９が形成されており、
その銅箔層３Ｇの」二面にはレジスト層７０及び半田コ
ート層７１・７１が設けられている。又、前記アンダー
コート層３９の上部には、抵抗層４０、オーバーコート
層４６及びレジスＩ・層７０が順に形成されている。オ
ーバーコート層４６の上面に形成された上記レジスト層
７０の上方には、チップ部品６０が設置されており、そ
の千ノブ部品６０の両端に設けられた電Ｊ）ｉ６１ ・
６１は、半田Ｎ６２・６２により前記半田コート層７１
・７１と接続されている。
ロスオーバー配線した例である。基材３５の上面には銅
箔層３６及びアンダーコート層３９が形成されており、
その銅箔層３Ｇの」二面にはレジスト層７０及び半田コ
ート層７１・７１が設けられている。又、前記アンダー
コート層３９の上部には、抵抗層４０、オーバーコート
層４６及びレジスＩ・層７０が順に形成されている。オ
ーバーコート層４６の上面に形成された上記レジスト層
７０の上方には、チップ部品６０が設置されており、そ
の千ノブ部品６０の両端に設けられた電Ｊ）ｉ６１ ・
６１は、半田Ｎ６２・６２により前記半田コート層７１
・７１と接続されている。
第５図（ａ）（ｂ）はアキシャル部品、異形部品等のリ
ード付部品６６の実装例である。基材３５の上面には、
レジスト層７０及びアンダーコーＩ・層３９が形成され
ており、そのアンダーコート層３９の上部には抵抗層４
０及びレジスト層７０が順に形成されている。上記抵抗
層４０の上面に設けられたレジスト層７０の上方にはリ
ード付部品６６が設置されており、そのリード付部品６
６のリード６７・６７は、前記銅張積層板３７に設けら
れた貫通穴６８・６８に挿通され、基材３５の下面に形
成された電極６４・６４と、半田層６５・６５により接
続されている。
ード付部品６６の実装例である。基材３５の上面には、
レジスト層７０及びアンダーコーＩ・層３９が形成され
ており、そのアンダーコート層３９の上部には抵抗層４
０及びレジスト層７０が順に形成されている。上記抵抗
層４０の上面に設けられたレジスト層７０の上方にはリ
ード付部品６６が設置されており、そのリード付部品６
６のリード６７・６７は、前記銅張積層板３７に設けら
れた貫通穴６８・６８に挿通され、基材３５の下面に形
成された電極６４・６４と、半田層６５・６５により接
続されている。
〔実施例２〕
本発明の第２実施例を第６図に基づいて説明する。尚、
第１実施例と同一の機能を有する該当部材には、同一の
符号を付記しである。
第１実施例と同一の機能を有する該当部材には、同一の
符号を付記しである。
本実施例は、第６図（ａ）に示す基材３５及びその両面
の接着剤層４９・４９から成る接着剤付基板５０につい
て、そのスルーホール形成および抵抗印刷について示し
たものであり、以下に工程順に基いて説明する。同図（
ｂ）に示したように、上記接着剤付基板５０に貫通孔４
１を形成し、下記のアンダーコート層３９用の凹状溝５
２を設け、触媒を付加する。次に同図（Ｃ）のように、
上記凹状′ａ５２に、塗布ならびに印刷等によりアンダ
ーコート層３９を形成し、しかる後、同図（ｄ）のよう
に、メソキレシスト層５４を接着剤層４９の上面に形成
する。次いで同図＜ｅ＞のように、上記アンダーコート
層３９の上面及び上記メツキレシスト層５４の上面の端
部に抵抗粒子を印刷し、これを焼結することにより抵抗
層４０を形成する。その後、同図（ｆ）のように、上記
メンキレジストＪｉｇ５４の形成されていない部分及び
抵抗層４０の両端に化学銅メッキ層４３・４３を形成す
る。最後に、同図（ｇ）のように、上記抵抗層４０の上
面における化学銅メッキ層４３・４３以外の部位にオー
バーコート層４６を形成し、次に、前記メツキレシスト
層５４の上面、上記オーバーコート層４６の上面、及び
上記抵抗層４０の両端に形成された化学銅メッキ層４３
の上面に、ソルダーレジスト層４７を形成する。
の接着剤層４９・４９から成る接着剤付基板５０につい
て、そのスルーホール形成および抵抗印刷について示し
たものであり、以下に工程順に基いて説明する。同図（
ｂ）に示したように、上記接着剤付基板５０に貫通孔４
１を形成し、下記のアンダーコート層３９用の凹状溝５
２を設け、触媒を付加する。次に同図（Ｃ）のように、
上記凹状′ａ５２に、塗布ならびに印刷等によりアンダ
ーコート層３９を形成し、しかる後、同図（ｄ）のよう
に、メソキレシスト層５４を接着剤層４９の上面に形成
する。次いで同図＜ｅ＞のように、上記アンダーコート
層３９の上面及び上記メツキレシスト層５４の上面の端
部に抵抗粒子を印刷し、これを焼結することにより抵抗
層４０を形成する。その後、同図（ｆ）のように、上記
メンキレジストＪｉｇ５４の形成されていない部分及び
抵抗層４０の両端に化学銅メッキ層４３・４３を形成す
る。最後に、同図（ｇ）のように、上記抵抗層４０の上
面における化学銅メッキ層４３・４３以外の部位にオー
バーコート層４６を形成し、次に、前記メツキレシスト
層５４の上面、上記オーバーコート層４６の上面、及び
上記抵抗層４０の両端に形成された化学銅メッキ層４３
の上面に、ソルダーレジスト層４７を形成する。
以上の各工程を経て形成された第６図（ｇ）の電極形成
基板４８におけるチップ部品等の実装は、第１実施例で
示した第２図乃至第５図の各態様をすべて実行すること
ができるものである。
基板４８におけるチップ部品等の実装は、第１実施例で
示した第２図乃至第５図の各態様をすべて実行すること
ができるものである。
本発明に係るプリント配線板は、以上のように、印刷に
より設けた抵抗層上に電子部品を設け、これら抵抗層と
電子部品を立体構造としているので、プリント配線板上
に、電子部品を高密度に実装することができる。また、
抵抗粒子は任意の形状に印刷することができるので、空
場所に抵抗層を形成することができ、スペースをより有
効に活用することができる。更に抵抗層の上面を全てレ
ジスト処理すれば、アキシャル部品及び異形部品等の下
方に抵抗層を形成することができるので、高密度実装す
ることが可能となり、これによりプリント配線板の小型
化を図ることができる等の効果を奏する。
より設けた抵抗層上に電子部品を設け、これら抵抗層と
電子部品を立体構造としているので、プリント配線板上
に、電子部品を高密度に実装することができる。また、
抵抗粒子は任意の形状に印刷することができるので、空
場所に抵抗層を形成することができ、スペースをより有
効に活用することができる。更に抵抗層の上面を全てレ
ジスト処理すれば、アキシャル部品及び異形部品等の下
方に抵抗層を形成することができるので、高密度実装す
ることが可能となり、これによりプリント配線板の小型
化を図ることができる等の効果を奏する。
第１図乃至第５図は本発明の一実施例を示すものであっ
て、第１［Ｊ （ａ）〜（ｈ）は銅張積層板を用いたス
ルーホール及び抵抗層の形成工程を示す各断面図、第２
図は抵抗層を形成したときの平面図、第３図（ａ）’
（ｂ）及び第４図（ａ）（ｂ）はそれぞれチップ部品の
実装例を示し、第３図（１」）は平面図、同図（ｂ）は
同図（ａ）のＡ −Ａ綿矢視断面図、第４図（ａ）は平
面図、同図（ｂ）は同図（ａ）のＢ−Ｂ線矢視断面図、
第５図（ａ）（ｂ）はリード付部品の実装例を示し、同
図（ａ）は平面図、同図（ｂ）は同図Ｌｌ）のＣ−Ｃ線
矢視断面図、第６図（ａ）〜（ｇ）は本発明の他の実施
例を示し、接着剤付基板を用いたスルーホール及び抵抗
層の形成工程を示す各断面図、第７Ｍ乃至第１１図はそ
れぞれ従来例を示すものであって、第７図（ａ）〜（ｆ
）は、銅張積層板を用いたスルーホール形成工程を示す
各断面図、第８図（ａ）〜（ｄ）は接着剤付基板を用い
たスルーホール形成工程を示す各断面図、第９図（ａ）
（ｂ）はチップ部品の実装例を示し、同図（ａ）は同図
（ｂ）のＤ−Ｄｉ５矢視断面図、同図（ｂ）は平面図、
第１０図は抵抗層を形成した状態の断面図、第１１図は
メルフ型チップ抵抗を実装した状態の断面図である。 ３７は銅張積層板、４０は抵抗層、４１は貫通孔、４３
は化学銅メッキ層、４４は電気銅メ・７キ層、４７はソ
ルダーレジスト層、６０はチップ部品、６６はリード付
部品、７０はレジスト層である。 第９５（ａ） ｆｌＥ９１ｍ（ｂ）１色 第１０図 ２ム
て、第１［Ｊ （ａ）〜（ｈ）は銅張積層板を用いたス
ルーホール及び抵抗層の形成工程を示す各断面図、第２
図は抵抗層を形成したときの平面図、第３図（ａ）’
（ｂ）及び第４図（ａ）（ｂ）はそれぞれチップ部品の
実装例を示し、第３図（１」）は平面図、同図（ｂ）は
同図（ａ）のＡ −Ａ綿矢視断面図、第４図（ａ）は平
面図、同図（ｂ）は同図（ａ）のＢ−Ｂ線矢視断面図、
第５図（ａ）（ｂ）はリード付部品の実装例を示し、同
図（ａ）は平面図、同図（ｂ）は同図Ｌｌ）のＣ−Ｃ線
矢視断面図、第６図（ａ）〜（ｇ）は本発明の他の実施
例を示し、接着剤付基板を用いたスルーホール及び抵抗
層の形成工程を示す各断面図、第７Ｍ乃至第１１図はそ
れぞれ従来例を示すものであって、第７図（ａ）〜（ｆ
）は、銅張積層板を用いたスルーホール形成工程を示す
各断面図、第８図（ａ）〜（ｄ）は接着剤付基板を用い
たスルーホール形成工程を示す各断面図、第９図（ａ）
（ｂ）はチップ部品の実装例を示し、同図（ａ）は同図
（ｂ）のＤ−Ｄｉ５矢視断面図、同図（ｂ）は平面図、
第１０図は抵抗層を形成した状態の断面図、第１１図は
メルフ型チップ抵抗を実装した状態の断面図である。 ３７は銅張積層板、４０は抵抗層、４１は貫通孔、４３
は化学銅メッキ層、４４は電気銅メ・７キ層、４７はソ
ルダーレジスト層、６０はチップ部品、６６はリード付
部品、７０はレジスト層である。 第９５（ａ） ｆｌＥ９１ｍ（ｂ）１色 第１０図 ２ム
Claims (1)
- １、基板上に複数の電子部品を設けたプリント配線板に
おいて、印刷により設けた抵抗層上に電子部品を設け、
これら抵抗層と電子部品を立体構造としたことを特徴と
するプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20240685A JPS6262586A (ja) | 1985-09-12 | 1985-09-12 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20240685A JPS6262586A (ja) | 1985-09-12 | 1985-09-12 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6262586A true JPS6262586A (ja) | 1987-03-19 |
Family
ID=16456978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20240685A Pending JPS6262586A (ja) | 1985-09-12 | 1985-09-12 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6262586A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173964U (ja) * | 1988-05-24 | 1989-12-11 | ||
| JP2017022256A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022255A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022257A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
-
1985
- 1985-09-12 JP JP20240685A patent/JPS6262586A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173964U (ja) * | 1988-05-24 | 1989-12-11 | ||
| JP2017022256A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022255A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022257A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6149838B2 (ja) | ||
| JPS6262586A (ja) | プリント配線板 | |
| US6369334B1 (en) | Printed circuit board with wire adds and component adds having 7-shaped and semicircular terminations | |
| JP2789406B2 (ja) | 回路基板 | |
| JPH06350233A (ja) | 回路基板 | |
| JPS63142889A (ja) | 印刷配線板 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH0444293A (ja) | プリント配線基板 | |
| JP2770693B2 (ja) | 厚膜多層回路基板 | |
| US6009619A (en) | Process for manufacturing an electronic circuit card | |
| JPH06296076A (ja) | Ｓｍｄモジュールの側面電極形成方法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPS60180186A (ja) | プリント基板 | |
| JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
| JP3038144B2 (ja) | 回路基板 | |
| JPS6293993A (ja) | 電子回路装置とその実装方法 | |
| JPS5866386A (ja) | プリント板 | |
| JP2770692B2 (ja) | 厚膜多層回路基板 | |
| JPS63110692A (ja) | プリント配線板の製造方法 | |
| JPS61271898A (ja) | スル−ホ−ルの半田付け方法 | |
| JPS5951589A (ja) | プリント基板 | |
| JPS58132990A (ja) | 印刷配線回路板の製造法 | |
| JPS635595A (ja) | 多層プリント配線板とその製造方法 | |
| JPH04188689A (ja) | プリント配線板 | |
| JPH04336489A (ja) | プリント基板 |