JP5804577B2 - 積層セラミックキャパシタ、その実装基板及び製造方法 - Google Patents

積層セラミックキャパシタ、その実装基板及び製造方法 Download PDF

Info

Publication number
JP5804577B2
JP5804577B2 JP2013261280A JP2013261280A JP5804577B2 JP 5804577 B2 JP5804577 B2 JP 5804577B2 JP 2013261280 A JP2013261280 A JP 2013261280A JP 2013261280 A JP2013261280 A JP 2013261280A JP 5804577 B2 JP5804577 B2 JP 5804577B2
Authority
JP
Japan
Prior art keywords
layers
main
conductive
multilayer ceramic
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013261280A
Other languages
English (en)
Other versions
JP2015023272A (ja
Inventor
ソー パーク、サン
ソー パーク、サン
キル パーク、ヘウン
キル パーク、ヘウン
Original Assignee
サムソン エレクトロ−メカニックス カンパニーリミテッド.
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2013-0086096 priority Critical
Priority to KR1020130086096A priority patent/KR101434108B1/ko
Application filed by サムソン エレクトロ−メカニックス カンパニーリミテッド., サムソン エレクトロ−メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ−メカニックス カンパニーリミテッド.
Publication of JP2015023272A publication Critical patent/JP2015023272A/ja
Application granted granted Critical
Publication of JP5804577B2 publication Critical patent/JP5804577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials

Description

本発明は、積層セラミックキャパシタ、その実装基板及び製造方法に関する。
積層チップ電子部品の一つである積層セラミックキャパシタ(MLCC、multi−layered ceramic capacitor)は、小型でありながら、高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として用いられることができる。
例えば、上記積層セラミックキャパシタは、液晶表示装置(LCD、liquid crystal display)及びプラズマ表示装置パネル(PDP、plasma display panel)などの映像機器、コンピュータ、個人携帯用端末機(PDA、personal digital assistants)及び携帯電話などの多様な電子製品の印刷回路基板に装着されて電気を充填または放電させる役割をするチップ形態のコンデンサとして用いられることができる。
このような積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層間に異なる極性を有する内部電極と、が交互に配置された構造を有することができる。
このとき、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、内部電極間に圧電現象が発生して周波数によってセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させる可能性がある。
このような振動は、上記積層セラミックキャパシタの外部電極及び上記外部電極と印刷回路基板とを連結するはんだを通じて印刷回路基板に伝達され、上記印刷回路基板全体が音響反射面となり、雑音となる振動音を発生させる。
このとき、上記外部電極と印刷回路基板とを連結するはんだは、セラミック本体の両側面及び両端面から上記外部電極の表面に沿って一定の高さで傾斜して形成されるが、上記はんだの体積及び高さが増加するほど上記積層セラミックキャパシタの振動が上記印刷回路基板にさらに容易に伝達されて振動音も激しくなるという問題点がある。
上記振動音は、人に不快感を与える20〜20,000Hz領域の可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ(acoustic noise)という。
最近の電子機器には、部品の低騒音化に伴い、このような積層セラミックキャパシタから発生するアコースティックノイズがさらに顕著に現れる可能性があるため、積層セラミックキャパシタから発生するアコースティックノイズを効果的に低減させることができる研究が必要な実情にある。
下記特許文献1には、積層セラミックキャパシタ及びその実装基板が開示されているが、アコースティックノイズを低減させるために外部電極が絶縁層を含んで構成される構造は開示されていない。
韓国登録特許第1058697号公報
当技術分野では、積層セラミックキャパシタにおいて圧電現象によって生じた振動が外部電極及びはんだを通じて印刷回路基板に伝達されて発生するアコースティックノイズを効果的に低減させることができる新たな方法が求められてきた。
本発明の一側面は、複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、上記セラミック本体内において上記誘電体層を介して上記第3及び第4端面に交互に露出するように配置された複数の第1及び第2内部電極と、上記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、を含み、上記第1及び第2外部電極は、上記セラミック本体の厚さ−長さの断面において、上記第3及び第4端面から上記第1及び第2主面にまで形成された第1及び第2導電性ガラス(glass)層と、銅(Cu)及びエポキシ(epoxy)を含み、上記第1及び第2導電性ガラス層上に形成され、上記第3及び第4端面から上記第1及び第2主面にまで形成されるが、上記第1及び第2導電性ガラス層が上記第1及び第2主面に形成された長さより長い長さを有する第1及び第2導電性樹脂層と、上記第3及び第4端面に形成された上記第1及び第2導電性ガラス層及び上記第1及び第2導電性樹脂層を覆うように上記第3及び第4端面から上記第1及び第2主面にまで形成され、上記第1及び第2導電性樹脂層が上記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層と、を含む積層セラミックキャパシタを提供する。
本発明の一実施例において、上記セラミック本体は、上記複数の誘電体層を厚さ方向に積層して形成されることができる。
本発明の一実施例において、上記セラミック本体は、上記複数の誘電体層を幅方向に積層して形成され、幅方向に少なくとも一つのギャップ層が形成されることができる。
本発明の他の側面は、複数の誘電体層が厚さ方向に積層され、対向する第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第5及び第6側面に露出する一対の第1及び第2リード部を有する複数の第1及び第2内部電極と、上記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、を含み、上記第1及び第2外部電極は、上記セラミック本体の厚さ−幅の断面において、上記一対の第1及び第2リード部をそれぞれ覆うように上記第5及び第6側面から上記第1及び第2主面にまで形成された一対の第1及び第2導電性ガラス層と、上記第5及び第6側面に形成された上記一対の第1及び第2導電性ガラス層を覆うように上記第5及び第6側面から上記第1及び第2主面にまで形成され、上記一対の第1及び第2導電性ガラス層が上記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層と、銅及びエポキシを含み、上記第1及び第2主面に形成された上記一対の第1及び第2導電性ガラス層をそれぞれ覆うように上記第1及び第2主面から上記第5及び第6側面にまで形成された一対の第1及び第2導電性樹脂層と、を含む積層セラミックキャパシタを提供する。
本発明の一実施例において、上記第1及び第2外部電極は、上記第1及び第2主面において上記第1及び第2導電性樹脂層上に形成された第1及び第2めっき層をさらに含むことができる。
このとき、上記第1及び第2めっき層は、上記第1及び第2導電性樹脂層上に形成されたニッケル(Ni)めっき層と、上記ニッケルめっき層上に形成されたスズ(Sn)めっき層と、を含むことができる。
本発明の一実施例において、上記第1及び第2絶縁層は、エポキシレジスト(epoxy resist)で形成されることができる。
本発明のさらに他の側面は、第1及び第2内部電極が形成された複数のセラミックシートを上記セラミックシートを介して上記第1及び第2内部電極が対向配置されるように積層して加圧することで積層体を用意する段階と、上記積層体を1個のキャパシタに対応する領域ごとに切断して焼成することで対向する厚さ方向の第1及び第2主面、上記第1及び第2内部電極が交互に露出する長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体を用意する段階と、上記セラミック本体に上記第1及び第2内部電極と電気的に連結されるように第1及び第2外部電極を形成する段階と、を含み、上記第1及び第2外部電極を形成する段階は、上記セラミック本体の厚さ−長さの断面において、銅−ガラスを含む導電性ペーストを用いて上記第3及び第4端面から上記第1及び第2主面にまで第1及び第2導電性ガラス層を形成する段階と、銅−エポキシを含む導電性樹脂ペーストを用いて上記第3及び第4端面から上記第1及び第2主面にまで上記第1及び第2導電性ガラス層が上記第1及び第2主面に形成された長さより長い長さを有する第1及び第2導電性樹脂層を形成する段階と、エポキシレジストを用いて上記第3及び第4端面に形成された上記第1及び第2導電性ガラス層及び上記第1及び第2導電性樹脂層を覆うように上記第3及び第4端面から上記第1及び第2主面にまで上記第1及び第2導電性樹脂層が上記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。
本発明のさらに他の側面は、両側に延長された一対の第1及び第2リード部をそれぞれ有するように第1及び第2内部電極が形成された複数のセラミックシートを上記セラミックシートを介して上記第1及び第2内部電極が対向配置されるように積層して加圧することで積層体を用意する段階と、上記積層体を1個のキャパシタに対応する領域ごとに切断して焼成することで対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び上記一対の第1及び第2リード部が露出する幅方向の第5及び第6側面を有するセラミック本体を用意する段階と、上記セラミック本体に上記第1及び第2内部電極と電気的に連結されるように第1及び第2外部電極を形成する段階と、を含み、上記第1及び第2外部電極を形成する段階は、上記セラミック本体の厚さ−幅の断面において、銅−ガラスを含む導電性ペーストを用いて上記一対の第1及び第2リード部をそれぞれ覆うように上記第5及び第6側面から上記第1及び第2主面にまで一対の第1及び第2導電性ガラス層を形成する段階と、エポキシレジストを用いて上記第5及び第6側面に形成された上記一対の第1及び第2導電性ガラス層を覆うように上記第5及び第6側面から上記第1及び第2主面にまで上記第1及び第2導電性ガラス層が上記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層を形成する段階と、銅−エポキシを含む導電性樹脂ペーストを用いて上記第1及び第2主面に形成された上記一対の第1及び第2導電性ガラス層をそれぞれ覆うように上記第2及び第2主面から上記第5及び第6側面にまで一対の第1及び第2導電性樹脂層を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。
本発明のさらに他の側面は、上部に第1及び第2電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、上記セラミック本体内において上記誘電体層を介して上記第3及び第4端面に交互に露出するように配置された複数の第1及び第2内部電極と、上記第1及び第2内部電極と電気的に連結された上記第1または第2主面において上記第1及び第2電極パッドとはんだで連結された第1及び第2外部電極と、を含み、上記第1及び第2外部電極は、上記セラミック本体の厚さ−長さの断面において、上記第3及び第4端面から上記第1及び第2主面にまで形成された第1及び第2導電性ガラス(glass)層と、銅(Cu)及びエポキシ(epoxy)を含み、上記第1及び第2導電性ガラス層上に形成され、上記第3及び第4端面から上記第1及び第2主面にまで形成されるが、上記第1及び第2導電性ガラス層が上記第1及び第2主面に形成された長さより長い長さを有する第1及び第2導電性樹脂層と、上記第3及び第4端面に形成された上記第1及び第2導電性ガラス層及び上記第1及び第2導電性樹脂層を覆うように上記第3及び第4端面から上記第1及び第2主面にまで形成され、上記第1及び第2導電性樹脂層が上記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層と、を含む積層セラミックキャパシタの実装基板を提供する。
本発明のさらに他の側面は、上部に第1及び第2電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層が厚さ方向に積層され、対向する第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第5及び第6側面に露出する一対の第1及び第2リード部を有する複数の第1及び第2内部電極と、上記第1及び第2内部電極と電気的に連結された上記第1または第2主面において上記第1及び第2電極パッドとはんだで連結された第1及び第2外部電極と、を含み、上記第1及び第2外部電極は、上記セラミック本体の厚さ−幅の断面において、上記一対の第1及び第2リード部をそれぞれ覆うように上記第5及び第6側面から上記第1及び第2主面にまで形成された一対の第1及び第2導電性ガラス層と、上記第5及び第6側面に形成された上記一対の第1及び第2導電性ガラス層を覆うように上記第5及び第6側面から上記第1及び第2主面にまで形成され、上記一対の第1及び第2導電性ガラス層が上記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層と、銅及びエポキシを含み、上記第1及び第2主面に形成された上記一対の第1及び第2導電性ガラス層をそれぞれ覆うように上記第1及び第2主面から上記第5及び第6側面にまで形成された一対の第1及び第2導電性樹脂層と、を含む積層セラミックキャパシタの実装基板を提供する。
本発明の一実施形態によると、セラミック本体の変位が少なく、振動が容易に伝達されない厚さ方向の両主面に外部電極の実装面を形成することにより、実装部の面積を減少させるとともに、外部電極の実装面を除外した両端面及び両側面に非導電性絶縁層を形成して印刷回路基板への実装時に外部電極の周りに形成されるはんだの高さを減らすことで、積層セラミックキャパシタから発生した振動が外部電極及びはんだを通じて印刷回路基板に伝達されることを減少させてアコースティックノイズを低減させることができる効果を奏することができる。
また、外部電極の周りに形成されるはんだの体積を減少させることにより、印刷回路基板上に狭いピッチ(pitch)で複数の積層セラミックキャパシタを実装しても、それぞれの積層セラミックキャパシタを連結するはんだブリッジ(solder bridge)が発生しないため、部品の信頼性を向上させることができる効果を奏することができる。
本発明の第1実施形態による積層セラミックキャパシタを概略的に示した斜視図である。 図1のA−A'線に沿った断面図である。 本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した側断面図である。 本発明の第2実施形態による積層セラミックキャパシタの製造方法をそれぞれの段階別に区分して示した斜視図である。 本発明の第2実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の第2実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の第2実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 図5aから図5dに適用される内部電極の構造を示した分解斜視図である。 本発明の第3実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の第3実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の第3実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の第3実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。 本発明の第3実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
積層セラミックキャパシタ
図1は本発明の第1実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図2は図1のA−A'線に沿った断面図である。
図1及び図2を参照すると、本実施形態による積層セラミックキャパシタ100は、複数の誘電体層111が厚さ方向に積層されたセラミック本体110と、複数の第1及び第2内部電極121、122と、第1及び第2内部電極121、122とそれぞれ電気的に連結された第1及び第2外部電極と、を含む。
セラミック本体110は、複数の誘電体層111を積層してから焼成したもので、隣接するそれぞれの誘電体層111間の境界が確認できないほど一体化されていることができる。
また、セラミック本体110は六面体形状を有することができる。本発明の実施例を明確に説明するために六面体の方向を定義すると、図1に示されたL、W及びTはそれぞれ長さ方向、幅方向及び厚さ方向を示す。
本実施形態では、セラミック本体110の誘電体層111の積層方向に対向する厚さ方向の端面を第1及び第2主面、上記第1及び第2主面を連結し、対向する長さ方向の端面を第3及び第4端面、対向する幅方向の端面を第5及び第6側面と定義する。
誘電体層111は、高誘電率のセラミック材料を含むことができる。例えば、チタン酸バリウム(BaTiO)系セラミック粉末などを含むことができるが、十分な静電容量が得られるものであれば、本発明はこれに限定されない。
また、誘電体層111には、上記セラミック粉末とともに、必要に応じて、遷移金属酸化物または炭化物、希土類元素、マグネシウム(Mg)またはアルミニウム(Al)などのような多様な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などがさらに添加されることができる。
第1及び第2内部電極121、122は、異なる極性を有する電極であり、誘電体層111を形成するセラミックシート上の少なくとも一面に形成されて積層され、セラミック本体110内においてそれぞれの誘電体層111を介して上記第3及び第4端面に交互に露出するように配置されることができる。
このとき、第1及び第2内部電極121、122は、その間に配置された誘電体層111によって電気的に絶縁され、積層セラミックキャパシタ100の静電容量は、誘電体層111の積層方向に沿って重畳する第1及び第2内部電極121、122の面積に比例するようになる。
また、第1及び第2内部電極121、122は、導電性金属で形成され、例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)及び銅(Cu)のうち一つまたはこれらの合金からなるものを用いることができるが、本発明はこれに限定されない。
上記第1及び第2外部電極は、第1及び第2導電性ガラス(glass)層131、132、第1及び第2導電性樹脂層141、142及び第1及び第2絶縁層151、152を含むことができる。
本実施形態では、第1及び第2導電性ガラス層131、132は、セラミック本体110の厚さ−長さの断面において、上記第3及び第4端面に交互に露出する複数の第1及び第2内部電極121、122を覆って電気的に連結されるようにセラミック本体110の上記第3及び第4端面から第1及び第2主面にまで延長されて形成されることができる。
このとき、第1及び第2導電性ガラス層131、132は、良好な電気的特性を有し、優れた耐熱サイクル性や耐湿性などの高信頼性を提供するために、例えば、銅−ガラス(Cu−Glass)ペーストを用いて形成されることができるが、本発明はこれに限定されない。
第1及び第2導電性樹脂層141、142は、第1及び第2導電性ガラス層131、132上に形成され、後述する第1及び第2めっき層の形成時にめっき液が内部電極に浸透することを抑制する役割をすることができる。
また、第1及び第2導電性樹脂層141、142は、セラミック本体110の上記第3及び第4端面から上記第1及び第2主面にまで形成され、第1及び第2導電性ガラス層131、132が上記第1及び第2主面に形成された長さより長い長さを有することができる。
このとき、第1及び第2導電性樹脂層141、142は、例えば、機械的応力を吸収して信頼性を向上させることができる銅−エポキシ(Cu−epoxy)ペーストを用いて形成されることができるが、本発明はこれに限定されない。
第1及び第2絶縁層151、152は、上記第3及び第4端面に形成された第1及び第2導電性ガラス層131、132及び第1及び第2導電性樹脂層141、142を覆うように形成される。これは、積層セラミックキャパシタ100を印刷回路基板に実装したとき、上記第1及び第2外部電極の実装面を除外した周りにはんだが形成されないように、もしくははんだが最小限に形成されるようにするためである。
また、第1及び第2絶縁層151、152は、セラミック本体110の上記第3及び第4端面から上記第1及び第2主面にまで形成され、第1及び第2導電性樹脂層141、142の上記第1及び第2主面に形成された部分が露出するように第1及び第2導電性樹脂層141、142が上記第1及び第2主面に形成された長さより短い長さを有するように形成されることができる。
このとき、第1及び第2絶縁層151、152は、エポキシレジスト(epoxy resist)を用いて形成されることができるが、本発明はこれに限定されない。
一方、上記第1及び第2外部電極は、上記第1及び第2主面において外部に露出する第1及び第2導電性樹脂層141、142上に形成された第1及び第2めっき層161、162をさらに含むことができる。
また、第1及び第2めっき層161、162は、第1及び第2導電性樹脂層141、142上に形成されたニッケル(Ni)めっき層と、上記ニッケルめっき層上に形成されたスズ(Sn)めっき層と、を含むことができる。
このような第1及び第2めっき層161、162は、積層セラミックキャパシタ100を印刷回路基板などにはんだで実装するとき、相互間の接着強度を高めるためのものである。めっき処理は公知の方法によって行われることができ、環境に優しい鉛フリーめっきを施すことが好ましいが、本発明はこれに限定されない。
積層セラミックキャパシタの製造方法
以下では、本発明の第1実施形態による積層セラミックキャパシタの製造方法について説明する。
まず、複数のセラミックシートを用意する。上記セラミックシートは、セラミック本体110の誘電体層111を形成するためのもので、セラミック粉末、ポリマー及び溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどの工法を通じてキャリアフィルム上に塗布及び乾燥して数μmの厚さを有するシート(sheet)状に製作する。
次に、上記それぞれのセラミックシートの少なくとも一面に所定の厚さで導電性ペーストを印刷することで第1及び第2内部電極121、122を形成する。
このとき、第1及び第2内部電極121、122は、セラミックシートの長さ方向の両端面にそれぞれ露出するように形成する。
また、上記導電性ペーストの印刷方法は、スクリーン印刷法やグラビア印刷法などを用いることができが、本発明はこれに限定されない。
その後、第1及び第2内部電極121、122が形成された複数のセラミックシートを、上記セラミックシートを介して上記第1及び第2内部電極121、122が対向配置されるように積層して加圧し、積層体を用意する。
このとき、上記積層体は、複数のセラミックシートを厚さ方向に積層して加圧することで用意することができる。
続いて、上記積層体を1個のキャパシタに対応する領域ごとに切断してチップ化し、高温で焼成することで、図3aに示されているように、対向する厚さ方向の第1及び第2主面、第1及び第2内部電極121、122が交互に露出する長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体110を用意する。
次いで、セラミック本体110の厚さ−長さの断面において、第1及び第2内部電極121、122が露出する部分と電気的に連結されるように第1及び第2外部電極を形成する。
以下では、上記第1及び第2外部電極を形成する方法について具体的に説明する。
まず、図3bにあるように、銅−ガラスを含む導電性ペーストを用いてセラミック本体110の上記第3及び第4端面に露出する第1及び第2内部電極121、122を覆うとともに、セラミック本体110の上記第3及び第4端面から上記第1及び第2主面にまで延長されるように第1及び第2導電性ガラス層131、132を形成する。
上記導電性ペーストは、ディッピングまたは多様な印刷方法を用いることで塗布することができるが、本発明はこれに限定されない。また、塗布過程の後には、熱処理工程を行って塗布された導電性ペーストが固まるようにする。
次に、図3cにあるように、銅−エポキシを含む導電性樹脂ペーストを第1及び第2導電性ガラス層131、132上に上記第3及び第4端面から上記第1及び第2主面にまで形成し、第1及び第2導電性ガラス層131、132が上記第1及び第2主面に形成された長さより長い長さを有する第1及び第2導電性樹脂層141、142を形成する。
上記導電性樹脂ペーストは、ディッピングまたは多様な印刷方法を用いることで塗布することができるが、本発明はこれに限定されない。また、塗布過程の後には、熱処理を行って塗布された導電性樹脂ペーストが固まるようにする。
次いで、図3dにあるように、エポキシレジストを上記第3及び第4端面に形成された第1及び第2導電性ガラス層131、132及び第1及び第2導電性樹脂層141、142を覆うように上記第3及び第4端面から上記第1及び第2主面にまで形成し、第1及び第2導電性樹脂層141、142が上記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層151、152を形成する。
上記エポキシレジストは、ディッピング(dipping)または多様な印刷方法を用いて塗布することができるが、本発明はこれに限定されない。
また、塗布過程の後には、熱処理を行って塗布されたエポキシレジストが固まるようにする。
このとき、図3eにあるように、必要に応じて、第1及び第2絶縁層151、152を形成する段階の後に、上記第1及び第2主面において外部に露出する第1及び第2導電性樹脂層141、142の表面を電気めっきなどの方法でめっき処理し、第1及び第2めっき層161、162を形成することができる。
上記めっきに用いられる物質としては、ニッケルまたはスズ、ニッケル−スズの合金などが用いられることができるが、本発明はこれに限定されない。
また、必要に応じて、第1及び第2めっき層161、162は、ニッケルめっき層とスズめっき層とを第1及び第2導電性樹脂層141、142の表面に順に積層することで構成することもできる。
積層セラミックキャパシタの実装基板
図4は本発明の第1実施形態による積層セラミックキャパシタの実装基板を概略的に示した側断面図である。
図4を参照すると、本実施形態による積層セラミックキャパシタ100の実装基板は、積層セラミックキャパシタ100が実装される印刷回路基板210と、印刷回路基板210の上面に離隔されるように形成された第1及び第2電極パッド220と、を含む。
一般に、積層セラミックキャパシタ100は、第1及び第2外部電極において第1及び第2絶縁層151、152が形成されず、第1及び第2導電性樹脂層141、142が露出する第1または第2主面が印刷回路基板210に相対するように実装され、それぞれの第1及び第2導電性樹脂層141、142上に形成された第1及び第2めっき層161、162が第1及び第2電極パッド220上に接触されるように位置した状態で、はんだ230によって印刷回路基板210と電気的に連結されることができる。
このように積層セラミックキャパシタ100が印刷回路基板210に実装された状態で、積層セラミックキャパシタ100の上記第1及び第2外部電極に異なる極性を有する電圧が印加されると、誘電体層111の逆圧電効果(inverse piezoelectric effect)によってセラミック本体110は厚さ方向に膨張及び収縮を繰り返し行うようになり、上記第1及び第2外部電極の端面はポアソン効果(poisson effect)によってセラミック本体110とは逆に収縮及び膨張するようになる。
このとき、積層セラミックキャパシタ100の厚さ方向の中心部分は、上記第1及び第2外部電極が最も大きく膨張する部分であり、アコースティックノイズを発生させる主因となる。
しかし、本実施形態によると、上記第1及び第2外部電極の実装面をセラミック本体110の変位が少なく、振動が容易に伝達されない位置、即ち、上面または下面に形成することで、実装部の面積を減少させることができるとともに、上記第1及び第2外部電極の実装面を除外した両端面及び両側面は第1及び第2絶縁層151、152によってはんだ230が形成されなくなるため、はんだ230の高さを最小限にすることができる。
これにより、上記第1及び第2外部電極から伝達される振動、特に、積層セラミックキャパシタ100において上記第1及び第2外部電極が最も大きく膨張する中心部分で発生した振動が上記第1及び第2外部電極及びはんだ230を通じて印刷回路基板210に伝達されることを困難にするため、アコースティックノイズの発生を顕著に減少させることができる。
また、上記第1及び第2外部電極の周りに形成されるはんだの体積を減らすことで、印刷回路基板210上に狭いピッチ(pitch)で複数の積層セラミックキャパシタ100を実装(高密度実装)しても、それぞれの積層セラミックキャパシタ100の間にそれぞれの積層セラミックキャパシタ100を連結するはんだブリッジ(solder bridge)が発生しないため、部品の信頼性を向上させることができる効果がある。
変形例1
図5aから図5dは本発明の第2実施形態による積層セラミックキャパシタの製造方法をそれぞれの段階別に区分して示した斜視図であり、図6は図5aから図5dに適用される内部電極の構造を示した分解斜視図である。
図6にあるように、本実施形態は、第1及び第2内部電極123、124がセラミック本体110の第3及び第4端面に露出するのではなく、厚さ方向に重畳する本体部123b、124bと、本体部123b、124bにおいてセラミック本体110の第5及び第6側面にともに露出し、厚さ方向にオフセットされる一対の第1及び第2リード部123a、124aと、をそれぞれ有する。
図5aから図5dにあるように、本実施形態は、第1及び第2内部電極123、124の構造により、第1実施形態とは第1及び第2外部電極の構造が異なる。
即ち、上記第1及び第2外部電極は、一対の第1及び第2導電性ガラス層133、134、一対の第1及び第2導電性樹脂層143、144及び第1及び第2絶縁層153、154を含むことができる。
また、上記第1及び第2外部電極の構造以外の構成は第1実施形態とほぼ同様であるため、重複を避けるべく具体的な説明を省略する。
セラミック本体110の厚さ−幅の断面において、一対の第1及び第2導電性ガラス層133、134は、上記第5及び第6側面に露出する一対の第1及び第2リード部123a、124aをそれぞれ覆うことで電気的に連結されるように上記第5及び第6側面から上記第1及び第2主面にまで形成される。
第1及び第2絶縁層153、154は、上記第5及び第6側面に形成された一対の第1及び第2導電性ガラス層133、134を覆うように上記第5及び第6側面から第1及び第2主面にまで形成されるが、第1及び第2導電性ガラス層143、144の第1及び第2主面に形成された部分が露出するように第1及び第2導電性ガラス層133、134が上記第1及び第2主面に形成された長さより短い長さを有するように形成される。
一対の第1及び第2導電性樹脂層143、144は、一対の第1及び第2導電性ガラス層133、134をそれぞれ有するように上記第1及び第2主面から上記第5及び第6側面にまで形成される。
一方、上記第1及び第2外部電極は、第1及び第2導電性樹脂層143、144上に形成された一対の第1及び第2めっき層163、164をさらに含むことができる。
また、一対の第1及び第2めっき層163、164は、第1及び第2導電性樹脂層143、144上に形成されたニッケル(Ni)めっき層と、上記ニッケルめっき層上に形成されたスズ(Sn)めっき層と、を含むことができる。
以下では、本発明の第2実施形態による積層セラミックキャパシタの製造方法について説明する。
まず、図5aにあるように、両側に延長された一対の第1及び第2リード部123a、124aをそれぞれ有するように第1及び第2内部電極123、124が形成された複数のセラミックシートを、上記セラミックシートを介して第1及び第2内部電極123、124が対向配置されるように厚さ方向に積層して加圧することで積層体を用意する。
次に、上記積層体を1個のキャパシタに対応する領域ごとに切断してチップ化し、高温で焼成し、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び一対の第1及び第2リード部123a、124aが露出する幅方向の第5及び第6側面を有するセラミック本体110を用意する。
その後、セラミック本体110の厚さ−幅の断面において、第1及び第2内部電極123、124が露出する第1及び第2リード部123a、124aと電気的に連結されるように第1及び第2外部電極を形成する。
以下では、上記第1及び第2外部電極を形成する方法について具体的に説明する。
まず、図5aにあるように、銅−ガラスを含む導電性ペーストを用いることで、セラミック本体110の上記第5及び第6側面に露出する第1及び第2リード部123a、124aを有するようにセラミック本体110の上記第5及び第6側面から上記第1及び第2主面にまで延長されるように第1及び第2導電性ガラス層133、134を形成する。
次に、図5bにあるように、エポキシレジストを上記第5及び第6側面に形成された一対の第1及び第2導電性ガラス層133、134を覆うように上記第5及び第6側面から上記第1及び第2主面にまで形成し、第1及び第2導電性ガラス層133、134が上記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層153、154を形成する。
次いで、図5cにあるように、銅−エポキシを含む導電性樹脂ペーストを用いて上記第1及び第2主面に形成された一対の第1及び第2導電性ガラス層133、134をそれぞれ有するように上記第1及び第2主面から上記第5及び第6側面にまで第1及び第2導電性樹脂層143、144を形成する。
このとき、図5dにあるように、必要に応じて、第1及び第2導電性樹脂層143、144を形成する段階の後に、上記第1及び第2主面において外部に露出する一対の第1及び第2導電性樹脂層143、144の表面を電気めっきなどの方法でめっき処理することにより、一対の第1及び第2めっき層163、164を形成することができる。
変形例2
図7aから図7eは本発明の第3実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
図7aから図7eにあるように、本実施形態は、誘電体層111が幅方向に積層され、セラミック本体110内において幅方向にその間にギャップ層170が形成されて容量を形成する活性層を左右に区分して形成される。
このとき、ギャップ層170には圧電効果による応力が小さくかかり、電極形成部よりその変形が少なく発生するため、ギャップ層170が形成されたセラミック本体110の両端面に第1及び第2外部電極131、132を形成すると、基板に伝達される応力を低減させることができるようになる。
図7aから図7eにあるように、本第3実施形態は、上記第1及び第2内部電極121、122の構造以外の構成は第1実施形態とほぼ同様であるため、重複を避けるべく具体的な説明を省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
100 積層セラミックキャパシタ
110 セラミック本体
111 誘電体層
121、123 第1内部電極
122、124 第2内部電極
123a、124a 第1及び第2リード部
131、133 第1導電性ガラス層
132、134 第2導電性ガラス層
141、143 第1導電性樹脂層
142、144 第2導電性樹脂層
151、153 第1絶縁層
152、154 第2絶縁層
161、163 第1めっき層
162、164 第2めっき層
170 ギャップ層

Claims (23)

  1. 複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、
    前記セラミック本体内において前記誘電体層を介して前記第3及び第4端面に交互に露出するように配置された複数の第1及び第2内部電極と、
    前記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、を含み、
    前記第1及び第2外部電極は、
    前記セラミック本体の厚さ−長さの断面において、前記第3及び第4端面から前記第1及び第2主面にまで形成された第1及び第2導電性ガラス(glass)層と、銅(Cu)及びエポキシ(epoxy)を含み、前記第1及び第2導電性ガラス層上に形成され、前記第3及び第4端面から前記第1及び第2主面にまで形成され、前記第1及び第2導電性ガラス層が前記第1及び第2主面に形成された長さより長い長さを有する第1及び第2導電性樹脂層と、前記第3及び第4端面に形成された前記第1及び第2導電性ガラス層及び前記第1及び第2導電性樹脂層を覆うように前記第3及び第4端面から前記第1及び第2主面にまで形成され、前記第1及び第2導電性樹脂層が前記第1及び第2主面に形成された長さより短い長さを有し、前記第1及び第2導電性樹脂層の一部を露出させる第1及び第2絶縁層と、前記第1及び第2主面において前記第1及び第2絶縁層から露出された前記第1及び第2導電性樹脂層上に形成された第1及び第2めっき層と、を含む、積層セラミックキャパシタ。
  2. 前記セラミック本体は、前記複数の誘電体層を厚さ方向に積層して形成される、請求項1に記載の積層セラミックキャパシタ。
  3. 前記セラミック本体は、前記複数の誘電体層を幅方向に積層して形成され、幅方向に少なくとも一つのギャップ層が形成される、請求項1に記載の積層セラミックキャパシタ。
  4. 前記第1及び第2めっき層は、
    前記第1及び第2導電性樹脂層上に形成されたニッケル(Ni)めっき層と、
    前記ニッケルめっき層上に形成されたスズ(Sn)めっき層と、を含む、請求項1から3のいずれか一項に記載の積層セラミックキャパシタ。
  5. 前記第1及び第2絶縁層は、エポキシレジスト(epoxy resist)である、請求項1からのいずれか1項に記載の積層セラミックキャパシタ。
  6. 複数の誘電体層が厚さ方向に積層され、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、
    前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第5及び第6側面に露出する一対の第1及び第2リード部を有する複数の第1及び第2内部電極と、
    前記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、を含み、
    前記第1及び第2外部電極は、
    前記セラミック本体の厚さ−幅の断面において、前記一対の第1及び第2リード部をそれぞれ覆うように前記第5及び第6側面から前記第1及び第2主面にまで形成された一対の第1及び第2導電性ガラス層と、前記第5及び第6側面に形成された前記一対の第1及び第2導電性ガラス層を覆うように前記第5及び第6側面から前記第1及び第2主面にまで形成され、前記一対の第1及び第2導電性ガラス層が前記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層と、銅及びエポキシを含み、前記第1及び第2主面に形成された前記一対の第1及び第2導電性ガラス層をそれぞれ覆うように前記第1及び第2主面から前記第5及び第6側面にまで形成された一対の第1及び第2導電性樹脂層と、を含む、積層セラミックキャパシタ。
  7. 前記第1及び第2外部電極は、前記一対の第1及び第2導電性樹脂層上にそれぞれ形成された一対の第1及び第2めっき層をさらに含む、請求項に記載の積層セラミックキャパシタ。
  8. 前記第1及び第2めっき層は、
    前記第1及び第2導電性樹脂層上に形成されたニッケルめっき層と、
    前記ニッケルめっき層上に形成されたスズめっき層と、を含む、請求項に記載の積層セラミックキャパシタ。
  9. 前記第1及び第2絶縁層は、エポキシレジストである、請求項からのいずれか1項に記載の積層セラミックキャパシタ。
  10. 第1及び第2内部電極が形成された複数のセラミックシートを前記セラミックシートを介して前記第1及び第2内部電極が対向配置されるように積層して加圧することで積層体を用意する段階と、
    前記積層体を1個のキャパシタに対応する領域ごとに切断して焼成することで対向する厚さ方向の第1及び第2主面、前記第1及び第2内部電極が交互に露出する長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体を用意する段階と、
    前記セラミック本体において前記第1及び第2内部電極と電気的に連結されるように第1及び第2外部電極を形成する段階と、を含み、
    前記第1及び第2外部電極を形成する段階は、
    前記セラミック本体の厚さ−長さの断面において、銅及びガラスを含む導電性ペーストを用いて前記第3及び第4端面から前記第1及び第2主面にまで第1及び第2導電性ガラス層を形成する段階と、銅及びエポキシを含む導電性樹脂ペーストを用いて、前記第3及び第4端面から前記第1及び第2主面にまで、前記第1及び第2導電性ガラス層が前記第1及び第2主面に形成された長さより長い長さを有する第1及び第2導電性樹脂層を形成する段階と、エポキシレジストを用いて、前記第3及び第4端面に形成された前記第1及び第2導電性ガラス層及び前記第1及び第2導電性樹脂層を覆うように、前記第3及び第4端面から前記第1及び第2主面にまで、前記第1及び第2導電性樹脂層が前記第1及び第2主面に形成された長さより短い長さを有し、前記第1及び第2導電性樹脂層の一部を露出させる第1及び第2絶縁層を形成する段階と、前記第1及び第2主面において前記第1及び第2絶縁層から露出された前記第1及び第2導電性樹脂層の表面をめっき処理する段階と、を含む、積層セラミックキャパシタの製造方法。
  11. 前記積層体を用意する段階は、前記複数のセラミックシートを厚さ方向に積層して加圧することで前記積層体を用意する、請求項10に記載の積層セラミックキャパシタの製造方法。
  12. 前記積層体を用意する段階は、前記複数のセラミックシートを幅方向に積層して加圧し、第1または第2内部電極が形成されない少なくとも一つのセラミックシートを介在することで、前記積層体が幅方向にギャップ層を有するようにする、請求項10または11に記載の積層セラミックキャパシタの製造方法。
  13. 両側に延長された一対の第1及び第2リード部をそれぞれ有するように第1及び第2内部電極が形成された複数のセラミックシートを、前記セラミックシートを介して前記第1及び第2内部電極が配置対向されるように積層して加圧することで積層体を用意する段階と、
    前記積層体を1個のキャパシタに対応する領域ごとに切断して焼成することで対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び前記一対の第1及び第2リード部が露出する幅方向の第5及び第6側面を有するセラミック本体を用意する段階と、
    前記セラミック本体において前記第1及び第2内部電極と電気的に連結されるように第1及び第2外部電極を形成する段階と、を含み、
    前記第1及び第2外部電極を形成する段階は、前記セラミック本体の厚さ−幅の断面において、銅及びガラスを含む導電性ペーストを用いて前記一対の第1及び第2リード部をそれぞれ覆うように前記第5及び第6側面から前記第1及び第2主面にまで一対の第1及び第2導電性ガラス層を形成する段階と、エポキシレジストを用いて、前記第5及び第6側面に形成された前記一対の第1及び第2導電性ガラス層を覆うように、前記第5及び第6側面から前記第1及び第2主面にまで、前記第1及び第2導電性ガラス層が前記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層を形成する段階と、銅及びエポキシを含む導電性樹脂ペーストを用いて前記第1及び第2主面に形成された前記一対の第1及び第2導電性ガラス層をそれぞれ覆うように前記第1及び第2主面から前記第5及び第6側面にまで一対の第1及び第2導電性樹脂層を形成する段階と、を含む、積層セラミックキャパシタの製造方法。
  14. 前記第1及び第2導電性樹脂層を形成する段階の後に、前記第1及び第2導電性樹脂層の表面をめっき処理する段階をさらに含む、請求項13に記載の積層セラミックキャパシタの製造方法。
  15. 上部に第1及び第2電極パッドを有する印刷回路基板と、
    前記印刷回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、
    前記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、前記セラミック本体内において前記誘電体層を介して前記第3及び第4端面に交互に露出するように配置された複数の第1及び第2内部電極と、前記第1及び第2内部電極と電気的に連結され、前記第1または第2主面において前記第1及び第2電極パッドとはんだで連結された第1及び第2外部電極と、を含み、
    前記第1及び第2外部電極は、前記セラミック本体の厚さ−長さの断面において、前記第3及び第4端面から前記第1及び第2主面にまで形成された第1及び第2導電性ガラス(glass)層と、銅(Cu)及びエポキシ(epoxy)を含み、前記第1及び第2導電性ガラス層上に形成され、前記第3及び第4端面から前記第1及び第2主面にまで形成され、前記第1及び第2導電性ガラス層が前記第1及び第2主面に形成された長さより長い長さを有する第1及び第2導電性樹脂層と、前記第3及び第4端面に形成された前記第1及び第2導電性ガラス層及び前記第1及び第2導電性樹脂層を覆うように前記第3及び第4端面から前記第1及び第2主面にまで形成され、前記第1及び第2導電性樹脂層が前記第1及び第2主面に形成された長さより短い長さを有し、前記第1及び第2導電性樹脂層の一部を露出させる第1及び第2絶縁層と、前記第1及び第2主面において前記第1及び第2絶縁層から露出された前記第1及び第2導電性樹脂層上に形成された第1及び第2めっき層と、を含む、積層セラミックキャパシタの実装基板。
  16. 前記積層セラミックキャパシタは、
    前記セラミック本体が前記複数の誘電体層を厚さ方向に積層して形成される、請求項15に記載の積層セラミックキャパシタの実装基板。
  17. 前記積層セラミックキャパシタは、
    前記セラミック本体が前記複数の誘電体層を幅方向に積層して形成され、幅方向に少なくとも一つのギャップ層が形成される、請求項15に記載の積層セラミックキャパシタの実装基板。
  18. 前記第1及び第2めっき層は、
    前記第1及び第2導電性樹脂層上に形成されたニッケル(Ni)めっき層と、
    前記ニッケルめっき層上に形成されたスズ(Sn)めっき層と、を含む、請求項15から17のいずれか一項に記載の積層セラミックキャパシタの実装基板。
  19. 前記積層セラミックキャパシタは、
    前記第1及び第2絶縁層がエポキシレジスト(epoxy resist)で形成される、請求項15から18のいずれか1項に記載の積層セラミックキャパシタの実装基板。
  20. 上部に第1及び第2電極パッドを有する印刷回路基板と、
    前記印刷回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、
    前記積層セラミックキャパシタは、複数の誘電体層が厚さ方向に積層され、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第5及び第6側面に露出する一対の第1及び第2リード部を有する複数の第1及び第2内部電極と、前記第1及び第2内部電極と電気的に連結され、前記第1または第2主面において前記第1及び第2電極パッドとはんだで連結された第1及び第2外部電極と、を含み、
    前記第1及び第2外部電極は、前記セラミック本体の厚さ−幅の断面において、前記一対の第1及び第2リード部をそれぞれ覆うように前記第5及び第6側面から前記第1及び第2主面にまで形成された一対の第1及び第2導電性ガラス層と、前記第5及び第6側面に形成された前記一対の第1及び第2導電性ガラス層を覆うように前記第5及び第6側面から前記第1及び第2主面にまで形成され、前記一対の第1及び第2導電性ガラス層が前記第1及び第2主面に形成された長さより短い長さを有する第1及び第2絶縁層と、銅及びエポキシを含み、前記第1及び第2主面に形成された前記一対の第1及び第2導電性ガラス層をそれぞれ覆うように前記第1及び第2主面から前記第5及び第6側面にまで形成された一対の第1及び第2導電性樹脂層と、を含む、積層セラミックキャパシタの実装基板。
  21. 前記積層セラミックキャパシタは、
    前記第1及び第2外部電極が前記第1及び第2導電性樹脂層上に形成された第1及び第2めっき層をさらに含む、請求項20に記載の積層セラミックキャパシタの実装基板。
  22. 前記第1及び第2めっき層は、
    前記第1及び第2導電性樹脂層上に形成されたニッケルめっき層と、
    前記ニッケルめっき層上に形成されたスズめっき層と、を含む、請求項21に記載の積層セラミックキャパシタの実装基板。
  23. 前記積層セラミックキャパシタは、
    前記第1及び第2絶縁層がエポキシレジスト(epoxy resist)で形成される、請求項20から22のいずれか1項に記載の積層セラミックキャパシタの実装基板。
JP2013261280A 2013-07-22 2013-12-18 積層セラミックキャパシタ、その実装基板及び製造方法 Active JP5804577B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2013-0086096 2013-07-22
KR1020130086096A KR101434108B1 (ko) 2013-07-22 2013-07-22 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법

Publications (2)

Publication Number Publication Date
JP2015023272A JP2015023272A (ja) 2015-02-02
JP5804577B2 true JP5804577B2 (ja) 2015-11-04

Family

ID=51751294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013261280A Active JP5804577B2 (ja) 2013-07-22 2013-12-18 積層セラミックキャパシタ、その実装基板及び製造方法

Country Status (4)

Country Link
US (1) US9245690B2 (ja)
JP (1) JP5804577B2 (ja)
KR (1) KR101434108B1 (ja)
CN (1) CN104332310B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9270102B2 (en) * 2013-07-30 2016-02-23 Ford Global Technologies, Inc. Multilayered bus bar
KR102097329B1 (ko) * 2013-09-12 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
KR102070233B1 (ko) * 2014-11-10 2020-01-28 삼성전기주식회사 복합 전자부품, 그 실장 기판 및 포장체
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
KR102139762B1 (ko) * 2015-01-08 2020-07-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101701022B1 (ko) * 2015-01-20 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
KR101994747B1 (ko) * 2015-09-04 2019-07-01 삼성전기주식회사 커패시터 부품
JP6795292B2 (ja) * 2015-09-15 2020-12-02 Tdk株式会社 積層電子部品
JP6421138B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6309991B2 (ja) * 2016-03-25 2018-04-11 太陽誘電株式会社 積層セラミックコンデンサ
JP6421137B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
KR101892802B1 (ko) * 2016-04-25 2018-08-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2017220525A (ja) * 2016-06-06 2017-12-14 株式会社村田製作所 積層セラミック電子部品
JP2017220522A (ja) * 2016-06-06 2017-12-14 株式会社村田製作所 積層セラミック電子部品
KR101883061B1 (ko) 2016-09-08 2018-07-27 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2018088451A (ja) * 2016-11-28 2018-06-07 株式会社村田製作所 積層セラミックコンデンサ
KR20180073358A (ko) 2016-12-22 2018-07-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190036346A (ko) * 2017-09-27 2019-04-04 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190073974A (ko) * 2017-12-19 2019-06-27 삼성전기주식회사 커패시터 부품
US11158459B2 (en) * 2018-11-08 2021-10-26 Murata Manufacturing Company, Ltd. Ceramic electronic component and method for manufacturing ceramic electronic component
JP2020129577A (ja) * 2019-02-07 2020-08-27 株式会社東芝 コンデンサ及びコンデンサモジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120604B2 (ja) * 1990-03-26 1995-12-20 株式会社村田製作所 セラミック電子部品の製造方法
JPH0684687A (ja) * 1992-08-31 1994-03-25 Toshiba Corp セラミックチップ部品およびチップ部品実装構造
KR100277382B1 (ko) * 1995-08-18 2001-01-15 사토 히로시 다층전자부품
JP2001307947A (ja) * 2000-04-25 2001-11-02 Tdk Corp 積層チップ部品及びその製造方法
US6496355B1 (en) * 2001-10-04 2002-12-17 Avx Corporation Interdigitated capacitor with ball grid array (BGA) terminations
JP2003318059A (ja) 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ
JP4827157B2 (ja) 2002-10-08 2011-11-30 Tdk株式会社 電子部品
JP3847265B2 (ja) 2003-03-20 2006-11-22 Tdk株式会社 電子部品
DE112006001440B4 (de) * 2005-06-10 2010-06-02 Murata Manufacturing Co. Ltd. Dielektrische Keramik und Vielschicht-Keramikkondensator
CN101454852B (zh) * 2006-06-28 2011-03-23 株式会社村田制作所 陶瓷电子部件及其制造方法
JP4656064B2 (ja) 2007-02-02 2011-03-23 Tdk株式会社 積層コンデンサ
WO2008099772A1 (ja) * 2007-02-14 2008-08-21 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその製造方法
JP5289794B2 (ja) 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
KR100910527B1 (ko) * 2007-09-28 2009-07-31 삼성전기주식회사 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법
JP5211970B2 (ja) 2008-09-17 2013-06-12 株式会社村田製作所 セラミック電子部品の製造方法
KR101053329B1 (ko) 2009-07-09 2011-08-01 삼성전기주식회사 세라믹 전자부품
KR101058697B1 (ko) 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
KR101228752B1 (ko) 2011-11-04 2013-01-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법

Also Published As

Publication number Publication date
US9245690B2 (en) 2016-01-26
US20150022945A1 (en) 2015-01-22
JP2015023272A (ja) 2015-02-02
CN104332310B (zh) 2017-05-03
CN104332310A (zh) 2015-02-04
KR101434108B1 (ko) 2014-08-25

Similar Documents

Publication Publication Date Title
JP5804577B2 (ja) 積層セラミックキャパシタ、その実装基板及び製造方法
JP6351159B2 (ja) 積層セラミック電子部品及びその実装基板並びに製造方法
JP6369853B2 (ja) 積層セラミックキャパシタ
JP2015216337A (ja) 積層セラミックキャパシター、アレイ型積層セラミックキャパシター、その製造方法、及びその実装基板
JP2015019032A (ja) 積層セラミックキャパシタ及びその製造方法
JP2015204451A (ja) 積層セラミックキャパシタ及びその製造方法、並びにその実装基板
JP5916682B2 (ja) 積層セラミックキャパシタ及びその実装基板
JP5684339B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP2015095646A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP2014187058A (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの実装基板及び積層セラミックキャパシタの製造方法
KR20160139409A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2015015446A (ja) 積層セラミックキャパシタ及びその実装基板
KR102122931B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20190036265A (ko) 복합 전자부품 및 그 실장 기판
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2017195392A (ja) 積層セラミックキャパシタ
JP2015204453A (ja) 積層セラミックキャパシタ及びその実装基板
JP2015015445A (ja) 積層セラミックキャパシタ及びその実装基板並びに製造方法
CN109427480B (zh) 复合电子组件及具有该复合电子组件的板
JP2014072516A (ja) 積層セラミック電子部品
JP5694409B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
KR20190023551A (ko) 복합 전자부품, 그 실장 기판
KR20190021081A (ko) 복합 전자부품, 그 실장 기판
KR102109639B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150827

R150 Certificate of patent or registration of utility model

Ref document number: 5804577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250