CN102224771A - 印刷线路板及其制造方法 - Google Patents

印刷线路板及其制造方法 Download PDF

Info

Publication number
CN102224771A
CN102224771A CN2009801436424A CN200980143642A CN102224771A CN 102224771 A CN102224771 A CN 102224771A CN 2009801436424 A CN2009801436424 A CN 2009801436424A CN 200980143642 A CN200980143642 A CN 200980143642A CN 102224771 A CN102224771 A CN 102224771A
Authority
CN
China
Prior art keywords
pattern
opening
printed substrate
cored
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801436424A
Other languages
English (en)
Other versions
CN102224771B (zh
Inventor
横田英树
宫崎政志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN102224771A publication Critical patent/CN102224771A/zh
Application granted granted Critical
Publication of CN102224771B publication Critical patent/CN102224771B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种能够提高部件安装用凹腔的底部的机械强度、提高可靠性的印刷线路板。本发明提供的印刷线路板(10)，其在金属芯(11)的表面与背面的一个面形成绝缘层(16)、并且将形成于上述金属芯(11)的开口(12)作为部件安装用凹腔(15a)使用，在该印刷线路板(10)中，在上述绝缘层(16)的、与成为上述凹腔(15a)的底部的部分相对的绝缘层的表面部分形成有加强图案(30)。上述加强图案(30)使用与形成于上述绝缘层(16)的布线图案(28c、29c)相同的材料且与该布线图案(28c、29c)同时形成。

Description

印刷线路板及其制造方法
技术领域
本发明涉及线路板，详细而言，涉及具备用于安装电子部件的收纳凹腔的印刷线路板及其制造方法。
背景技术
近年来，对于电子设备的薄型化的要求日益增高，要求使设备内置品、尤其是安装有电子部件的印刷线路板的厚度进一步变薄。安装有电子部件的印刷线路板的厚度(以下，为便于说明而称为A)为印刷线路板自身的厚度(以下，为便于说明而称为B)加上部件的高度(以下，为便于说明而称为C)而得的值(A＝B+C)，为了符合上述要求，使B或C的一方或双方变小即可。虽然如此，但是，B(印刷线路板自身的厚度)或C(部件的高度)的减少存在自身的限度，因此需要某种解决办法。
关于这一点，在下述专利文献1中公开有在印刷线路板形成凹腔、在该凹腔安装部件的技术(以下称为现有技术)。根据该现有技术，例如在设凹腔的深度为D时，能够获得与使部件的高度(C)实质上仅减少D的量相同的效果，能够大幅地减少部件安装状态的印刷线路板的厚度A。
但是，在上述现有技术的印刷线路板中，电子部件安装用的凹腔的“底部”的强度较弱，例如在将电子部件安装于凹腔时，不在具有具备强度的平面的夹具上对形成底部的绝缘层的下表面进行作业，在这种情况下，特别是部件的高度C高于凹腔的深度D的情况下，由于施加于部件表面的按压力，会在部件安装用的凹腔产生裂缝。在最坏的情况下，存在底部脱落的问题。在部件的高度C与凹腔的深度D相比为较低的情况下，也是有时可能发生的问题。
图18是现有技术的结构图。在该图中，印刷线路板1构成为，在金属片2的一个面依次贴合树脂薄膜3和绝缘片4，并且在形成于该金属片2的凹腔5安装电子部件6。此处，A表示部件安装状态的印刷线路板1的厚度，B表示印刷线路板1自身的厚度，C表示部件6的高度，D表示凹腔5的深度，此处为C＞D的状态，即成为部件6的一部分从凹腔5突出的状态。
在这样的电子部件安装状态的情况下，在将印刷线路板1组装入电子设备时，存在向部件6的表面施加有非本意的按压力P的情况。或者，即使在组装印刷线路板1之后，也存在通过电子设备的筐体向部件6的表面施加同样的按压力P的情况。
印刷线路板1的机械强度主要由金属片2确保，但是缺少该金属片2的部分、即凹腔5的底部5a的强度依赖于远比金属片2脆弱的树脂薄膜3和绝缘片4的强度，因此，根据上述按压力P的大小，存在该凹腔5的底部5a脱落的可能性。
近来对具有部件安装用的凹腔的印刷线路板的市场需要开始涉及迄今为止未被作为对象的超薄型的、例如1mm厚度或其以下的厚度的印刷线路板。在这样的超薄型的印刷线路板中，上述机械脆弱性的问题变得更加严重。成为凹腔的底部的绝缘层的厚度仅为零点几mm，即使极弱的力量也存在产生裂缝、底部脱落的情况。
在具有部件安装用的凹腔的印刷线路板进入市场时，成为其对象的板的厚度远超过1mm。因此，虽然凹腔的形成例如也能够通过利用机械加工对板进行切削等容易地实现，但是为了在仅有1mm或其以下的厚度的超薄型印刷板形成凹腔，首先需要克服上述的问题(凹腔的底部的机械性脆弱度)，只要不克服该问题，就不能满足近来的市场需要。
例如在0.5mm厚度的板形成深度0.4mm的凹腔，这利用现有技术能够充分地实现。能够与该凹腔的深度的量相应地使模块变薄。尽管不过0.4mm程度的效果，也能够充分地满足近来的市场需要。对该市场需要的阻碍因素主要是上述凹腔的底部的机械性脆弱度。
专利文献1：日本特开昭55-145390号公报
发明内容
发明所要解决的问题
因此，本发明的目的在于提供能够实现提高部件安装用的凹腔的底部的机械强度、提高可靠性的印刷线路板及其制造方法。
用于解决问题的方式
为了实现上述目的，发明的第一观点是一种印刷线路板，其通过在片状金属芯的收纳电子部件的预定位置形成贯通两个主面的开口，且在上述金属芯的一个主面形成绝缘层来堵塞上述开口的一方来形成凹腔，在上述凹腔安装电子部件，在该印刷线路板中，在上述绝缘层的不与上述金属芯相接的面上形成有：用于连接上述电子部件的电极的布线图案；和在与上述凹腔对应的大致区域不与上述布线图案接触的加强图案。
发明的第二观点是，在发明的第一观点的印刷线路板中，上述加强图案与形成在同一面上的布线图案的材料相同，且与该布线图案同时形成。
发明的第三观点是，在发明的第一观点的印刷线路板中，上述加强图案形成为比上述开口的区域大。
发明的第四观点是，在发明的第一观点的印刷线路板中，上述加强图案的平面形状为矩形。
发明的第五观点是，在发明的第四观点的印刷线路板中，上述加强图案具有多个小孔。
发明的第六观点是，在发明的第一观点的印刷线路板中，上述加强图案的平面形状为被分割的形状。
发明的第七观点是一种印刷电路板的制造方法，其包括：通过在片状金属芯设置环形开口来形成岛状部的工序，其中该环形开口在桥部断开；在上述金属芯的一个主面形成具有绝缘层和布线图案的布线层的工序；在上述金属芯的另一个主面形成具有绝缘层、布线图案和加强图案的布线层的工序；在上述一个布线层将与上述岛状部相对应的区域开口的工序；和利用该开口除去上述岛状部的工序。
发明的第八观点是，在发明的第七观点的印刷电路板的制造方法中，还包括当形成上述布线层的绝缘层时以绝缘体填埋上述岛状部周围的上述开口的工序。
发明的第九观点是，在发明的第七观点的印刷电路板的制造方法中，上述加强图案与形成在同一面上的布线图案的材料相同，且与该布线图案同时形成。
发明的第十观点是，在发明的第七观点的印刷电路板的制造方法中，上述加强图案形成为比与上述岛状部相对应的区域的开口区域大。
发明的第十一观点一种印刷线路板的制造方法，其包括：在片状金属芯的一个主面形成布线层的工序，其中，该布线层具有绝缘层和在该绝缘层上形成的布线图案；在上述金属芯的另一个主面形成布线层的工序，其中，该布线层具有绝缘层、在该绝缘层上形成的布线图案和加强图案；在上述一个主面的上述布线层对收纳电子部件的预定区域开口的工序；和利用该开口在上述金属芯形成与上述开口大致相同的大小的开口的工序。
发明的第十二观点是，在发明的第九观点的印刷电路板的制造方法中，在上述金属芯形成开口的工序是利用蚀刻形成开口的工序。
发明的第十三观点是，在发明的第十一观点的印刷电路板的制造方法中，上述加强图案与形成在同一面上的布线图案的材料相同，且与该布线图案同时形成。
发明的第十四观点是，在发明的第十一观点的印刷电路板的制造方法中，上述加强图案形成为比相当于上述岛状部的区域的开口区域大。
发明的效果
根据本发明，能够提供能实现提高构成电子部件安装用的凹腔的底部的部分的机械强度、提高可靠性的印刷线路板及其制造方法。
对于本发明的上述目的、除此之外的目的、结构特征和作用效果，通过以下的说明和添加的附图来进一步阐释清楚。
附图说明
图1是横切第一实施方式的印刷线路板的收纳电子部件的凹腔的中央的截面图。
图2是对图1的A-A向视的范围的平面的从附图的下面侧观察时的加强图案30的平面图。
图3是第一实施方式的印刷线路板的制造工序图(第1～第3工序)。
图4是第一实施方式的印刷线路板的制造工序图(第4～第6工序)。
图5是第一实施方式的印刷线路板的制造工序图(第7～第9工序)。
图6是第一实施方式的印刷线路板的制造工序图(第10～第12工序)。
图7是第一实施方式的印刷线路板的制造工序图(第13～第15工序)。
图8是表示第一实施方式的印刷线路板的金属芯的岛状部38的部分平面图。
图9是第一实施方式的印刷线路板的第16工序的制造工序图。
图10是表示加强图案30的第一变形例的附图。
图11是表示加强图案30的第二变形例的附图。
图12是表示加强图案30的第三变形例(a)和第四变形例(b)的附图。
图13是表示加强图案30的第五变形例的附图，(a)是其平面图，(b)是(a)的B-B截面图。
图14是表示加强图案30的第六变形例的附图。
图15是第二实施方式的印刷线路板的制造工序图(第1～第3工序)。
图16是第二实施方式的印刷线路板的制造工序图(第4～第6工序)。
图17是第二实施方式的印刷线路板的制造工序图(第7～第9工序)。
图18是现有技术的概略结构图。
具体实施方式
(第一实施方式)
以下参照附图对本发明的实施方式进行说明。
首先对结构进行说明。
图1是横切实施方式的印刷线路板的代表性电子部件收纳凹腔的中央的截面图。在该图中，印刷线路板10具有片状金属芯11和在该金属芯11的上下面(两个主面)分别形成的多层布线层，其中，该金属芯11由具有导电性且刚性高的、典型的是铜等原料形成。另外，所谓的“上下”是指正对附图时的附图的上下方向。以下将位于金属芯11的下面的多层布线层称为下面层16，将位于上面的多层布线层称为上面层17。
在金属芯11的重要之处，为了配设电子部件而形成有贯通金属芯11的上下面的一个或多个开口，即，形成有贯通金属芯11的表面和背面的矩形开口。在该图的示例中，形成有位于图的左侧的开口12和位于右侧的开口13这两个开口。右侧的开口13作为用于收容具有与金属芯11的厚度同等或其以下的较低的高度的高度低的电子部件14的凹腔14a使用，左侧的开口12作为用于收容高度比金属芯11的厚度大很多的高度高的电子部件15的凹腔15a使用。不过，左侧的开口12的内周侧面被规定的厚度的绝缘体21a(与后述的第一绝缘层21相同的绝缘体)覆盖，因此开口12的实质上的开口部、即实质上作为凹腔15a使用的部分为减去该绝缘体的厚度的部分。
另外，这些高度低的电子部件14、高度高的电子部件15例如是电容器、电阻、集成电路、晶体管等，特别是作为高度高的电子部件15，代表性的是电感器。这是因为，电感器是在纵长较长的立方体盒内收纳卷设有线圈的绕线管(bobbin)而制成的，与电容器、电阻等其它电子部件相比，难以实现小型化，高度变高的倾向较强。
此外，在凹腔15a的内周的侧面形成的绝缘体21a的左右两处形成有孔39a、40a，在这些孔39a、40a，之后进行详细说明的桥39、40(不过，是蚀刻后的桥39、40)残留在壁面。
在本实施方式中，下面层16具有从离金属芯11近处起依次叠层有第一绝缘层18、第二绝缘层19和镀敷20的叠层结构，同样，上面层17也具有从离金属芯11近处起依次叠层有第一绝缘层21、第二绝缘层22和镀敷23的叠层结构。另外，在图示的例子中下面层16和上面层17分别具有二层的绝缘层结构，但是并不仅限于此。也可以为超过二层的多层结构。
上面层17进一步包括：在第一绝缘层21的表面、用于构成电路的连接位置(以下将说明同样的主旨的词仅以“重要位置”来表达)形成的导电部24a、25a、26a、27a；在第二绝缘层21的表面形成的布线图案24b、25b、26b、27b；在第二绝缘层22的表面的重要位置形成的导电部24c、25c、26c、27bc；和在第二绝缘层22的表面的重要位置形成的布线图案24d、25d、26d、27d，将它们相互电连接，构成第一电极24～第四电极27。
另一方面，下面层16也进一步包括在第一绝缘层18的重要位置形成的导电部28a、28b、29a、29b，和在第二绝缘层19的重要位置形成的布线图案28c、29c，并将这些电连接，构成第五电极28和第六电极29。此处，在下面层16的第二绝缘层19，不仅形成有上述布线图案28c、29c，而且形成有由与该布线图案28c、29c相同的材料构成的加强图案30。
图2是对图1的A-A向视的范围的平面从附图的下面侧观察时的加强图案30的平面图。在(a)中，以阴影表示的加强图案30与在第一绝缘层18的重要位置形成的布线图案28c、29c位于同一个面上，并且，以围着这些布线图案28c、29c的周围且与这些布线图案28c、29c分离的方式电绝缘。在图中，空出小间隙a。
加强图案30的外形具有矩形形状(图中为横长较长的矩形的例子)，并且，其纵尺寸b和横尺寸c设定为比在金属芯11形成的开口12的开口部的纵尺寸d和横尺寸e大。即，为b＞d和c＞e的关系。
现在，如果设b与d的一边侧的差为x、设c与e的一边侧的差为y，则这些x和y在图中成为表示开口12的开口边缘的虚线与加强图案30的外形线之间的距离，总之，这些x、y表示加强图案30与金属芯11的重叠部分的大小。即，如(b)的阴影所示，加强图案30的周边部的x、y的宽度的镶边的面积部分与金属芯11相对(置)。
接着，说明制造工序。
图3～图7是表示实施方式的印刷线路板的制造工序的截面图。这些截面中的开口12的部分的截面表示通过图8的桥39、40的中央的弯曲形的截面。
(1)第1工序……图3(a)
首先，除去金属芯11的收纳电子部件的预定部分，形成开口12、13。不过，对于图左侧的开口12，不将该开口12的内侧完全除去，而留下通过如图8所示那样的桥39、40与金属芯11相连的岛状部38。在岛状部38与其周围的金属芯11之间设置有外槽状开口38a，在该开口38a架设有桥39、40。
此处简单地说明岛状部38和桥39、40的形成方法。首先，在图3a的上面侧以如下方式形成：仅留下外槽状开口18a的形成预定部，利用在印刷蚀刻掩膜或贴附薄膜后曝光并显影等方法形成。接着，图3a的下面侧以如下方式形成：仅留下外槽状开口18a和桥39、40的形成预定部，形成蚀刻掩膜。如果在该状态下进行蚀刻，则如图3a的截面图所示，成为如下状态，即，外槽状开口18a被形成为贯通孔，同时，桥39、40部分仅剩下上面侧，下面侧被蚀刻而形成孔，从而形成利用桥39、40与开口18a的周围的部分相连的岛状部38。
另外，上述开口18a的作用是为了在对上面层16的绝缘层21进行冲压成型时，将绝缘材料向开口18a内填充成型，在之后的工序中使其成为收纳电子部件时的绝缘壁，以及为了在之后的工序中除去岛状部38时容易除去。
桥39、40的作用在于将岛状部38可靠地维系在金属芯11保持机械强度，但是维系的作用不过是暂时的。即，在之后的工序(参照图5(c))中除去岛状部38时，不再需要该桥39、40的作用。发挥该作用的桥39、40的优选实施方式(个数、大小、厚度、纵方向的位置)如下所述。
首先，对于“个数”，为了发挥上述作用、即为了将岛状部38可靠地维系在金属芯11保持强度，优选采用多个(三个以上)。但是，如果这样，则除去岛状部38时会在凹腔15a的内周侧壁面留下多个孔状部、例如被蚀刻的桥孔(参照图1的孔39a、40a)，因此不优选。另一方面，如果数量过少(典型的是1个桥)则岛状部38以悬臂状态与金属芯11相连，从而不能得到充分的机械强度。因此，存在不能发挥上述作用的可能性，因此不优选。但是，在经过充分的验证确认能够发挥上述作用时，也可以采用这样少的个数(即一个桥)。例如，宽度大的桥，即使只有一个也能够发挥上述作用。因此，实用上的个数为比一个多比三个少的两个，实施方式的桥39、40的个数(两个)就是根据该观点决定的。因此，该个数(两个)不过是表示最佳的实施方式(即最优模式)的个数。原理上，只要是能够得到规定的机械强度的个数就可以。
接着，对桥39、40的“大小(长度、宽度)”进行说明。它们均为了在之后的工序中除去而越小越好。此外，桥39、40的“宽度”能够自由地设定。例如0.3mm、0.2mm或0.1mm中的任一个均可。顺便说一下，0.1mm以下的值因为在蚀刻中难以制作，所以被认为在量产级别的使用有困难。
接着，对桥39、40的“厚度”进行说明。桥39、40的合适的厚度由与金属芯11的厚度的关系决定。例如，桥39、40的厚度与金属芯11的厚度相同的情况因为与其厚度对应地上述“孔”(被蚀刻的桥孔；参照图1的孔39a、40a)变大、从而桥39、40的蚀刻面大幅露出，所以不恰当。因此，优选桥39、40的厚度比金属芯11的厚度小。根据金属芯11的厚度，例如如果令金属芯11的厚度为1mm左右，则也可以为其一半左右、即桥39、40的厚度为0.5mm左右也可以。不过，该数值(0.5mm)仅仅是目标而已。是尽量小的厚度并且能够在制造工序中形成且除去的厚度即可。
接着，对桥39、40的“位置(在截面观察时的位置)”进行说明。在使桥39、40的厚度比金属芯11的厚度小的情况下，桥39、40的位置能够从(甲)距凹腔15a的底部最远的位置、(乙)距凹腔15a的底部最近的位置、(丙)它们中间的位置中选择一个，选择哪一个均可。在此，在实施方式中采用了(甲)。
对岛状部38进行说明。
图8是表示岛状部38的平面图。如图所示，岛状部38通过在附图左右相对的边形成的桥39、40与金属芯11相连，该岛状部38的横尺寸f和纵尺寸g是与用于收容高度高的电子部件15的凹腔15a的开口部的横尺寸和纵尺寸分别大致相等的值。此外，在岛状部38的周围设置有外槽状开口38a，以将该开口38a分为两部分的方式形成有桥39、40。此处，如果设图的纵方向的开口38a的宽度为h、设横方向的开口38a的宽度为i，则为f+2i＜c、g+2h＜b的关系。c、b是加强图案30的纵横尺寸(c为横尺寸，b为纵尺寸)。通过满足该关系(f+2i＜c、g+2h＜b)，能够满足图2中的加强图案30与开口12的关系、即“b＞d”和“c＞e”，能够在加强图案30与金属芯11之间设置用于调整强度的重叠(图2(b)的阴影部分)。
另外，作为形成开口12、13时的金属芯11的桥39、40的除去方法，例如能够考虑金属蚀刻、切削等，既可以是其中的任一种方法，也可以是其它方法。
(2)第2工序……图3(b)
接着，在金属芯11的下面形成第一绝缘层18，以形成开口12、13的底部的方式将一侧用绝缘层(下面层)堵塞，由此，在开口13形成用于收容高度低的电子部件14的凹腔14a。第一绝缘层18的具体的材料不需考虑。总之，只要是具有电绝缘性的材料即可，例如也可以使用树脂、陶瓷等单独材料、或在玻璃纤维、无纺布等中浸入树脂而得的材料。此外，为了实现第一绝缘层18与金属芯11的密合性，也可以对金属芯11的下面施加化学处理、物理处理。
(3)第3工序……图3(c)
接着，将高度低的电子部件14安装在凹腔14a。
(4)第4工序……图4(a)
接着，在金属芯11的上面，通过冲压处理形成第一绝缘层21。该第一绝缘层21的具体的材料只要是具有电绝缘性的材料、且能够不留空隙地填埋金属芯11的开口12、13中存在的空间的材料即可。例如，第一绝缘层21也可以使用树脂、陶瓷等的材料。此外，在该工序中，也可以施加以提高通过冲压处理形成的绝缘材料与金属芯11之间的密合性为目的的化学处理、物理处理。
(5)第5工序……图4(b)
接着，在金属芯11的上下面的各个形成第一绝缘层18、21的电路的连接用导电部件的预定位置，例如利用激光加工、钻孔加工方法形成孔41～46。
(6)第6工序……图4(c)
接着，向这些孔41～46的内部(或内壁面)施加镀敷或填充导电膏等，形成各导电部24a、25a、26a、27a、28a、29a，进一步，在这些导电部24a、25a、26a、27a、28a、29a上形成铜等的金属膜100、101，对该金属膜100、101进行图案形成，形成布线图案24b、25b、26b、27b、28c、29c。
此处，这些导电部24a、25a、26a、27a、28a、29a和布线图案24b、25b、26b、27b、28c、29c与在之后的工序(第12工序、第14工序)中制作的导电部24c、25c、26c、27c、布线图案24d、25d、26d、27d成为一个整体，构成位于金属芯11的上面的第一电极24～第四电极27和位于金属芯11的下面的第五电极28～第六电极29。
本实施方式的特征在于，在该第6工序中，在对金属膜100、101进行图案形成、形成布线图案24b、25b、26b、27b、28c、29c时，同时在金属芯11的下面形成加强图案30。即，本来(现有技术)在金属芯11的下面仅形成布线图案28c、29c，但是，在本实施方式中，从金属膜101同时形成布线图案28c、29c和加强图案30，在这一点具有结构上的特征。
根据该特征，能够提高在金属芯11形成的部件收容用的凹腔14a、15a的底面的机械强度、能够避免底部脱落那样的最坏的情况。不过，在本阶段，仅形成有凹腔14a，凹腔15a尚未形成。凹腔15a在后述的第9工序(图5(c)的工序)中形成。
(7)第7工序……图5(a)
接着，在金属芯11的上下面形成第二绝缘层19、22。这些第二绝缘层19、22的具体的材料例如能够使用树脂或陶瓷等单独材料、或者使用使混入有玻璃纤维、无纺布的树脂或陶瓷等成型而得的材料。此外，根据需要，也可以施加目的为提高与第一绝缘层18、21的密合性的化学处理、物理处理。
在使金属芯11的下面层16和上面层17为三层以上的多层的情况下，重复进行这些绝缘层的形成工序和导体层的形成工序(第2工序和第4～第7工序)即可。
(8)第8工序……图5(b)
接着，对上面层17的第一绝缘层21和第二绝缘层22的开口17a的预定形成面照射激光，除去成为开口的区域部分，形成金属芯11的岛状部38露出的开口17a。
(9)第9工序……图5(c)
接着，以该开口17a为蚀刻掩膜，对与金属芯11的岛状部38相连的桥39、40也进行蚀刻，除去岛状部38，使未贯通的部分贯通，形成例如用于收容高度高的电子部件15的凹腔15a。在除去该岛状部38时，桥39、40也在蚀刻掩膜的范围被蚀刻。图示的桥39、40超过蚀刻掩膜的范围，其壁面呈曲面状凹陷，该凹陷是由蚀刻时的一般现象引起的。此外，形成有在凹腔15a的内周侧面的绝缘体21a形成的孔39a、40a。该孔39a、40a是在进行桥39、40的蚀刻时，在超过蚀刻掩膜的范围蚀刻桥39、40的壁面时同时产生的。
另外，也能够不使用蚀刻法，而在上述第8工序中，利用激光加工或钻孔加工方法在形成上面层17的第一绝缘层21和第二绝缘层22的开口17a的同时使金属芯11贯通，除去岛状部38。
因为这样形成的用于收容电子部件的凹腔15a是利用绝缘体21a(与第一绝缘层21同时形成的部件)覆盖开口12的内壁面而得到的，所以能够得到能够防止安装在该凹腔15a的电子部件、例如高度高的电子部件15与金属芯11之间的非本意的电连接(短路)的特有的益处。
(10)第10工序……图6(a)
接着，在形成凹腔15a的底部的部分的第一绝缘层18，利用激光加工或钻孔加工等方法形成孔47、48，使被第一绝缘层18和第二绝缘层19埋着的布线图案28c、29c露出。
(11)第11工序……图6(b)
接着，在上面层17的第二绝缘层22，也利用激光加工或钻孔加工等方法形成孔49～52，使被第二绝缘层22埋着的布线图案24b、25b、26b、27b露出。另外，也可以交换该第11工序和上述第10工序的顺序。
(12)第12工序……图6(c)
接着，向在第11工序中形成的孔49～52的内部或内壁面施加镀敷或填充导电膏等，使它们分别成为导电部24c、25c、26c、27c，并且，在这些导电部24c、25c、26c、27c上形成铜等的金属膜，对该金属膜进行图案形成，形成布线图案24d、25d、26d、27d。
(13)第13工序……图7(a)
接着，在上面层17形成抗焊剂，对表层电极施加镀敷23。
(14)第14工序……图7(b)
接着，将焊锡或导电性粘接剂或各向异性导电粘接剂等导电性材料利用分配法(dispenser)等涂敷在形成凹腔15a的底部的第一绝缘层18的孔47、48，形成导电部28b、29b。该导电部28b、29b与之前形成的导电部28a、29a及布线图案28c、29c一起构成第五电极28和第六电极29。
(15)第15工序……图7(c)
接着，在将电子部件、例如高度高的电子部件15安装在凹腔15a，对各材料进行适当的处理、例如施加用于溶化焊锡的热处理等。作为安装在凹腔15的电子部件，此处以电感器为例。不过，这不过是表示高度超过凹腔15的深度的较高的电子部件的一个例子而已。同样，只要是比金属芯的高度高的部件即可，可以为任何部件。
另外，即使在收敛于金属芯的高度的范围的情况下，在电子部件的收纳的工序中对电子部件施加力的情况下，也形成增强机械强度的加强图案30。
通过执行以上的工序(第1～第15工序)，能够制造具有图1的结构的印刷线路板10。
另外，也可以在上述第15工序之后进行接下来的第16工序。
(16)第16工序
图9是实施方式的印刷线路板的第16工序的制造工序图。
在该工序中，使屏蔽箱49覆盖在通过上述第1～第15工序制造的印刷线路板10上。该屏蔽箱49是使用铝等金属原料或施加有导电覆盖膜的树脂原料(塑料等)等具有电磁屏蔽效果的材料、形成为底面开放的箱形的部件，该开放端面49a、49b与金属芯11的侧面电连接。这样，能够利用屏蔽箱49将印刷线路板10的内外电磁屏蔽，能够采取EMI对策(防止对外部的电磁波放射和来自外部的电磁波的进入)。
因为采用以上那样的结构和制造工序，所以，根据本实施方式能够得到以下的效果。
(一)因为在用于收容高度比较高的电子部件15的凹腔15a的底部设置了加强图案30，所以，即使例如对高度高的电子部件15的顶部施加某种按压力(参照图18的附图标记P)，由于加强图案30的存在，也能够防止在凹腔15a的底部产生裂缝、或底部脱落的情况。因此，能够实现机械强度优异的、可靠性高的印刷线路板10。
(二)加强图案30是有效地利用布线图案28c、29c的残余部分而形成的。即，在第6工序(图4(c))中，在从金属膜101形成布线图案28c、29c时，从该金属膜101同时形成加强图案30。由此，能够在一个工序(第6工序)中同时形成布线图案28c、29c和加强图案30，因此不需要增加新的工序，不会导致成本上升。而且，有效地利用在本来的技术中会除去的部分形成加强图案30，因此也能够节省资源。
(三)此外，因为在用于收容高度高的电子部件15的凹腔15a的内壁面形成有与绝缘体、即第一绝缘层21同时形成的部件，所以能够得到能防止安装在该凹腔15a的电子部件(高度高的电子部件15)与金属芯11之间的非本意的电连接(短路)这样的特有的益处。
(四)此外，对于极薄的(例如仅1mm左右的厚度)多层印刷线路板，也能够形成用于收容高度高的电子部件15的凹腔15a，能够对电子设备的进一步薄型化作出贡献。这是因为包括在金属芯11形成岛状部38的工序、在该金属芯11的两个侧面形成布线层的工序、在一个布线层开口的工序和利用该开口除去上述岛状部38的工序，能够用作用于在岛状部38的除去部分收容高度高的电子部件15的凹腔15a。此外，因为包括利用绝缘体21a填埋在岛状部38的周围形成的外槽状开口38a的工序，所以能够以绝缘体21a覆盖凹腔15a的侧壁面，避免高度高的电子部件15与金属芯11的短路。
接着，对实施方式的变形例进行说明。
图10是表示加强图案30的第一变形例的图。在该第一变形例中，在加强图案30，等间隔或不等间隔或随机地排列形成有多个的小孔31。这样，通过小孔31，第一绝缘层18与第二绝缘层19相接，因此能够提高两个绝缘层18、19的密合性。另外，小孔31的形状并不仅限于图示的例子(圆形)。例如也可以为椭圆、矩形、菱形或其它形状。小孔31的形成比率优选为总面积的20％～30％。这是因为，如果在该范围以上形成，则脱离了加强图案30原来的形成目的，会导致机械强度的下降。
图11是表示加强图案30的第二变形例的图。在该第二变形例中，由分为图左右的第一加强图案30a和第二加强图案30b构成加强图案30。即，将加强图案30分为两个，在其中间设置有空间30c。在这种情况下，也能够在空间30c形成交叉布线。
图12是表示加强图案30的第三变形例(a)和第四变形例(b)的图。在第三变形例(a)中，分割为均为三角形的四个加强图案(第一加强图案32～第四加强图案35)构成加强图案30。第一加强图案32位于开口12的左上角，第二加强图案33位于开口12的右上角，第三加强图案34位于开口12的右下角，第四加强图案35位于开口12的左下角。与第二变形例一样，也能够形成交叉布线。
此外，在第四变形例(b)中，由一个架设在开口12的上边与下边的纵长较长的矩形加强图案36构成加强图案30。
图13是表示加强图案30的第五变形例的图，(a)是其平面图，(b)是(a)的B-B截面图。该加强图案30构成为，沿着其四个边排列形成有多个通孔(via)导体37，该排列形成部分是加强图案与金属芯的重叠部分。(参照图2(b)的阴影部分)通孔导体37的作用有两个。第一作用在于，经该通孔导体37将加强图案30与金属芯11之间电连接。因此，根据该第五变形例，能够使加强图案30与金属芯11为相同电位，一般而言，金属芯11以接地电位使用，因此能够使加强图案30为接地电位，将开口12的底部屏蔽。此外，第二作用在于，能够通过该通孔导体37牢固地连接加强图案30与金属芯11。即，通孔导体37使用金属材料，将加强图案30与金属芯11之间连接起来，由此，能够将这三个部件、即通孔导体37、加强图案30和金属芯11构成为如同一个整体，由此，能够使加强图案30牢固地支承金属芯11，使凹腔15a的底部的强度更坚固。因此，如果重视该第二作用，也可以将通孔导体37解读为“增强孔”。通孔导体37能够在上述工序5之后与同一层的其它通孔一起形成。通孔导体37当然能够根据加强图案30的形状和其它的设计情况自由调整其大小、数量、配置。
此外，在使加强图案30具有屏蔽效果的情况下，还能够得到以下的附带效果。即，在凹腔15a所收容的高度高的电子部件15为电感器的情况下，存在如下倾向：来自该电感器的泄漏磁通流入阻抗低的一方、即处于接地电位的加强图案30。一般而言，泄漏磁通是使电感器的L值下降的主要原因，因此，理想上优选泄漏磁通为零，虽然如此，但是通过利用泄漏磁通流向加强图案30的情况，能够进行L值的细微调整。这是因为，通过使加强图案30的形状产生各种变形、例如图10、图11、图12等所示的变形，使流入这些变形例中的加强图案30的泄漏磁通的量产生变化，由此，能够实现L值的细微调整。
图14是表示加强图案30的第六变形例的附图。在该第六变形例中，将布线图案28c、29c的角102～109整圆，并且将与这些角102～109对应的加强图案30的角110～117也整圆。此处，所谓的“整圆”是指将锐角的部分成为圆滑的线形。其理由是，容易在锐角部分集中高频电场，成为高频特性变动的主要原因，如果使锐角部分消失，则能够抑制该部分的量的电场集中，能够实现高频特性的稳定化。
另外，在以上的实施方式中，为了增强凹腔15a的底部，利用布线图案28c、29c的残余部分形成加强图案30，进一步，也可以不仅形成该加强图案30，而且在下面层16的第一绝缘层18和第二绝缘层19的任一方或双方加入例如加入有玻璃丝网、无纺布的树脂等。这些加入有玻璃交叉、无纺布的树脂也具有相应的增强效果，与上述的加强图案30的存在相结合，能够得到更牢固的增强效果。
(第二实施方式)
接着，对第二实施方式进行说明。与上述第一实施方式的不同点在于用于收容高度高的电子部件15的凹腔15a的制作方法。在上述第一实施方式中，以将金属芯11的一部分作为岛状部38留下、之后再将其除去的方式形成凹腔15a，而在本第二实施方式中，在不制作岛状部的情况下形成凹腔15a，在这方面不同。
对第二实施方式的制造工序进行说明。另外，在以下的说明中，对与上述第一实施方式相同的构成要素标注相同的符号。因此，对于没有特别说明的符号，参照上述第一实施方式。
(1)第1工序……图15(a)
基本与第一实施方式的第1工序(图3(a)～第7工序(图5(a))相同。不同点在于，在金属芯11仅形成开口13。即，在第二实施方式中，不形成开口12。因此，也不形成岛状部38、桥39、40和开口38a。
(2)第2工序……图15(b)
接着，利用激光加工等将上面层17的第一绝缘层21和第二绝缘层22的收纳电子部件的预定部分除去，形成金属芯11的上面露出的开口17a。
(3)第3工序……图15(c)
接着，以该开口17a为蚀刻掩膜对金属芯11进行蚀刻，形成用于收容高度高的电子部件15的凹腔15a。此时，凹腔15a的内壁面不是以虚线100、101表示的直立的垂直面。这是因为，起因于金属芯11的厚度，在蚀刻的进行方式中出现不均匀的情况。实际的内壁面为，凹腔15a的底部表现为山脚(山脉的形状)一样的曲线。因此，凹腔15a的开口面积在接近开口17a的上侧最大，在底侧的部分最小。
(4)第4工序……图16(a)
接着，利用激光加工除去开口17a的周围的多余部分。此时，如果激光光线达到下面层16的表面(第一绝缘层18)，则存在对该第一绝缘层18的表面造成损害的问题，但是在该第二实施方式中，如之前说明的那样，凹腔15a的截面形状中的底部的部分如山脚那样扩展，因此，能够在该山脚部分接收(阻挡)激光光线，能够避免对第一绝缘层18的表面的损害。
(5)第5工序……图16(b)
接着，在凹腔15a的底部(即第一绝缘层18)，利用激光加工、钻孔加工等方法形成孔47、48，使埋在第一绝缘层18的布线图案28c、29c露出，并且在上面层17的第二绝缘层22也利用激光加工、钻孔加工等方法形成孔49～52，使埋在第二绝缘层22的布线图案24b、25b、26b、27b露出。
(6)第6工序……图16(c)
接着，在形成于第5工序的开孔49～52内部(或内壁面)施加金属镀敷、或填充导电膏等，形成布线图案24d、25d、26d、27d。
(7)第7工序……图17(a)
接着，在上面层17形成抗焊剂，对表层电极施加镀敷23。
(8)第8工序……图17(b)
接着，对凹腔15a的底部的孔47、48涂敷焊锡、导电性粘接剂或各向异性导电粘接剂等导电性材料，构成第5电极28和第6电极29。
(9)第9工序……图17(c)
接着，在凹腔15a安装电子部件(高度高的电子部件15)并对各材料进行适当的后处理，例如用于使焊锡溶化的热处理等。作为安装在凹腔15的电子部件，此处以电感器为例。不过，这不过是在例示高度超过凹腔15的深度的较大的电子部件的一个例子而已。同样，只要是高度较高的部件，可以为任何部件。
通过执行以上的工序(第1～第9工序)，能够制造将用于收容高度高的电子部件15的凹腔15a制作于其中的印刷线路板。
因此，根据本第二实施方式，在形成用于收容高度高的电子部件15的凹腔15a时，不需要制作上述第一实施方式的岛状部38。因此，也不需要用于将该岛状部38连接在金属芯11的桥39、40，其结果是，具有不在凹腔15a的内壁面留下蚀刻后的桥39、40的孔(参照图1的附图标记39a、40a)的益处。
此外，在本第二实施方式中，在对金属芯11进行蚀刻、形成凹腔15a时，凹腔15a的底部的部分变窄。这种情况本身(底部的部分变窄)虽然不能不说是伴随着蚀刻的问题，但是实际上是有利之处。即，在第4工序中，在利用激光加工除去凹腔15a的上侧的突出部分、即开口17a的周围的多余部分时，如果激光光线到达凹腔15a的底部(即第一绝缘层18)，则存在对该第一绝缘层18的表面造成损害的问题，但是，因为凹腔15a的截面形状中的底部的部分如山脚那样形成，所以能够在该山脚部分接收(阻挡)激光光线，能够避免对第一绝缘层18的表面的损害。
附图标记的说明
10    印刷线路板
11    金属芯
12    开口
15    高度高的电子部件
15a   凹腔
17a   开口
16    下面层
17    上面层
18、21  第一绝缘层
19、22  第二绝缘层
28c、29c  布线图案
30    加强图案
38    岛状部
38a   开口
39、40桥

Claims (14)

1.一种印刷线路板，其通过在片状金属芯的收纳电子部件的预定位置形成贯通两个主面的开口，且在所述金属芯的一个主面形成绝缘层来堵塞所述开口的一方来形成凹腔，在所述凹腔安装电子部件，该印刷线路板的特征在于：
在所述绝缘层的不与所述金属芯相接的面上形成有：
用于连接所述电子部件的电极的布线图案；和
在与所述凹腔对应的大致区域不与所述布线图案接触的加强图案。
2.如权利要求1所述的印刷线路板，其特征在于：
所述加强图案与形成在同一面上的布线图案的材料相同，且与该布线图案同时形成。
3.如权利要求1所述的印刷线路板，其特征在于：
所述加强图案形成为比所述开口的区域大。
4.如权利要求1所述的印刷线路板，其特征在于：
所述加强图案的平面形状为矩形。
5.如权利要求4所述的印刷线路板，其特征在于：
所述加强图案具有小孔。
6.如权利要求1所述的印刷线路板，其特征在于：
所述加强图案的平面形状为被分割的形状。
7.一种印刷线路板的制造方法，其特征在于，包括：
通过在片状金属芯设置环形开口来形成岛状部的工序，其中该环形开口在桥部断开；
在所述金属芯的一个主面形成具有绝缘层和布线图案的布线层的工序；
在所述金属芯的另一个主面形成具有绝缘层、布线图案和加强图案的布线层的工序：
在所述一个布线层将与所述岛状部相对应的区域开口的工序；和
利用该开口除去所述岛状部的工序。
8.如权利要求7所述的印刷线路板的制造方法，其特征在于：
还包括当形成所述布线层的绝缘层时以绝缘体填埋所述岛状部周围的所述开口的工序。
9.如权利要求7所述的印刷线路板的制造方法，其特征在于：
所述加强图案与形成在同一面上的布线图案的材料相同，且与该布线图案同时形成。
10.如权利要求7所述的印刷线路板的制造方法，其特征在于：
所述加强图案形成为比与所述岛状部相对应的区域的开口区域大。
11.一种印刷线路板的制造方法，其特征在于，包括：
在片状金属芯的一个主面形成布线层的工序，其中，该布线层具有绝缘层和在该绝缘层上形成的布线图案；
在所述金属芯的另一个主面形成布线层的工序，其中，该布线层具有绝缘层、在该绝缘层上形成的布线图案和加强图案；
在所述一个主面的所述布线层对收纳电子部件的预定区域开口的工序；和
利用该开口在所述金属芯形成与所述开口大致相同的大小的开口的工序。
12.如权利要求11所述的印刷线路板的制造方法，其特征在于：
在所述金属芯形成开口的工序是利用蚀刻形成开口的工序。
13.如权利要求11所述的印刷线路板的制造方法，其特征在于：
所述加强图案与形成在同一面上的布线图案的材料相同，且与该布线图案同时形成。
14.如权利要求11所述的印刷线路板的制造方法，其特征在于：
所述加强图案形成为比相当于所述岛状部的区域的开口区域大。
CN200980143642.4A 2008-10-31 2009-10-30 印刷线路板及其制造方法 Expired - Fee Related CN102224771B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-281443 2008-10-31
JP2008281443 2008-10-31
PCT/JP2009/069017 WO2010050627A1 (ja) 2008-10-31 2009-10-30 プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
CN102224771A true CN102224771A (zh) 2011-10-19
CN102224771B CN102224771B (zh) 2015-04-01

Family

ID=42128979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980143642.4A Expired - Fee Related CN102224771B (zh) 2008-10-31 2009-10-30 印刷线路板及其制造方法

Country Status (7)

Country Link
US (1) US8963016B2 (zh)
EP (1) EP2357877B1 (zh)
JP (2) JP5432918B2 (zh)
KR (1) KR101230448B1 (zh)
CN (1) CN102224771B (zh)
TW (1) TWI458400B (zh)
WO (1) WO2010050627A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103402312A (zh) * 2012-08-15 2013-11-20 太阳诱电株式会社 电子部件内置基板
CN104822227A (zh) * 2014-02-05 2015-08-05 Lg伊诺特有限公司 嵌入式印刷电路板
CN105744721A (zh) * 2014-12-26 2016-07-06 欧姆龙汽车电子株式会社 电路基板
CN106449614A (zh) * 2015-08-13 2017-02-22 富士电机株式会社 半导体装置
CN111223823A (zh) * 2018-11-23 2020-06-02 三星电子株式会社 半导体芯片和半导体封装件

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
US9173299B2 (en) 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board
JP5667023B2 (ja) * 2010-09-30 2015-02-12 京セラサーキットソリューションズ株式会社 集合配線基板および電子装置の実装方法
CN103270819B (zh) * 2010-10-20 2016-12-07 Lg伊诺特有限公司 印刷电路板及其制造方法
DE102010060855A1 (de) * 2010-11-29 2012-05-31 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
KR101167453B1 (ko) * 2010-12-23 2012-07-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
CN103460822B (zh) 2011-04-04 2016-08-10 株式会社村田制作所 芯片元器件内置树脂多层基板及其制造方法
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
KR101326999B1 (ko) 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2013137710A1 (en) 2012-03-13 2013-09-19 Intel Corporation (A Corporation Of Delaware) Microelectronic device attachment on a reverse microelectronic package
US10136516B2 (en) 2012-03-13 2018-11-20 Intel Corporation Microelectronic device attachment on a reverse microelectronic package
WO2013162519A1 (en) * 2012-04-24 2013-10-31 Intel Corporation Suspended inductor microelectronic structures
JP6124513B2 (ja) * 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法
JP5400235B1 (ja) * 2012-11-09 2014-01-29 太陽誘電株式会社 電子部品内蔵基板
JP5342704B1 (ja) * 2012-11-12 2013-11-13 太陽誘電株式会社 高周波回路モジュール
KR101420537B1 (ko) * 2012-12-14 2014-07-16 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판의 제조방법
CN203072246U (zh) * 2012-12-31 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
JP5412002B1 (ja) * 2013-09-12 2014-02-12 太陽誘電株式会社 部品内蔵基板
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
JPWO2016208043A1 (ja) 2015-06-25 2018-04-19 オリンパス株式会社 電子回路基板、積層基板、および電子回路基板の製造方法
SG10201604384YA (en) * 2016-05-31 2017-12-28 Delta Electronics Int'l (Singapore) Pte Ltd Embedded package structure
JP6308275B2 (ja) * 2016-09-21 2018-04-11 株式会社豊田自動織機 電子機器
WO2018110383A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
FR3062525B1 (fr) 2017-02-01 2020-11-20 Inst Vedecom Antenne a fentes integree dans une carte de circuit imprime et procede de fabrication de celle-ci
JP2018157049A (ja) * 2017-03-17 2018-10-04 太陽誘電株式会社 プリント配線板、カメラモジュール及び無線モジュール
TWI788737B (zh) * 2019-11-29 2023-01-01 日商京瓷股份有限公司 印刷配線板及印刷配線板之製造方法
JP7435043B2 (ja) * 2020-03-06 2024-02-21 Tdk株式会社 電子部品内蔵回路基板及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07154039A (ja) * 1993-11-30 1995-06-16 Ibiden Co Ltd プリント配線板
US20040183187A1 (en) * 2003-03-17 2004-09-23 Tomoo Yamasaki Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US6855577B2 (en) * 2000-01-24 2005-02-15 Nec Electronics Corporation Semiconductor devices having different package sizes made by using common parts
CN1669374A (zh) * 2002-05-30 2005-09-14 太阳诱电株式会社 复合多层基板及使用该基板的组件
CN101141850A (zh) * 2006-09-05 2008-03-12 三星电机株式会社 制造元件嵌入式印刷电路板的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255996A (ja) 1987-04-14 1988-10-24 シチズン時計株式会社 半導体チツプ実装用多層基板
JPH0590764A (ja) 1991-09-25 1993-04-09 Ibiden Co Ltd 電子部品搭載用基板の製造方法
JPH11307886A (ja) * 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
US6085415A (en) 1998-07-27 2000-07-11 Ormet Corporation Methods to produce insulated conductive through-features in core materials for electric packaging
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
JP3700524B2 (ja) * 2000-03-03 2005-09-28 株式会社村田製作所 多層集合基板および多層セラミック部品の製造方法
JP2002368349A (ja) * 2001-06-07 2002-12-20 Olympus Optical Co Ltd フレキシブルプリント基板
JP3888943B2 (ja) * 2002-04-12 2007-03-07 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
US6977346B2 (en) * 2002-06-10 2005-12-20 Visteon Global Technologies, Inc. Vented circuit board for cooling power components
JP2004200201A (ja) 2002-12-16 2004-07-15 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
JP2005136347A (ja) * 2003-10-31 2005-05-26 Denso Corp 多層基板及びその製造方法
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
TWI283050B (en) * 2005-02-04 2007-06-21 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
EP1881751B1 (en) * 2005-05-12 2014-06-04 Murata Manufacturing Co., Ltd. Ceramic multilayer board
JP4519709B2 (ja) * 2005-05-17 2010-08-04 シャープ株式会社 フレキシブル配線基板、電子部品搭載フレキシブル配線基板、および液晶表示装置
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US8436250B2 (en) * 2006-11-30 2013-05-07 Sanyo Electric Co., Ltd. Metal core circuit element mounting board
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP5091021B2 (ja) * 2008-06-20 2012-12-05 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
WO2010038489A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07154039A (ja) * 1993-11-30 1995-06-16 Ibiden Co Ltd プリント配線板
US6855577B2 (en) * 2000-01-24 2005-02-15 Nec Electronics Corporation Semiconductor devices having different package sizes made by using common parts
CN1669374A (zh) * 2002-05-30 2005-09-14 太阳诱电株式会社 复合多层基板及使用该基板的组件
US20040183187A1 (en) * 2003-03-17 2004-09-23 Tomoo Yamasaki Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
CN101141850A (zh) * 2006-09-05 2008-03-12 三星电机株式会社 制造元件嵌入式印刷电路板的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103402312A (zh) * 2012-08-15 2013-11-20 太阳诱电株式会社 电子部件内置基板
CN103402312B (zh) * 2012-08-15 2014-09-03 太阳诱电株式会社 电子部件内置基板
US9078370B2 (en) 2012-08-15 2015-07-07 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component
CN104822227A (zh) * 2014-02-05 2015-08-05 Lg伊诺特有限公司 嵌入式印刷电路板
CN104822227B (zh) * 2014-02-05 2019-03-01 Lg伊诺特有限公司 嵌入式印刷电路板
CN105744721A (zh) * 2014-12-26 2016-07-06 欧姆龙汽车电子株式会社 电路基板
CN105744721B (zh) * 2014-12-26 2019-08-06 欧姆龙株式会社 电路基板
CN106449614A (zh) * 2015-08-13 2017-02-22 富士电机株式会社 半导体装置
CN106449614B (zh) * 2015-08-13 2021-05-11 富士电机株式会社 半导体装置
CN111223823A (zh) * 2018-11-23 2020-06-02 三星电子株式会社 半导体芯片和半导体封装件
CN111223823B (zh) * 2018-11-23 2023-11-21 三星电子株式会社 半导体芯片和半导体封装件

Also Published As

Publication number Publication date
TW201038147A (en) 2010-10-16
WO2010050627A1 (ja) 2010-05-06
EP2357877B1 (en) 2018-06-27
KR101230448B1 (ko) 2013-02-06
JPWO2010050627A1 (ja) 2012-03-29
JP5432918B2 (ja) 2014-03-05
EP2357877A4 (en) 2012-07-18
CN102224771B (zh) 2015-04-01
US20110203836A1 (en) 2011-08-25
JP2013141028A (ja) 2013-07-18
TWI458400B (zh) 2014-10-21
US8963016B2 (en) 2015-02-24
KR20110057262A (ko) 2011-05-31
EP2357877A1 (en) 2011-08-17

Similar Documents

Publication Publication Date Title
CN102224771A (zh) 印刷线路板及其制造方法
EP2779810B1 (en) Printed circuit board package structure and manufacturing method thereof
JP7155499B2 (ja) 積層型電子部品およびその製造方法
CN1914699B (zh) 电子元件的制造方法、母板和电子元件
CN108882566B (zh) 一种pcb的制作方法
CN102237187B (zh) 集成制作平面变压器的方法及该平面变压器
US10811181B2 (en) Embedded magnetic component device
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
US7665206B2 (en) Printed circuit board and manufacturing method thereof
KR20110111778A (ko) 평면형 트랜스포머 및 이의 제조 방법
US10062495B2 (en) Embedded magnetic component
CN104662655A (zh) 布线基板及其制造方法
KR101973448B1 (ko) 코일 부품
CN106211632B (zh) 电路板的填孔方法及其所制成的电路板
TWI611743B (zh) 圖案化線路結構及其製作方法
JP4967325B2 (ja) 多層配線板
JP2006344887A (ja) プリント配線板およびその製造方法
KR101872525B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2012169457A (ja) 配線基板の製造方法
CN103025050B (zh) 多层印刷线路板及其制造方法
KR102054742B1 (ko) 입력측 1차코일과 출력측 2차코일 일체형 트랜스포머 코일 인쇄회로기판 제조방법
CN211792239U (zh) 一种高频盲孔印制板
KR102079153B1 (ko) 임베디드 기판 및 그 제조방법
EP4135486A1 (en) Embedded circuit board and fabrication method therefor
CN114269065A (zh) 内埋导电线路的线路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150401

Termination date: 20211030

CF01 Termination of patent right due to non-payment of annual fee