JPH11307579A - フリップチップ実装用キャリア - Google Patents

フリップチップ実装用キャリア

Info

Publication number
JPH11307579A
JPH11307579A JP10131430A JP13143098A JPH11307579A JP H11307579 A JPH11307579 A JP H11307579A JP 10131430 A JP10131430 A JP 10131430A JP 13143098 A JP13143098 A JP 13143098A JP H11307579 A JPH11307579 A JP H11307579A
Authority
JP
Japan
Prior art keywords
mounting
carrier
chip
board
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10131430A
Other languages
English (en)
Other versions
JP3408971B2 (ja
Inventor
Tomoo Namiki
智雄 並木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyota KK
Original Assignee
Miyota KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyota KK filed Critical Miyota KK
Priority to JP13143098A priority Critical patent/JP3408971B2/ja
Publication of JPH11307579A publication Critical patent/JPH11307579A/ja
Application granted granted Critical
Publication of JP3408971B2 publication Critical patent/JP3408971B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Packaging Frangible Articles (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ実装において、従来の金属性
キャリアの強硬性、耐久性、耐熱性を損なわず、ICチ
ップと基板の接合が効率よく良好に行えるフリップチッ
プ実装用キャリアを提供する。 【解決手段】 電極パッドの形成された基板が実装用キ
ャリアに配置搭載され、前記基板の電極パッドとICチ
ップに形成された金属バンプとの接続が行われるフリッ
プチップ実装用キャリアの基板搭載部分を断熱材で構成
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フリップチップ実
装用のキャリアに関するものである。
【0002】
【従来の技術】ICチップ実装には基板等に対する実装
方法によってワイヤーボンディング方式やピングリッド
アレイ方式等種々の方式が実用化されているが、集積度
の向上に伴って入出力信号数、接続端子数は大幅に増加
してきている。最近では全ての端子がバンプの形でIC
チップの一つの面に集められ、基板に実装されるフリッ
プチップ実装が多用されている。
【0003】図1はICチップを示す正面図であり、図
2はICチップの金属バンプ形成面を示す底面図であ
る。図3はフリップチップ実装を説明する模式図であ
る。ICチップ1は、その一つの面に信号入出力端子で
ある金属バンプ2が複数形成されて成るものである。基
板3にはICチップ1に形成された金属バンプ2に対応
した電極パッド4が形成されており、それぞれが正確に
位置あわせされて加圧と加熱により電気的接続が行われ
る。
【0004】図4は従来のフリップチップ実装用のキャ
リアを示す斜視図である。5はフリップチップ実装用キ
ャリアであり、座ぐり等により形成した凹部6を有する
ものである。前記凹部6は、基板3のサイズに対応する
寸法で形成されており、実装工程において、基板3を所
定の位置に搭載するためのものである。図示しないが、
基板の固定方法としては棒状のピンを所定の位置に設
け、基板側には棒状のピンに対応する穴を穿っておき、
棒状のピンを基板の穴に通して固定する方法や、板バネ
を用いて基板を挟んで固定する方法等がある。前記キャ
リア5は金属のみで構成されたもので、SUS材、イン
バー材等の材質が用いられている。SUS材やインバー
材を用いるのは、実装工程において繰り返し使われるキ
ャリアの強硬性、耐久性、耐熱性を確保するためであ
る。
【0005】図5は図4に示すキャリアに搭載された基
板にICチップを実装する状態を示す一部断面図であ
る。基板3上にはチップの片面に形成された金属バンプ
2に対応する電極パッド4が設けられている。ICチッ
プ1の金属バンプ2は金(Au)等で山状に形成されて
おり、基板3の電極パッド4は半田等で形成されてなる
ものである。ICチップ1と基板3は、金属バンプ2と
電極パッド4がそれぞれ正確な位置に合わされ、加圧・
加熱機12により、加圧と同時に加熱されて接続され
る。例えば、ICチップの外形寸法が4〜5mm角で、
厚さ0.18mm程度のものであれば、加熱温度を28
0℃で20秒間保持することにより金属バンプ2と電極
パッド4が溶融接合される。
【0006】
【発明が解決しようとする課題】一般に、ワイヤーボン
ディング方式やフリップチップ方式に用いられるキャリ
アはSUS材やインバー材等の金属のみで構成されてい
る。SUS材やインバー材は放熱性が良いため、これら
の材質で構成されたキャリアを用いて実装する場合、基
板電極パッドとICチップの金属バンプ間が接触した瞬
間、熱は基板を通じてキャリアへ急速に拡散してしま
い、基板の温度が上昇せず金属バンプと基板電極パッド
の十分な合金化温度に達しない。このため接続がうまく
行かず、導通不良や接合強度低下の原因になっていた。
上記問題を解決するために保持時間を長く設定すれば良
いが、長時間保持することによるチップへの悪影響、生
産効率の低下など、別の問題を発生させてしまう。
【0007】本発明は、フリップチップ実装における実
装用キャリアにおいて、従来の金属キャリアの強硬性、
耐久性、耐熱性を損なわず、ICチップと基板の接合が
効率よく良好に行えるフリップチップ実装用キャリアを
提供しようとするものである。
【0008】
【課題を解決するための手段】電極パッドの形成された
基板が実装用キャリアに配置搭載され、前記基板の電極
パッドとICチップに形成された金属バンプとの接続が
行われるフリップチップ実装用キャリアにおいて、前記
基板の搭載部が断熱材で構成されて成るフリップチップ
実装用キャリアとする。
【0009】
【発明の実施の形態】図6は本発明の一実施形態のフリ
ップチップ実装用キャリアを示す分解斜視図である。7
は押さえ板で、基板搭載用の穴(搭載用枠)8を有して
いる。9は断熱材、10はベース板である。ベース板1
0は断熱材9を設置するための溝部11を有している。
前記断熱材の材質は、金属より熱伝導率が低く、実際の
使用温度に耐えられるガラスクロスにエポキシ樹脂を含
浸させたものやエンジニアリングプラスチック、プラス
チックフィルム等を用いると良い。
【0010】本発明のフリップチップ実装用キャリア
は、ベース板10の溝部11に断熱材9を設置し、その
上に押さえ板7を載せて適当な箇所をスポット溶接等に
より接合して構成されるものである。押さえ板7に形成
された基板搭載用の枠8は、断熱材9の丁度上面に合わ
せられている。このため、基板3が基板搭載用枠8に沿
って搭載された時、基板3の底面が断熱材9に接する。
搭載される基板の固定は、ピン固定、板バネ固定等で容
易に行える。
【0011】図7は本発明の一実施形態のフリップチッ
プ実装用キャリアを用いてフリップチップ実装を行う状
態を示す一部断面図である。ベース板10、断熱材9、
押さえ板7によって構成されたフリップチップ実装用キ
ャリアの基板搭載用の枠8に沿って基板3が搭載され、
基板3上の電極パッド4とICチップ1のバンプ2がそ
れぞれ合わされる。そして加圧・加熱機12により加圧
と同時に加熱され、基板3の電極パッド4とICチップ
1のバンプ2が電気的に溶融接合される。
【0012】例えば、ICチップのサイズが4〜5mm
角で、厚さ0.18mm程度のものを実装する場合、前
記実装における加圧、加熱の条件は、実装荷重が0.2
80kgf、加圧速度が0.050mm/sec程度、
設定温度は280℃で昇温時間2sec、保持時間20
sec程度で十分に行える。上述のキャリアを用いれ
ば、基板3の真下の断熱材9により放熱を防ぐことがで
き、接合部の温度を十分に上昇させることができるの
で、接合性が高められる。
【0013】
【発明の効果】キャリアに断熱材を設け、該断熱材上に
基板を搭載してフリップチップ実装するようにしたので
接合部の温度上昇効率が良くなり、バンプと基板側電極
の接合が良好になる。よって導通不良、接合強度低下な
どの問題がなくなった。
【図面の簡単な説明】
【図1】ICチップを示す正面図。
【図2】ICチップの金属バンプ形成面を示す底面図。
【図3】フリップチップ実装を説明する模式図。
【図4】従来のフリップチップ実装用のキャリアを示す
斜視図。
【図5】従来のフリップチップ実装用キャリアを用いて
フリップチップ実装を行う状態を示す一部断面図。
【図6】本発明の一実施形態のフリップチップ実装用キ
ャリアを示す分解斜視図。
【図7】本発明の一実施形態のフリップチップ実装用キ
ャリアを用いてフリップチップ実装を行う状態を示す一
部断面図。
【符号の説明】
1 ICチップ 2 金属バンプ 3 基板 4 電極パッド 5 キャリア 6 凹部 7 押さえ板 8 基板搭載用の穴(搭載用枠) 9 断熱材 10 ベース板 11 溝部 12 加圧・加熱機

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 電極パッドの形成された基板を実装用キ
    ャリアに配置搭載し、前記基板の電極パッドとICチッ
    プに形成された金属バンプとの接続が行われるフリップ
    チップ実装用キャリアにおいて、前記基板の搭載部が断
    熱材で構成されて成ることを特徴とするフリップチップ
    実装用キャリア。
JP13143098A 1998-04-24 1998-04-24 フリップチップ実装用キャリア Expired - Fee Related JP3408971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13143098A JP3408971B2 (ja) 1998-04-24 1998-04-24 フリップチップ実装用キャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13143098A JP3408971B2 (ja) 1998-04-24 1998-04-24 フリップチップ実装用キャリア

Publications (2)

Publication Number Publication Date
JPH11307579A true JPH11307579A (ja) 1999-11-05
JP3408971B2 JP3408971B2 (ja) 2003-05-19

Family

ID=15057784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13143098A Expired - Fee Related JP3408971B2 (ja) 1998-04-24 1998-04-24 フリップチップ実装用キャリア

Country Status (1)

Country Link
JP (1) JP3408971B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130293A (ja) * 2007-11-27 2009-06-11 Panasonic Electric Works Co Ltd 実装方法
CN109728102A (zh) * 2018-11-30 2019-05-07 武汉高芯科技有限公司 一种模块化非制冷红外探测器封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130293A (ja) * 2007-11-27 2009-06-11 Panasonic Electric Works Co Ltd 実装方法
CN109728102A (zh) * 2018-11-30 2019-05-07 武汉高芯科技有限公司 一种模块化非制冷红外探测器封装方法
CN109728102B (zh) * 2018-11-30 2021-05-11 武汉高芯科技有限公司 一种模块化非制冷红外探测器封装方法

Also Published As

Publication number Publication date
JP3408971B2 (ja) 2003-05-19

Similar Documents

Publication Publication Date Title
KR100331666B1 (ko) 소형다이패드를갖고있는반도체디바이스및이의제조방법
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
EP0490125B1 (en) Method of mounting semiconductor elements
JPH0521523A (ja) 半導体装置実装用基板
JP3408971B2 (ja) フリップチップ実装用キャリア
US20070290303A1 (en) Dual leadframe semiconductor device package
KR20020026854A (ko) 반도체 장치 제조 방법
JP2000021933A (ja) フリップチップ実装用キャリア
JP2010073972A (ja) 接合シート及び電子回路装置並びに製造方法
JPH04287939A (ja) ボンディング・ツール
JPH0777255B2 (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH0671026B2 (ja) 半導体実装方法
JPH10335392A (ja) バンプ付きワークのボンディング装置
JP3041318B2 (ja) 半導体装置のボンディング装置
JPH1187906A (ja) 半導体装置およびその実装方法
JP3368140B2 (ja) 電子部品の実装方法及びその構造
JPH1167958A (ja) 高放熱タイプのフィリップチップ用パッケージ構造
JP3915325B2 (ja) 半導体装置の製造方法
JP3800889B2 (ja) 半導体装置の製造方法および半導体装置
JPH07120743B2 (ja) 半導体装置用リードフレーム
JP4004237B2 (ja) 半導体装置の製造方法
JPH06177316A (ja) Tabテープ実装用リードフレーム及びその実装方法
JPH0831855A (ja) 両面実装方法
JPH08181168A (ja) 半導体装置
JPH11121522A (ja) 半導体装置、およびこの製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees