JPH07120743B2 - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH07120743B2 JPH07120743B2 JP63169348A JP16934888A JPH07120743B2 JP H07120743 B2 JPH07120743 B2 JP H07120743B2 JP 63169348 A JP63169348 A JP 63169348A JP 16934888 A JP16934888 A JP 16934888A JP H07120743 B2 JPH07120743 B2 JP H07120743B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- bonding
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置用リードフレームに係り、特にその
リードフレームの先端部の形状に関する。
リードフレームの先端部の形状に関する。
（従来の技術） リードフレームと半導体素子（チップ）との接続方式は
ワイヤを用いるワイヤボンディング方式と、ワイヤを用
いることなく半導体素子を導体パターン面に直接固着す
るワイヤレスボンディング方式とに大別される。
ワイヤを用いるワイヤボンディング方式と、ワイヤを用
いることなく半導体素子を導体パターン面に直接固着す
るワイヤレスボンディング方式とに大別される。
これらのうちワイヤボンディング方式は、第６図に示す
ようなリードフレームのダイパッド10に、第６図に示す
如くチップ20を熱圧着によりあるいは導電性接着剤等に
より固着し、このチップ20のボンディグパッドとリード
フレームのインナーリード１の先端とを金線等を用いて
電気的に接続するもので、１本ずつ接続するためボンデ
ィングに要する時間が長く信頼性の面でも問題があっ
た。
ようなリードフレームのダイパッド10に、第６図に示す
如くチップ20を熱圧着によりあるいは導電性接着剤等に
より固着し、このチップ20のボンディグパッドとリード
フレームのインナーリード１の先端とを金線等を用いて
電気的に接続するもので、１本ずつ接続するためボンデ
ィングに要する時間が長く信頼性の面でも問題があっ
た。
また、ワイヤレスボンディング方式にもいろいろな方式
があるが、その代表的なものの１つに、第７図に示す如
く、インナーリード１の先端に伸長する肉薄のパターン
11の先端に形成されたバンプ11aをチップ20のボンディ
ングパッドに直接接続することによりチップ20とインナ
ーリード１とを電気的に接続するダンプ式ボンディング
方式（バンプ付TAB方式）がある。
があるが、その代表的なものの１つに、第７図に示す如
く、インナーリード１の先端に伸長する肉薄のパターン
11の先端に形成されたバンプ11aをチップ20のボンディ
ングパッドに直接接続することによりチップ20とインナ
ーリード１とを電気的に接続するダンプ式ボンディング
方式（バンプ付TAB方式）がある。
上記ダンプ式ボンディングは、ワイヤボンディングのよ
うに１本づつボンディングするのではなく、チップに全
リードの先端を１度にボンディングすることができるた
め、ボンディング時間の大幅な短縮を図ることができる
上、ワイヤボンディング方式で必要であったワイヤルー
プ分の高さが不要となり半導体装置の小形化をはかるこ
とができる。
うに１本づつボンディングするのではなく、チップに全
リードの先端を１度にボンディングすることができるた
め、ボンディング時間の大幅な短縮を図ることができる
上、ワイヤボンディング方式で必要であったワイヤルー
プ分の高さが不要となり半導体装置の小形化をはかるこ
とができる。
（発明が解決しようとする課題） しかしながら、このようなダンプ式ボンディングにおい
ては、ワイヤボンディングのように１本づつボンディン
グするのではなく、チップに全リードの先端を１度にボ
ンディングするため、ボンディング時の熱も、ワイヤボ
ンディングでは170℃〜200℃であるのに対し、このダン
プ式ボンディングでは400℃〜600℃と高熱となる。
ては、ワイヤボンディングのように１本づつボンディン
グするのではなく、チップに全リードの先端を１度にボ
ンディングするため、ボンディング時の熱も、ワイヤボ
ンディングでは170℃〜200℃であるのに対し、このダン
プ式ボンディングでは400℃〜600℃と高熱となる。
インナーリードは剛体であるため、この熱によりインナ
ーリードが伸長し、ボンディングパッドとの接続部分に
ストレスが集中し、チップの機械的破損や接続不良を生
じるという問題があった。
ーリードが伸長し、ボンディングパッドとの接続部分に
ストレスが集中し、チップの機械的破損や接続不良を生
じるという問題があった。
また、ボンディング後にチップ保護のために樹脂ケース
内にチップを封止するモールド工程を経なければならな
いが、このモールド工程で受ける熱によっても同様にチ
ップの機械的破損や接続不良の問題があった。
内にチップを封止するモールド工程を経なければならな
いが、このモールド工程で受ける熱によっても同様にチ
ップの機械的破損や接続不良の問題があった。
本発明は前記実情に鑑みてなされたもので、上記ダンプ
式ボンディングにおける問題点を解決し、信頼性の高い
半導体装置を提供することのできる半導体装置用リード
フレームを提供することを目的とする。
式ボンディングにおける問題点を解決し、信頼性の高い
半導体装置を提供することのできる半導体装置用リード
フレームを提供することを目的とする。
（問題点を解決するための手段） そこで本発明では、リードフレームのインナーリードの
先端の両側面の互いに異なる位置に、切り欠けを配設し
ている。
先端の両側面の互いに異なる位置に、切り欠けを配設し
ている。
（作用） 上記構成により、インナーリードの先端に設けられた変
形部が、ボンディング時やモールド工程等における熱履
歴によるリードの伸縮を吸収するため、チップの機械的
破損や接続不良を防止することができる。
形部が、ボンディング時やモールド工程等における熱履
歴によるリードの伸縮を吸収するため、チップの機械的
破損や接続不良を防止することができる。
できる。
すなわち、インナーリード先端の両側面の互いに異なる
位置に切り欠けを形成し、リードフレーム平面内で、リ
ードの伸縮を吸収する。このリードフレーム平面内でリ
ードの伸縮を吸収するという作用効果は、両側面で同じ
位置に切り欠けが形成された場合には、リード幅が狭く
なるだけで、十分に奏効し得ず、インナーリードに浮き
が生じてしまう。しかしながら、本願発明では両側面の
互いに異なる位置に切り欠けが形成されているため、リ
ード幅を維持し、機械的強度を維持することができるの
みならず、リードフレーム平面内でリードの伸縮を吸収
することができる。
位置に切り欠けを形成し、リードフレーム平面内で、リ
ードの伸縮を吸収する。このリードフレーム平面内でリ
ードの伸縮を吸収するという作用効果は、両側面で同じ
位置に切り欠けが形成された場合には、リード幅が狭く
なるだけで、十分に奏効し得ず、インナーリードに浮き
が生じてしまう。しかしながら、本願発明では両側面の
互いに異なる位置に切り欠けが形成されているため、リ
ード幅を維持し、機械的強度を維持することができるの
みならず、リードフレーム平面内でリードの伸縮を吸収
することができる。
これは、ダイレクトボンド方式のリードフレームの実装
に際し極めて重要な課題解決となっている。すなわち、
インナーリード先端で半導体チップの先端面に浮きが生
じたりするとボンディング精度が低下し、信頼性が大幅
に低下してしまうため、リードフレーム平面内でリード
の伸縮を吸収することは極めて重要であるためである。
に際し極めて重要な課題解決となっている。すなわち、
インナーリード先端で半導体チップの先端面に浮きが生
じたりするとボンディング精度が低下し、信頼性が大幅
に低下してしまうため、リードフレーム平面内でリード
の伸縮を吸収することは極めて重要であるためである。
かかる構成によれば、インナーリードの機械的強度を維
持し、ボンディング位置の精度を保持した状態で、この
切り欠けによりボンディング工程やモールド工程におけ
る熱履歴によるリードの伸縮をリードフレーム平面内で
吸収することができ、チップの機械的破損や接続不良を
防止することができる。
持し、ボンディング位置の精度を保持した状態で、この
切り欠けによりボンディング工程やモールド工程におけ
る熱履歴によるリードの伸縮をリードフレーム平面内で
吸収することができ、チップの機械的破損や接続不良を
防止することができる。
（実施例） 以下、本発明の実施例について、図面を参照しつつ、詳
細に説明する。
細に説明する。
この半導体装置用リードフレームは、第１図に要部説明
図を示すように、インナーリード１の先端に伸長する肉
薄のパターン11が交互に両側部から３つの矩形の切欠12
を有していることを特徴とするもので、他の部分につい
ては、従来のリードフレームと同様に形成されている。
図を示すように、インナーリード１の先端に伸長する肉
薄のパターン11が交互に両側部から３つの矩形の切欠12
を有していることを特徴とするもので、他の部分につい
ては、従来のリードフレームと同様に形成されている。
すなわち、第２図に示すように、この半導体装置用リー
ドフレームは、インナーリード１と、これを一体的に支
持するタイバー２と、インナーリード１に連設されたア
ウターリード３と、これらを支持する枠体４とから構成
されている。
ドフレームは、インナーリード１と、これを一体的に支
持するタイバー２と、インナーリード１に連設されたア
ウターリード３と、これらを支持する枠体４とから構成
されている。
また、インナーリード１の先端にはバンプ付パターン11
が一体成形されていることはいうまでもない。
が一体成形されていることはいうまでもない。
そして、このリードフレームへのチップの実装に際して
は、第３図に示すように、まず支持台（図示せず）上に
載置されたチップ20のボンディングパッド上に、インナ
ーリード１の先端のバンプ付パターン11のバンプが当接
するようにインナーリードを位置決めした後、インナー
リード１の裏面側から加圧しつつ加熱して、バンプ表面
にあらかじめ形成されている半田層を溶融することによ
り両者が固着接続される。
は、第３図に示すように、まず支持台（図示せず）上に
載置されたチップ20のボンディングパッド上に、インナ
ーリード１の先端のバンプ付パターン11のバンプが当接
するようにインナーリードを位置決めした後、インナー
リード１の裏面側から加圧しつつ加熱して、バンプ表面
にあらかじめ形成されている半田層を溶融することによ
り両者が固着接続される。
そしてこの後、モールド工程を経て半導体装置が完成す
るわけであるが、リードフレームへのチップの実装に際
してチップのボンディングパッドとインナーリードの先
端のバンプ付パターンのバンプとの固着工程における熱
履歴によってもモールド工程における熱履歴によって
も、バンプ付パターン11aの変形部が熱歪を吸収するた
め、チップにクラックを生じたり、接続不良を生じたり
することはない。
るわけであるが、リードフレームへのチップの実装に際
してチップのボンディングパッドとインナーリードの先
端のバンプ付パターンのバンプとの固着工程における熱
履歴によってもモールド工程における熱履歴によって
も、バンプ付パターン11aの変形部が熱歪を吸収するた
め、チップにクラックを生じたり、接続不良を生じたり
することはない。
なお、前記実施例では、インナーリード先端の両側部に
矩形の切欠を形成して熱歪吸収用の変形部を構成した
が、この形状に限定されることなく、変形例として第４
図に示すようにインナーリード先端の両側部に円形の切
欠22を形成して変形部を構成したもの等も有効である。
矩形の切欠を形成して熱歪吸収用の変形部を構成した
が、この形状に限定されることなく、変形例として第４
図に示すようにインナーリード先端の両側部に円形の切
欠22を形成して変形部を構成したもの等も有効である。
（発明の効果） 以上説明したように本発明によれば、リードフレームの
インナーリードに、その先端近傍で同一平面内に伸びる
変形部を配設しているため、この変形部が熱履歴による
リードの伸縮を吸収して、チップの機械的破損や接続不
良を防止し、信頼性の高い半導体装置を得ることができ
る。
インナーリードに、その先端近傍で同一平面内に伸びる
変形部を配設しているため、この変形部が熱履歴による
リードの伸縮を吸収して、チップの機械的破損や接続不
良を防止し、信頼性の高い半導体装置を得ることができ
る。
第１図は本発明に係る半導体装置用リードフレームの要
部図、第２図は同半導体装置用リードフレームを示す
図、第３図は同リードフレームのボンディング後の状態
を示す図、第４図は、本発明のリードフレームの変形例
を示す図、第５図は従来のリードフレームの一例を示す
平面図、第６図はワイヤボンディングの説明図、第７図
は従来のダンプ式ボンディングの説明図である。 １……インナーリード、２……タイバー、３……アウタ
ーリード、４……枠体、10……ダイパッド、11a……バ
ンプ、11……肉薄のパターン、12……切欠、20……チッ
プ、22……切欠、32……曲折部。
部図、第２図は同半導体装置用リードフレームを示す
図、第３図は同リードフレームのボンディング後の状態
を示す図、第４図は、本発明のリードフレームの変形例
を示す図、第５図は従来のリードフレームの一例を示す
平面図、第６図はワイヤボンディングの説明図、第７図
は従来のダンプ式ボンディングの説明図である。 １……インナーリード、２……タイバー、３……アウタ
ーリード、４……枠体、10……ダイパッド、11a……バ
ンプ、11……肉薄のパターン、12……切欠、20……チッ
プ、22……切欠、32……曲折部。
Claims (1)
- 【請求項１】インナーリードの先端にバンプを有し、当
該バンプを半導体素子のボンディングパッドに直接接続
するように構成されたダイレクトボンド用のリードフレ
ームにおいて、 前記インナーリードは、その先端の両側面の互いに異な
る位置に切り欠けを具備してなることを特徴とする半導
体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169348A JPH07120743B2 (ja) | 1988-07-07 | 1988-07-07 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169348A JPH07120743B2 (ja) | 1988-07-07 | 1988-07-07 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0218956A JPH0218956A (ja) | 1990-01-23 |
| JPH07120743B2 true JPH07120743B2 (ja) | 1995-12-20 |
Family
ID=15884900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63169348A Expired - Fee Related JPH07120743B2 (ja) | 1988-07-07 | 1988-07-07 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120743B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2908255B2 (ja) * | 1994-10-07 | 1999-06-21 | 日本電気株式会社 | 半導体装置 |
| FR2764115B1 (fr) * | 1997-06-02 | 2001-06-08 | Sgs Thomson Microelectronics | Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif |
| JP2018046200A (ja) * | 2016-09-15 | 2018-03-22 | アイシン精機株式会社 | 素子ユニット |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4331831A (en) * | 1980-11-28 | 1982-05-25 | Bell Telephone Laboratories, Incorporated | Package for semiconductor integrated circuits |
-
1988
- 1988-07-07 JP JP63169348A patent/JPH07120743B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0218956A (ja) | 1990-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| JPH07120743B2 (ja) | 半導体装置用リードフレーム | |
| JP2003068935A (ja) | 半導体装置、そのためのリードフレームおよびその半導体装置の製造方法 | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JP3412672B2 (ja) | 半導体装置、およびこの半導体装置の製造方法 | |
| JPH0218955A (ja) | 半導体装置用リードフレーム | |
| JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPS61241953A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0775253B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0241906B2 (ja) | ||
| JPH0720925Y2 (ja) | リードフレーム | |
| JP2001015669A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3915325B2 (ja) | 半導体装置の製造方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JP2681145B2 (ja) | 樹脂封止半導体装置 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPH0543485Y2 (ja) | ||
| JPH063817B2 (ja) | リードフレームの製造方法 | |
| JPH04316340A (ja) | 樹脂封止型半導体装置 | |
| JP2000150703A (ja) | 半導体装置及びその組立方法 | |
| JPH0364058A (ja) | 半導体装置の製造方法 | |
| JPH05291364A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |