JP2009267068A - チップの実装方法 - Google Patents

チップの実装方法 Download PDF

Info

Publication number
JP2009267068A
JP2009267068A JP2008114633A JP2008114633A JP2009267068A JP 2009267068 A JP2009267068 A JP 2009267068A JP 2008114633 A JP2008114633 A JP 2008114633A JP 2008114633 A JP2008114633 A JP 2008114633A JP 2009267068 A JP2009267068 A JP 2009267068A
Authority
JP
Japan
Prior art keywords
layer
chip
substrate
led chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008114633A
Other languages
English (en)
Inventor
Takeshi Nakasuji
威 中筋
Yoshiharu Sanagawa
佳治 佐名川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2008114633A priority Critical patent/JP2009267068A/ja
Publication of JP2009267068A publication Critical patent/JP2009267068A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】チップと被搭載部材との間に介在する接合部の信頼性を高めることが可能なチップの実装方法を提供する。
【解決手段】チップたるLEDチップ1の実装面側(裏面側)に共晶組成付近の第1のAuSn層12aを形成するとともに被搭載部材たるベース基板20の実装面側にAu層13を形成してから、LEDチップ1の実装面側の第1のAuSn層12aとステージ110の上面側に配置されたベース基板20のAu層13とを対向させ、第1のAuSn層12aとAu層13とを接触させてから、LEDチップ1側からの加圧および加熱により第1のAuSn層12aとAu層13とを溶融させて等温凝固させ、減圧および冷却を行うことで第1のAuSn層12aよりもAuの組成比が高く且つ高融点の第2のAuSn層からなる接合部15を形成する接合工程を行う。
【選択図】 図1

Description

本発明は、チップの実装方法に関するものである。
従来から、LEDチップとLEDチップから放射された光によって励起されてLEDチップとは異なる発光色の光を放射する波長変換材料としての蛍光材料とを組み合わせてLEDチップの発光色とは異なる色合いの混色光を出す発光装置の研究開発が各所で行われている。なお、この種の発光装置としては、例えば、青色光あるいは紫外光を放射するLEDチップと蛍光体とを組み合わせて白色の光(白色光の発光スペクトル)を得ることができるものが知られている。
また、この種の発光装置の応用例として、白色光が得られる発光装置を複数個用いた照明器具なども提供されている。しかしながら、この種の照明器具では、複数個の発光装置を回路基板に実装して器具本体に収納する必要があるので、LEDチップの発光部から器具本体までの熱抵抗が大きくなり、LEDチップのジャンクション温度が最大ジャンクション温度を超えないようにLEDチップへの入力電力を制限する必要があるから、光出力の高出力化が制限されてしまう。
ここにおいて、LEDチップを利用した発光装置において、光出力の高出力化を図るには、LEDチップを熱伝導率の高い被搭載部材に搭載して放熱性を高める必要があり、この種の被搭載部材としては、例えば、伝熱板に固着されLEDチップと伝熱板との線膨張率差に起因してLEDチップに働く応力を緩和するサブマウント部材や、セラミック基板や、シリコン基板からなる半導体基板にサーマルビアを形成したベース基板(例えば、特許文献1参照)などがある。
ところで、被搭載部材へのLEDチップなどのチップの実装方法として、被搭載基板側の導体パターン上にはんだペレットを供給してからチップをはんだペレット上に載置し、はんだペレットを溶融させることによりチップと被搭載基板とを接合するようにした実装方法が各所で提案されている(例えば、特許文献2参照)。
ここにおいて、はんだペレットを利用したチップの実装方法として、図9(a)に示すようにチップたるLEDチップ1の裏面に形成されたNi層11上に組成比が70at%Au−30at%SnのAuSn層12aを形成してからLEDチップ1をチップ吸着ツール(コレット)100により吸着する一方で、ステージ110上の被搭載部材たるベース基板20のAu層(導体パターン)13上に組成比が70at%Au−30at%Snのはんだペレット12bを供給し、図9(b)に示すようにLEDチップ1の実装面側(裏面側)のAuSn層12aとはんだペレット12bとを接触させてから、LEDチップ1の表面側からの加圧および加熱によりAuSn層12aおよびはんだペレット12bを溶融させてから減圧および冷却を行うことでLEDチップ1とベース基板20とを接合する接合部15’(図9(c))を形成する方法が提案されている。なお、上述のLEDチップ1の実装方法では、例えば、第1のAuSn層12aの厚みを1.7μm、Au層13の厚みを0.2μm、はんだペレット12bの厚みを20μmとしている。
特開2007−294834号公報 特開2001−237481号公報
しかしながら、上述の図9に基づいて説明したLEDチップ1の実装方法では、はんだペレット12bの厚みがAu層13や第1のAuSn層12aに比べて非常に厚く、ベース基板20側のAuに比べて大量のAuSnを用いるので、接合部15’が組成比の互いに異なる2層のAuSn層15a’,15b’により構成されてしまい、例えば、LEDチップ1側のAuSn層15a’の組成比が70at%Au−30%at%Sn、ベース基板20側のAuSn層15b’の組成比が90at%Au−10%at%Snであるとすると、LEDチップ1を実装したベース基板20をマザーボードなどにAuSnはんだに比べて高融点のはんだを用いて2次実装する熱工程や、ベース基板20を他の基板と適宜の加熱条件下で接合する熱工程などの際に、接合部15’の2層のAuSn層15a’,15b’のうち融点の低いAuSn層15a’が再溶融してしまうという問題があった。
本発明は上記事由に鑑みて為されたものであり、その目的は、チップと被搭載部材との間に介在する接合部の信頼性を高めることが可能なチップの実装方法を提供することにある。
請求項1の発明は、チップの実装面側に第1のAuSn層を形成するAuSn層形成工程および被搭載部材の実装面側にAu層を形成するAu層形成工程を含む接合前工程と、接合前工程の後で被搭載部材の実装面側のAu層とチップの実装面側の第1のAuSn層とを接触させてチップ側からの加圧および加熱により第1のAuSn層とAu層とを溶融させて等温凝固させることで第1のAuSn層よりもAuの組成比が高く且つ高融点の第2のAuSn層からなる接合部を形成する接合工程とを備えることを特徴とする。
この発明によれば、接合前工程においてチップの実装面側に第1のAuSn層を形成するとともに、被搭載部材の実装面側にAu層を形成し、接合前工程の後の接合工程において被搭載部材の実装面側のAu層とチップの実装面側の第1のAuSn層とを接触させてチップ側からの加圧および加熱により第1のAuSn層とAu層とを溶融させて等温凝固させることで第1のAuSn層よりもAuの組成比が高く且つ高融点の第2のAuSn層からなる接合部を形成するので、チップと被搭載部材との間に介在する接合部を高融点化できるとともにチップと被搭載部材との接合強度を高めることができ、チップと被搭載部材との間に介在する接合部の信頼性を高めることが可能となる。
請求項2の発明は、請求項1の発明において、接合前工程では、AuSn層形成工程において第1のAuSn層として共晶組成付近のAuSn層を形成するようにし、第2のAuSn層におけるAuの組成比が90at%を下回らないように第1のAuSn層およびAu層それぞれの膜厚を設定することを特徴とする。
この発明によれば、チップと被搭載部材との間に介在する接合部が500℃以下で溶融するのを確実に防止することができ、チップを被搭載部材に実装した後に種々の熱工程が行われるような場合でも、熱工程の温度が500℃以下であれば、接合部が再溶融するのを確実に防止することができる。
請求項1の発明では、チップと被搭載部材との間に介在する接合部の信頼性を高めることが可能となるという効果がある。
以下では、本実施形態の実装方法を適用して製造するデバイスの一例であってチップとしてLEDチップ1を備えた発光装置について図4〜図8に基づいて説明し、その後、本実施形態のLEDチップ1の実装方法について図1〜3に基づいて説明する。
発光装置は、LEDチップ1と、LEDチップ1を収納する収納凹所2aが一表面に形成され収納凹所2aの内底面にLEDチップ1が実装された実装基板2と、実装基板2の上記一表面側において収納凹所2aを閉塞する形で実装基板2に固着された透光性部材3と、実装基板2に設けられLEDチップ1から放射された光を検出する光検出素子4と、実装基板2に設けられ光検出素子4の温度を検出する温度検出素子5と、実装基板2の収納凹所2aに充填された透光性材料(例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど)からなりLEDチップ1および当該LEDチップ1に電気的に接続されたボンディングワイヤ14を封止した封止部6と備えている。ここで、実装基板2は、上記一表面側において収納凹所2aの周部から内方へ突出した庇状の突出部2cを有しており、当該突出部2cに光検出素子4が設けられている。なお、この発光装置は、実装基板2と透光性部材3とで、LEDチップ1が収納されたパッケージ10を構成しているが、透光性部材3は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。
実装基板2は、LEDチップ1が一表面側に実装される矩形板状のベース基板20と、ベース基板20の上記一表面側に対向配置され円形状の光取出窓41が形成されるとともに光検出素子4および温度検出素子5が形成された素子形成基板40と、ベース基板20と素子形成基板40との間に介在し光取出窓41に連通する矩形状の開口窓31が形成された中間層基板30とで構成されており、ベース基板20と中間層基板30と素子形成基板40とで囲まれた空間が上記収納凹所2aを構成している。ここにおいて、ベース基板20、中間層基板30および素子形成基板40の外周形状は矩形状であり、中間層基板30および素子形成基板40はベース基板20と同じ外形寸法に形成されている。また、素子形成基板40の厚み寸法はベース基板20および中間層基板30の厚み寸法に比べて小さく設定されている。なお、上述の発光装置は、素子形成基板40において中間層基板30の開口窓31上に張り出した部位が、上述の突出部2cを構成している。
上述のベース基板20、中間層基板30、素子形成基板40は、それぞれ、導電形がn形で主表面が(100)面のシリコン基板20a,30a,40aを用いて形成してあり、中間層基板30の開口窓31の内側面が、アルカリ系溶液(例えば、TMAH溶液、KOH溶液など)を用いた異方性エッチングにより形成された(111)面により構成されており(つまり、中間層基板30は、開口窓31の開口面積がベース基板20から離れるにつれて徐々に大きくなっており)、LEDチップ1から放射された光を前方へ反射するミラー2dを構成している。要するに、上述の発光装置では、中間層基板30がLEDチップ1から側方へ放射された光を前方へ反射させる枠状のリフレクタを兼ねている。
ベース基板20は、図4〜図6に示すように、シリコン基板20aの一表面側(図4における上面側)の中央部に、LEDチップ1がダイボンディングされた矩形状のダイパッド部25aaおよびLEDチップ1の両電極(図示せず)それぞれと電気的に接続される2つの矩形状の導体パターン25a,25aが形成されている。また、ベース基板20は、シリコン基板20aの上記一表面側の4つの角部のうちの2箇所に、中間層基板30に形成された貫通孔配線34b,34bを介して光検出素子4と電気的に接続される導体パターン25b,25bが形成され、他の2箇所に、中間層基板30に形成された貫通孔配線34c,34cを介して温度検出素子5と電気的に接続される導体パターン25c,25cが形成されており、各導体パターン25a,25a,25b,25b,25c,25cとシリコン基板20aの他表面側(図4における下面側)に形成された6つの外部接続用電極27a,27a,27b,27b,27c,27cとがそれぞれ貫通孔配線24を介して電気的に接続されている。また、ベース基板20は、シリコン基板20aの上記一表面側に、中間層基板30と接合するための4つの接合用金属層29がシリコン基板20aの外周縁の各辺に沿って形成されている。
LEDチップ1は、厚み方向の一表面側に上記両電極が形成された青色LEDチップであるが、青色LEDチップに限らず、例えば、赤色LEDチップ、緑色LEDチップ、黄色LEDチップ、紫色LEDチップ、紫外LEDチップなどを用いてもよい。ここにおいて、LEDチップ1は、ダイパッド部25aaにダイボンディングされており、各電極がそれぞれボンディングワイヤ14,14を介して導体パターン25a,25aと電気的に接続されている。
また、ベース基板20は、シリコン基板(以下、第1のシリコン基板と称する)20aの上記他表面側の中央部に、第1のシリコン基板20aよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部28が形成され、ダイパッド部25aaと放熱用パッド部28とが第1のシリコン基板20aよりも熱伝導率の高い金属材料(例えば、Cuなど)からなる複数(本実施形態では、9つ)の円柱状のサーマルビア26を介して熱的に結合されており、LEDチップ1で発生した熱が各サーマルビア26および放熱用パッド部28を介して放熱されるようになっている。
ところで、ベース基板20は、第1のシリコン基板20aに、上述の6つの貫通孔配線24それぞれが内側に形成される4つの貫通孔22aと、上述の9つのサーマルビア26それぞれが内側に形成される9つの貫通孔22bとが厚み方向に貫設され、第1のシリコン基板20aの上記一表面と上記他表面と各貫通孔22a,22bの内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜(以下、第1の絶縁膜と称する)23が形成されており、各導体パターン25a,25a,25b,25b,25c,25c、各接合用金属層29、各外部接続用電極27a,27a,27b,27b,27c,27c、放熱用パッド部28、各貫通孔配線24および各サーマルビア26が第1のシリコン基板20aと電気的に絶縁されている。
ここにおいて、各導体パターン25a,25a,25b,25b,25c,25c、各接合用金属層29、各外部接続用電極27a,27a,27b,27b,27c,27c、放熱用パッド部28は、第1の絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。ここで、ベース基板20は、第1のシリコン基板20aの上記一表面側の各導体パターン25a,25a,25b,25b,25c,25cと各接合用金属層29とを同時に形成し、第1のシリコン基板20aの上記他表面側の各外部接続用電極27a,27a,27b,27b,27c,27cと放熱用パッド部28とを同時に形成してある。なお、ベース基板20は、第1の絶縁膜23上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を200nmに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と第1の絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、貫通孔配線24およびサーマルビア26の材料としては、Cuを採用しているが、Cuに限らず、例えば、Ni、Alなどを採用してもよい。
また、ダイパッド部25aaは、第1の絶縁膜23上に形成されたTi膜により形成されており、AuSn層からなる接合部15を介してLEDチップ1と接合されている。ここにおいて、LEDチップ1とダイパッド部25aaとを接合している接合部15を構成しているAuSn層の組成は、90at%Au−10at%Snとなっている。
中間層基板30は、図4、図5および図7に示すように、シリコン基板(以下、第2のシリコン基板と称する)30aの一表面側(図4における下面側)に、ベース基板20の4つの導体パターン27b,27b,27c,27cと接合されて電気的に接続される4つの導体パターン35b,35b,35c,35cが形成されるとともに、ベース基板20の4つの接合用金属層29と接合される4つの接合用金属層36が形成されている。また、中間層基板30は、第2のシリコン基板30aの他表面側(図4における上面側)に、貫通孔配線34b,34b,34c,34cを介して導体パターン35b,35b,35c,35cと電気的に接続される導体パターン37b,37b,37c,37cが形成されるとともに、素子形成基板40と接合するための接合用金属層38が形成されている。
また、中間層基板30は、上述の貫通孔配線34b,34b,34c,34cそれぞれが内側に形成される4つの貫通孔32が第2のシリコン基板30aの厚み方向に貫設され、第2のシリコン基板30aの上記一表面と上記他表面と各貫通孔32の内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜(以下、第2の絶縁膜と称する)33が形成されており、各導体パターン35b,35b,35c,35c,37b,37b,37c,37cおよび各接合用金属層36,38が第2のシリコン基板30aと電気的に絶縁されている。各導体パターン35b,35b,35c,35c,37b,37b,37c,37cおよび各接合用金属層36,38は、第2の絶縁膜33上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。
ここにおいて、中間層基板30は、第2のシリコン基板30aの上記一表面側の各導体パターン35b,35b,35c,35cと各接合用金属層36とを同時に形成し、第2のシリコン基板30aの上記他表面側の各導体パターン37b,37b,37c,37cと各接合用金属層38とを同時に形成してある。なお、中間層基板30は、第2の絶縁膜33上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を200nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と第2の絶縁膜33との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、貫通孔配線34b,34b,34c,34cの材料としては、Cuを採用しているが、Cuに限らず、例えば、Ni、Alなどを採用してもよい。
素子形成基板40は、図4、図5および図8に示すように、シリコン基板(以下、第3のシリコン基板と称する)40aの一表面側(図4における下面側)に、中間層基板30の4つの導体パターン37b,37b,37c,37cと接合されて電気的に接続される4つの導体パターン47b,47b,47c,47cが形成されるとともに、中間層基板30の各接合用金属層38と接合される4つの接合用金属層48が形成されている。
ここにおいて、光検出素子4は、フォトダイオードにより構成されており、当該フォトダイオードのp形領域4bが導体パターン47bと電気的に接続され、n形領域4b(シリコン基板40a)が導体パターン47bと電気的に接続されている。また、温度検出素子5は、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されており、p形領域5cが導体パターン47cと電気的に接続され、n形領域5c(シリコン基板40a)が導体パターン47cと電気的に接続されている。ここで、光検出素子4と温度検出素子5とは、p形領域4b,5cが同時に且つ同じサイズに形成され、不純物濃度が同じとなっており、絶縁分離部(図示せず)によって電気的に絶縁されている。また、温度検出素子5は、上記遮光構造として、第3のシリコン基板40aの上記一表面側に形成されLEDチップ1からの光入射を阻止する第1の金属膜(例えば、Al膜など)からなる第1の遮光膜45と、第3のシリコン基板40aの上記他表面側に形成され外部からの光入射を阻止する第2の金属膜(例えば、Al膜など)からなる第2の遮光膜46とを備えている。なお、第1の遮光膜45は、第3のシリコン基板40aの上記一表面側において当該第1の遮光膜45の直下に形成されたシリコン酸化膜からなる絶縁膜(以下、第3の絶縁膜と称する)44により導体パターン47cと電気的に絶縁され、第2の遮光膜46は、第3のシリコン基板40aの上記他表面側に形成されたシリコン酸化膜からなる絶縁膜(以下、第4の絶縁膜と称する)49により第3のシリコン基板40aと電気的に絶縁されている。
また、素子形成基板40は、第3のシリコン基板40aの上記一表面側にシリコン酸化膜からなる(以下、第5の絶縁膜と称する)絶縁膜43が形成されており、当該第5の絶縁膜43が上記フォトダイオードの反射防止膜を兼ねている。また、素子形成基板40の光検出素子4は、上述の導体パターン47b,47bが、第5の絶縁膜43に形成したコンタクトホールを通してp形領域4b、n形領域4bと電気的に接続され、温度検出素子5は、上述の導体パターン47c,47cが、第5の絶縁膜43に形成したコンタクトホールを通してp形領域5c、n形領域5cと電気的に接続されている。ここにおいて、各導体パターン47b,47b,47c,47cおよび各接合用金属層48は、第5の絶縁膜43上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、同時に形成してある。なお、素子形成基板40は、第5の絶縁膜43上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を200nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と第5の絶縁膜43との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
上述の実装基板2の形成にあたっては、例えば、光検出素子4、温度検出素子5、第5の絶縁膜43、各導体パターン47b,47b,47c,47c、および各接合用金属層48が形成された第3のシリコン基板40aと中間層基板30とを接合する第1の接合工程を行った後、第3のシリコン基板40aを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ(ICP)型のドライエッチング装置などを用いて第3のシリコン基板40aに光取出窓41を形成する光取出窓形成工程を行うことで素子形成基板40を完成させてから、LEDチップ1が実装されたベース基板20(ここでは、LEDチップ1がダイパッド部25aaに搭載されボンディングワイヤ14の結線が行われたベース基板20)と中間層基板30とを接合する第2の接合工程を行うようにすればよい。ここで、第1の接合工程および第2の接合工程では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する常温接合法を採用している。
上述の第1の接合工程では、第3のシリコン基板40aの上記一表面側の各接合用金属層48と中間層基板30の各接合用金属層38とが接合されるとともに、第3のシリコン基板40aの上記一表面側の導体パターン47b,47b,47c,47cと中間層基板30の導体パターン37b,37b,37c,37cとが接合され電気的に接続される。ここで、導体パターン47b,47b,47c,47cと導体パターン37b,37b,37c,37cとの接合部位は、貫通孔配線34b,34b,34c,34cに重なる領域からずらしてあるので、導体パターン47b,47b,47c,47cと導体パターン37b,37b,37c,37cとの互いの接合表面の平坦度を高めることができ、特に常温接合法により接合する場合の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第2の接合工程では、ベース基板20の各接合用金属層29と中間層基板30の各接合用金属層36とが接合されるとともに、ベース基板20の4つの角部の導体パターン25b,25b,25c,25cと中間層基板30の導体パターン35b,35b,35c,35cとが接合され電気的に接続される。ここで、導体パターン25b,25b,25c,25cと導体パターン35b,35b,35c,35cとの接合部位は、貫通孔配線24に重なる領域および貫通孔配線34b,34b,34c,34cに重なる領域からずらしてあるので、導体パターン25b,25b,25c,25cと導体パターン35b,35b,35c,35cとの互いの接合表面の平坦度を高めることができ、常温接合法により接合する場合の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、上述のように第1の接合工程および第2の接合工程で採用している常温接合法では、各接合表面の清浄化・活性化を行ってから、常温下で適宜の荷重を印加しいているが、常温下に限らず、例えば、第1の接合工程では光検出素子4および温度検出素子5へ熱ダメージが生じない温度、第2の接合工程ではLEDチップ1へ熱ダメージが生じない温度であれば、加熱条件下(例えば、80℃〜300℃程度に加熱した条件下)において適宜の荷重を印加するようにしてもよく、加熱条件下において適宜の荷重を印加して接合することで接合信頼性をより一層高めることが可能となる。
また、上述の透光性部材3は、透光性材料(例えば、ガラス、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど)からなる透光性基板を用いて形成してある。ここで、透光性部材3は、実装基板2と同じ外周形状の矩形板状に形成されており、実装基板2側とは反対の光取り出し面に、LEDチップ1から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材3の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が2次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、LEDチップ1の発光ピーク波長の1/4〜100倍程度の範囲で適宜設定すればよい。
以上説明した発光装置では、LEDチップ1が収納されたパッケージ10に、LEDチップ1から放射される光を検出する光検出素子4と、光検出素子4の温度を検出する温度検出素子5とが設けられ、光検出素子4が、上記フォトダイオードにより構成され、温度検出素子5が、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されているので、光検出素子4の出力から温度検出素子5の出力を減算することにより、光検出素子4の出力信号から当該光検出素子4の温度に起因したノイズを除去することができ、S/N比が高くなるから、光検出素子4の検出精度を高めることが可能となる。
上述の発光装置の製造にあたっては、上述の各シリコン基板20a,30a,40aとして、それぞれベース基板20、中間層基板30、素子形成基板40を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材3を多数形成可能なウェハ状のもの(透光性ウェハ)を用い、上述の第1の接合工程、研磨工程、光取出窓形成工程、第2の接合工程、実装基板2の収納凹所2aに封止用の透光性材料を充填して封止部6を形成する封止部形成工程、封止部形成工程の後で実装基板2と透光性部材3とを接合する第3の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板2のサイズに分割されている。したがって、ベース基板20と中間層基板30と素子形成基板40と透光性部材3とが同じ外形サイズとなり、小型のパッケージ10を実現できるとともに、製造が容易になる。また、中間層基板30におけるミラー2dと素子形成基板40における光検出素子4との相対的な位置精度を高めることができ、LEDチップ1から側方へ放射された光がミラー2dにより反射されて光検出素子4へ導かれる。
以下、本実施形態のチップの実装方法について図1〜図3を参照しながら説明する。
まず、LEDチップ1の実装面側(本実施形態では、LEDチップ1の裏面に形成されたNi層からなる下地層11上)に第1のAuSn層12aを形成するAuSn層形成工程および被搭載部材たるベース基板20の実装面側(本実施形態では、ダイパッド部25aa上)にAu層13を形成するAu層形成工程を含む接合前工程を行ってから、LEDチップ1をダイボンド装置のチップ吸着ツール(コレット)100により吸着してLEDチップ1の実装面側の第1のAuSn層12aと上記ダイボンド装置のステージ110の上面側に配置されたベース基板20のAu層13とを対向させる(図1(a)参照)。ここにおいて、AuSn層形成工程では、スパッタ法により第1のAuSn層12aを形成しているが、第1のAuSn層12aの成膜方法はスパッタ法に限らず蒸着法などを採用してもよい。また、AuSn層形成工程では、第1のAuSn層12aとして、組成比が70at%Au−30at%SnのAuSn層(図2に示したAu−Sn系はんだの状態図から分かるように、共晶組成付近のAuSn層)を形成しているが、第1のAuSn層12aの組成比は共晶組成付近(共晶組成を含む)の組成比であればよく、例えば、溶融温度を300℃以下とするために72at%Au−28at%Sn〜68at%Au−32at%Snの範囲内で設定することが好ましい。なお、チップ吸着ツール100には、吸着孔101bが貫設されている。
上述の図1(a)のようにチップ吸着ツール100により吸着したLEDチップ1の実装面側の第1のAuSn層12aとベース基板20のAu層13とを対向させた後、図1(b)に示すようにベース基板20の実装面側のAu層13とLEDチップ1の実装面側の第1のAuSn層12aとを接触させてから、LEDチップ1側(例えば、LEDチップ1の表面側)からの加圧および加熱により第1のAuSn層12aとAu層13とを溶融させて等温凝固させ、減圧および冷却を行うことで第1のAuSn層12aよりもAuの組成比が高く且つ高融点の第2のAuSn層からなる接合部15(図1(c)参照)を形成する接合工程(以下、チップ接合工程と称する)を行う。
上述のチップ接合工程では、LEDチップ1とベース基板20とを近づけてLEDチップ1側(例えば、LEDチップ1の表面側)から第1のAuSn層12aの溶融温度よりも高い規定温度(例えば、325℃)に加熱するとともに、適宜の荷重(例えば、2〜50kg/cm)を規定時間(例えば、10秒程度)だけ印加するようにしており、LEDチップ1とベース基板20とを接合している接合部15は、第1のAuSn層12aよりもAuの組成が高く且つ高融点の第2のAuSn層により構成されている。また、本実施形態では、接合部15を構成する第2のAuSn層の組成比が略90at%Au−10at%Snとなるように、第1のAuSn層12aの膜厚およびAu層13の膜厚を設定してある。ここにおいて、本実施形態では、LEDチップ1としてチップサイズが0.3mm□のLEDチップを用いるとともに、第1のAuSn層12aおよびAu層13の平面サイズをLEDチップ1と同じとし、第1のAuSn層12aの膜厚を1.7μm、Au層13の膜厚を0.2μmに設定してあるが、これは一例であってLEDチップ1のチップサイズなどに応じて適宜設定すればよい。なお、チップ接合工程は、接合部15の酸化防止のためにNガス雰囲気中で行っているが、真空雰囲気中で行うようにしてもよい。また、チップ接合工程では、ベース基板20をステージ110側に適宜設けたヒータにより、LEDチップ1の加熱温度(上記規定温度)よりも低い温度で加熱するようにしてもよい。
以上説明した本実施形態のLEDチップ1の実装方法によれば、接合前工程においてLEDチップ1の実装面側に第1のAuSn層12aを形成するとともに、ベース基板20の実装面側にAu層13を形成し、接合前工程の後のチップ接合工程においてベース基板20の実装面側のAu層13とLEDチップ1の実装面側の第1のAuSn層12aとを接触させてLEDチップ1側(LEDチップ1の表面側)からの加圧および加熱により第1のAuSn層12aとAu層13とを溶融させて等温凝固させることで第1のAuSn層12aよりもAuの組成比が高く且つ高融点の第2のAuSn層からなる接合部15を形成するので、LEDチップ1とベース基板20との間に介在する接合部15を高融点化できるとともにLEDチップ1とベース基板20との接合強度を高めることができ、LEDチップ1とベース基板20との間に介在する接合部15の信頼性を高めることが可能となる。なお、接合強度については、シェア強度により評価している。
また、本実施形態のLEDチップ1の実装方法によれば、接合前工程では、AuSn層形成工程において第1のAuSn層12aとして共晶組成付近のAuSn層を形成するようにし、第2のAuSn層におけるAuの組成比が90at%を下回らないように第1のAuSn層12aおよびAu層13それぞれの膜厚を設定することにより、LEDチップ1とベース基板20との間に介在する接合部15が500℃以下で溶融する(液相になる)のを確実に防止することができ、LEDチップ1をベース基板20に実装した後に種々の熱工程(本実施形態では、上述の第2の接合工程や、発光装置の完成後のマザーボードなどへの高融点はんだを用いた2次実装工程など)が行われるような場合でも、熱工程の温度が500℃以下であれば、接合部15が再溶融するのを確実に防止することができる。
ここで、上述のようにベース基板20を多数形成したシリコンウェハからなるウェハ20Aにおいて各ベース基板20それぞれのダイパッド部25aaに複数個のLEDチップ1を実装する実装方法について図3を参照して説明する。
本実施形態における実装方法では、ウェハ20AにおけるLEDチップ1の接合予定領域とステージ110との間に断熱層113が介在する形でウェハ20Aをステージ110の上面側に載置する。ここで、本実施形態では、ウェハ20Aにおける上記接合予定領域と断熱層113との間に断熱板130が介在する形でウェハ20Aをステージ110の上面側に載置するようにしている。
断熱板130は、熱伝導率が0.22W/m・Kのマイカ系材料により矩形板状に形成されている。ここで、断熱板130は、厚みを1mmに設定してあるが、この厚みは特に限定するものではなく、例えば、0.2〜1mm程度の範囲で適宜設定すればよい。なお、断熱板130の材料は、マイカ系材料に限定するものではなく、高断熱性を有する材料であればよい。
また、ウェハ20Aは、直径が150mm、厚みが525μmのシリコンウェハを用いて形成されており、ウェハ20Aにおける各LEDチップ1それぞれの接合予定領域(搭載位置)には、上述のダイパッド部25aaが形成され、ダイパッド部25aaにAu層13が設けられている。なお、本実施形態では、ダイパッド部25aaをTi膜により構成してあるが、ダイパッド部25aaの材料は、Tiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、ウェハ20Aとして、直径が150mm、厚みが525μmのシリコンウェハを用いて形成したウェハを例示したが、シリコンウェハのサイズや厚みは特に限定するものではなく、例えば、直径が50〜150mm、厚みが200〜525μm程度のシリコンウェハを用いればよい。
また、ステージ110は、上面側にウェハ20Aの直径よりも内径が小さな円形状の凹部111が形成されており、凹部111内の空気層が上述の断熱層113となる。ここで、凹部111の内径は140mm、深さを2mmに設定してある。なお、ステージ110の凹部111の内径や深さは特に限定するものではなく、上述のウェハ20Aのサイズに応じて、例えば、内径が40〜140mm、深さが1〜2mm程度の範囲で適宜設定すればよい。
また、上述のステージ110には、上記表面側に載置される対象物を吸着するための複数の吸気孔114が凹部111の周部に形成されており、断熱板130がステージ110の上面に吸着されるようになっている。また、断熱板130は、ウェハ20Aの載置予定領域内に、一部の吸気孔114に連通する吸気孔134が形成されており、ウェハ20Aが断熱板130に吸着されるようになっている。
また、ウェハ20Aをステージ110の上面側に載置する際には、ステージ110の凹部111の内底面と断熱板130との間に、チップ接合工程時のウェハ20Aの撓みを抑制するための複数の柱状のスペーサ120を介在させるようにしている。ここにおいて、スペーサ120の数や配置は特に限定するものではないが、断熱板130上に載置されるウェハ20Aの上記接合予定領域に重ならず、チップ接合工程においてLEDチップ1側からの熱が伝熱されにくい位置に配置することが好ましい。また、スペーサ120は、ガラスやセラミックのような断熱性の高い材料により形成することが望ましい。
下地層形成工程およびはんだ層形成工程については、上述の通りであるが、LEDチップ1を多数形成したウェハから個々のLEDチップ1に分割する以前と以後とのいずれでもよい。
チップ接合工程では、ダイボンド装置のヘッド(ボンディングヘッド)140に設けられた上述のチップ吸着ツール00によりLEDチップ1を吸着保持してLEDチップ1とベース基板20とを接触させ、ヘッダ140のヒータ(図示せず)によりチップ吸着ツール100を介してLEDチップ1を加熱するとともに適宜の荷重を印加してLEDチップ1とベース基板20とを接合させる過程をウェハ20Aに実装するLEDチップ1の個数に応じて繰り返し行えばよい。
上述の実装方法によれば、ウェハ20Aにおける上記接合予定領域と断熱層113との間に断熱板130が介在する形でウェハ20Aをステージ110の上面側に載置するので、断熱板130を介在させないでウェハ20Aをステージ110の上面側に載置してある場合に比べて、チップ接合工程においてLEDチップ1に印加される圧力によりウェハ20Aに生じる応力を低減でき、ウェハ20Aが撓むことによる実装性の低下、ウェハ20AやLEDチップ1への残留応力の発生、ウェハ20Aの破損などを防止することができる。
また、上述の実装方法によれば、ステージ110の凹部111の内底面と断熱板130との間に、チップ接合工程時のウェハ20Aの撓みを抑制するための複数の柱状のスペーサ120を介在させているので、スペーサ120を介在させていない場合に比べて、チップ接合工程においてLEDチップ1に印加される圧力によりウェハ20Aに生じる応力を低減でき、ウェハ20Aが撓むことによる実装性の低下、ウェハ20AやLEDチップ1への残留応力の発生、ウェハ20Aの破損などを防止することができる。
ところで、上述の実施形態では、チップとして、チップサイズが0.3mm□のLEDチップ1を例示したが、チップサイズが1mm□のLEDチップ1を用いてもよい。また、上述のチップは、LEDチップ1に限らず、例えば、レーザダイオードチップ、フォトダイオードチップ、MEMSチップ(例えば、加速度センサチップ、圧力センサチップなど)、赤外線センサチップ、半導体チップ(例えば、ICチップなど)などでもよく、チップサイズも特に限定するものではなく、例えば0.2mm□〜5mm□程度のものを用いればよい。また、チップの厚みも特に限定するものではなく、例えば0.1〜0.5mm程度のものを用いればよい。また、被搭載部材は、ベース基板20に限らず、サブマウント部材に限らず、例えば、サブマウント部材や、セラミック基板などでもよい。
実施形態の実装方法の説明図である。 同上の説明図である。 同上の実装方法の説明図である。 同上における発光装置の概略断面図である。 同上における発光装置の概略分解斜視図である。 同上におけるベース基板を示し、(a)は概略平面図、(b)は概略下面図である。 同上における中間層基板を示し、(a)は概略平面図、(b)は概略下面図である。 同上における素子形成基板を示し、(a)は概略平面図、(b)は概略下面図、(c)は(b)のA−B−C概略断面図である。 従来の実装方法の説明図である。
符号の説明
1 LEDチップ(チップ)
11 下地層
12a 第1のAuSn層
13 Au層
15 接合部
20 ベース基板(被搭載部材)
25aa ダイパッド部
100 チップ吸着ツール

Claims (2)

  1. チップの実装面側に第1のAuSn層を形成するAuSn層形成工程および被搭載部材の実装面側にAu層を形成するAu層形成工程を含む接合前工程と、接合前工程の後で被搭載部材の実装面側のAu層とチップの実装面側の第1のAuSn層とを接触させてチップ側からの加圧および加熱により第1のAuSn層とAu層とを溶融させて等温凝固させることで第1のAuSn層よりもAuの組成比が高く且つ高融点の第2のAuSn層からなる接合部を形成する接合工程とを備えることを特徴とするチップの実装方法。
  2. 接合前工程では、AuSn層形成工程において第1のAuSn層として共晶組成付近のAuSn層を形成するようにし、第2のAuSn層におけるAuの組成比が90at%を下回らないように第1のAuSn層およびAu層それぞれの膜厚を設定することを特徴とする請求項1記載のチップの実装方法。
JP2008114633A 2008-04-24 2008-04-24 チップの実装方法 Pending JP2009267068A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008114633A JP2009267068A (ja) 2008-04-24 2008-04-24 チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008114633A JP2009267068A (ja) 2008-04-24 2008-04-24 チップの実装方法

Publications (1)

Publication Number Publication Date
JP2009267068A true JP2009267068A (ja) 2009-11-12

Family

ID=41392540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008114633A Pending JP2009267068A (ja) 2008-04-24 2008-04-24 チップの実装方法

Country Status (1)

Country Link
JP (1) JP2009267068A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003200289A (ja) * 2001-09-27 2003-07-15 Furukawa Electric Co Ltd:The 部材の接合方法、その方法で得られた接合部材

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003200289A (ja) * 2001-09-27 2003-07-15 Furukawa Electric Co Ltd:The 部材の接合方法、その方法で得られた接合部材

Similar Documents

Publication Publication Date Title
JP5243806B2 (ja) 紫外光発光装置
JP5010203B2 (ja) 発光装置
JP4114557B2 (ja) 発光装置
JP2005327820A (ja) 発光ダイオード用パッケージおよびそれを用いた発光装置およびその発光装置の製造方法
TW201511192A (zh) 有受控模造邊界的層壓無引線載體組件中的光半導體元件及形成該元件之方法
JP5010366B2 (ja) 発光装置
JP4877239B2 (ja) 発光装置の製造方法
JP5536980B2 (ja) 実装方法
JP5314269B2 (ja) 実装方法およびダイボンド装置
JP5554900B2 (ja) チップの実装方法
JP5390938B2 (ja) 発光装置
JP5010199B2 (ja) 発光装置
JP2015185685A (ja) 発光装置の製造方法及び照明装置
JP5102652B2 (ja) 発光装置
JP5351624B2 (ja) Ledモジュール
JP5102805B2 (ja) 実装方法
JP5102605B2 (ja) 発光装置およびその製造方法
WO2013021518A1 (ja) 発光装置
JP5285465B2 (ja) 実装方法および吸着コレット
JP2009267068A (ja) チップの実装方法
JP5192847B2 (ja) 発光装置
JP2009289835A (ja) 構造体の製造方法、発光装置の製造方法
JP5351620B2 (ja) 発光装置
JP2009289834A (ja) 構造体の製造方法、発光装置の製造方法
KR101437930B1 (ko) 발광장치 및 그 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100811

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002