JP2008311458A - 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法 - Google Patents

半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法 Download PDF

Info

Publication number
JP2008311458A
JP2008311458A JP2007158257A JP2007158257A JP2008311458A JP 2008311458 A JP2008311458 A JP 2008311458A JP 2007158257 A JP2007158257 A JP 2007158257A JP 2007158257 A JP2007158257 A JP 2007158257A JP 2008311458 A JP2008311458 A JP 2008311458A
Authority
JP
Japan
Prior art keywords
semiconductor device
thermally expandable
circuit board
expandable particles
curable resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007158257A
Other languages
English (en)
Inventor
Hisahiko Yoshida
久彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007158257A priority Critical patent/JP2008311458A/ja
Priority to US12/102,359 priority patent/US7969028B2/en
Publication of JP2008311458A publication Critical patent/JP2008311458A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81052—Detaching bump connectors, e.g. after testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/306—Lifting the component during or after mounting; Increasing the gap between component and PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】耐衝撃性と量産性に優れ、かつリペア、リワークが容易で、リペア後の回路基板上に接着剤などの残渣が残らず、リペア時の応力も極力かからない半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法を提供する。
【解決手段】本発明の半導体装置実装構造体１０は、一方の主面１１ｂに電極部１１ｃを配列した半導体装置１１と、半導体装置１１の電極部１１ｃとはんだバンプ１２により電気的に接続される基板電極部１３ａを有する回路基板１３と、半導体装置１１の少なくとも側面１１ａと回路基板１３との間に、膨張温度が異なる複数種の熱膨張性粒子１５を混入した硬化性樹脂１４とを有する構成である。
【選択図】図１

Description

本発明は、耐衝撃性が高くリペア性がよい半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法に関する。
近年、電子機器は高機能化・小型化が進み、携帯電話やパソコンなど携帯型の小型モバイル情報機器が普及してきている。これらに搭載される回路基板に実装される電子部品には半導体装置が多数使用され、なかでも半導体チップをインターポーザー基板に実装し、樹脂モールドなどでパッケージ化した状態で実装されることが多い。すなわち、回路基板に対向した半導体装置の一方の主面に、例えばボール形状のはんだバンプからなる接続端子をアレイ状に配置したボール・グリッド・アレイ（以下、「ＢＧＡ」と略記する）、またはチップ・スケール・パッケージ（以下、「ＣＳＰ」と略記する）タイプが主流になっている。
ところで、モバイル情報機器では携帯して移動するという用途から、機器の落下衝撃に対する耐衝撃性の強度が必要とされている。すなわち、ロジック回路やメモリ回路などの機能集積度の高い回路を内蔵した半導体装置は接続端子数が多く、かつＢＧＡやＣＳＰなどのパッケージの端子形状や端子ピッチが微細化している。このことに加えて、ＢＧＡやＣＳＰなどのパッケージからなる半導体装置は、接続端子がグリッド状に配置され、実装される面積が広い。したがって、例えば落下時の回路基板の変形や応力などにより半導体装置のパッケージの周辺部近傍などに配置された一部の接続端子に応力が集中して、半導体装置と回路基板とを接続するはんだ接続が断線することがある。そこで、このような耐衝撃性に対する半導体装置と回路基板との接続部の信頼性を向上させるために、半導体装置と回路基板とをはんだ接続して実装したのち、例えばエポキシ系樹脂からなる熱硬化性の接着剤により半導体装置と回路基板とを接着固定して補強することが一般的によく行われる。このようにすると落下衝撃などによる接続端子への応力集中を緩和することができるので、耐衝撃性は向上する。しかしながら、半導体装置が実装されたのち特性不良になるなどして交換をする必要があり別の半導体装置を回路基板に再接続するときには、熱硬化性の接着剤は接着固定が強固であるため、回路基板からの接着剤の除去が困難でリペア作業が難しく、特性不良が発生した回路基板は廃棄するほかなかった。
このような課題を解決するために、耐衝撃性に優れ、かつリペア、リワークが可能な実装構造が提案されている。すなわち、半導体装置と回路基板との間を接着する樹脂を剥離可能な樹脂の層と機械強度が高い層の２層構造にした半導体装置実装構造体が提案されている（例えば、特許文献１参照）。このような構成にすると半導体装置の交換などのリペアなどを行うときには剥離可能な樹脂の層を加熱、流動させることにより、半導体装置を回路基板から取り外すことができる。
また、接着する樹脂が有機溶液を内包した有機系熱膨張性粒子と熱硬化性接着剤樹脂とを混合した樹脂組成物として、この樹脂組成物が半導体装置と回路基板との間に充填され、硬化される半導体装置実装構造体が提案されている（例えば、特許文献２参照）。このようにして形成された耐衝撃性に優れた半導体装置実装構造体は、加熱することにより有機系熱膨張性粒子内の有機溶液が沸騰気化し、急激に体積膨張する。このことにより、半導体装置と回路基板との間を接着している樹脂硬化物が非常に脆く多孔質構造に変化するので半導体装置は剥離することができ、半導体装置実装構造体はリペアなどを行うことができる。
また、同様に半導体装置と回路基板とを強固に接着する接着剤に発泡性材料を含有させ、リペアのときには発泡性材料を大きく発泡させることにより半導体装置を回路基板から剥離することが提案されている（例えば、特許文献３参照）。すなわち、接着剤は加熱または電磁波を照射されて接着剤中のペーストおよび発泡性材料のうちの発泡性材料を発泡させる。このことにより、ペースト部分に気孔を多数発生させてペースト部分を脆弱化することにより、半導体装置が回路基板から剥離することを容易にしている。
特開２００６−１００４５７号公報 特開２００５−３３２９７０号公報 特開２００１−１０７０１９号公報
しかしながら、特許文献２、３に示されるような従来の技術では、熱膨張性粒子および発泡性材料を効果的に膨張させて半導体装置実装構造体の回路基板から半導体装置を取り外すには精度よく加熱温度を制御する必要がある。すなわち、熱膨張性粒子および発泡性材料が効果的に膨張力を得ることができる温度範囲は１０〜２０℃程度であり、量産工程に適用するのに十分な温度範囲ではない。したがって、膨張力がピークとなる温度がはんだバンプの融点以下である場合は熱膨張性粒子および発泡性材料の膨張力が不十分となるため、熱硬化性の接着剤全体が十分に脆弱化せず半導体装置を回路基板から取り外すことが困難であるという課題を生じる。また、このような状態で熱膨張性粒子および発泡性材料が接着剤に含まれる量を増加して膨張力を大きくした場合は、はんだバンプが溶融していない状態で半導体装置が回路基板から持ち上げられることとなるので、例えば回路基板上の銅箔が応力により引き剥がされるなどのダメージを受ける。その結果、回路基板の電極部に新たに半導体装置を再接続することができず、回路基板を廃棄しなければならなくなってしまうという課題を生じる。
一方、膨張力がピークとなる温度がはんだバンプの融点以上である場合は、この温度で熱膨張性粒子および発泡性材料が十分な膨張力で膨張しても、はんだバンプが溶融しているために半導体装置を取り外しても回路基板にダメージを生じることはない。しかしながら、接着剤に混入された熱膨張性粒子および発泡性材料を十分な膨張力で膨張させて接着剤全体を十分に脆弱化して半導体装置を容易に取り外せるようにするためには、はんだバンプは溶融温度以上の高温で長い時間保持されなければならない。したがって、回路基板上の半導体装置の周辺に実装された部品が熱ダメージを受けてしまうという課題があった。
また、特許文献１においては、半導体装置が半導体装置実装構造体の回路基板から取り外されるときに回路基板上の残渣が極力残らないようにリペアし、そのままの状態で新たな半導体装置を再接続することが難しいという課題があった。
本発明は上記の課題を解決するものであり、高密度実装に適した小型パッケージを使用した半導体装置が実装された半導体装置実装構造体において、耐衝撃性と量産性に優れ、かつリペア、リワークが容易で、リペア後の回路基板上に接着剤などの残渣が残らず、リペア時の応力も極力かからない半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法を提供するものである。
上記目的を達成するために、本発明の半導体装置実装構造体は、一方の主面に電極部を配列した半導体装置と、上記半導体装置の上記電極部とはんだバンプにより電気的に接続される基板電極部を有する回路基板と、上記半導体装置の少なくとも側面と上記回路基板との間に、膨張温度が異なる複数種の熱膨張性粒子を混入した硬化性樹脂とを有する構成からなる。
このような構成とすることにより、回路基板上に半導体装置が実装されたときには耐衝撃性に優れ、リペア、リワークを行うときには容易に半導体装置を回路基板から取り外すことができる。なお、リペア、リワークを行うときには、膨張温度が低温の熱膨張性粒子が最初に膨張して予め接着剤全体を脆弱化したのちに、膨張温度が高温の熱膨張性粒子が膨張して硬化性樹脂による半導体装置と回路基板との接着を速やかに切断する。このときに、はんだバンプの融点が上記２種類の熱膨張性粒子の膨張温度の間に設定されていれば、半導体装置実装構造体の回路基板から容易に半導体装置を取り外すことができる。また、硬化性樹脂は半導体装置の側面と回路基板との間に備えているだけであるので量産性に優れ、かつ複数種の熱膨張性粒子で硬化性樹脂全体を細かく切断するので、リペア後の回路基板上に複数種の熱膨張性粒子を含む硬化性樹脂の残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。
なお、硬化性樹脂とは、エポキシ基やアクリレート基などの重合性基を分子構造中に含有する低分子が、光および／または熱の刺激により三次元架橋などに重合することで硬化したいわゆる熱硬化性樹脂を主成分とする樹脂のことであり、以下、熱硬化性樹脂と適宜称し、当該低分子を主成分とする熱効果性樹脂前駆体を熱硬化性の接着剤と適宜称する。
また、複数種の熱膨張性粒子は、第１の温度で熱膨張する第１の熱膨張性粒子と、第２の温度で熱膨張する第２の熱膨張性粒子との少なくとも２種類で構成され、はんだバンプの融点は、第１の温度より高く第２の温度より低い構成としてもよい。
このような構成とすることにより、回路基板上に半導体装置が実装されたときには耐衝撃性に優れ、リペア、リワークを行うときには容易に半導体装置を回路基板から取り外すことができる。なお、リペア、リワークを行うときには、熱膨張する第１の温度が低温の第１の熱膨張性粒子が最初に膨張して予め硬化性樹脂全体を脆弱化したのちに、熱膨張する第２の温度が高温の第２の熱膨張性粒子が膨張して硬化性樹脂全体を速やかに切断する。このときに、はんだバンプの融点が上記複数種の熱膨張性粒子の膨張温度の間に設定されているので、半導体装置実装構造体の回路基板から容易に半導体装置を回路基板から取り外すことができる。また、熱硬化性接着剤は半導体装置の側面と回路基板との間に塗布しているだけであるので、量産性に優れ、かつ複数種の熱膨張性粒子で硬化した硬化性樹脂全体の接着を細かく切断するので、リペア後の回路基板上に熱膨張性粒子および／または硬化性樹脂の残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。
また、硬化性樹脂と回路基板との界面における第２の熱膨張性粒子の密度が、当該硬化性樹脂と側面との界面における第２の熱膨張性粒子の密度よりも高い構成としてもよい。
このような構成とすることにより、回路基板上に半導体装置が実装されたときには耐衝撃性に優れ、リペア、リワークを行うときには容易に半導体装置を回路基板から取り外すことができる。そのうえ、硬化性樹脂と回路基板との間の接着力は第２の熱膨張性粒子により十分に速やかに切断されるので、リペア後の回路基板上に硬化性樹脂などの残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。
また、第１の熱膨張性粒子の膨張温度が１２０℃以上、２００℃以下であり、第２の熱膨張性粒子の膨張温度が２２０℃以上、２４０℃以下である構成としてもよい。
このような構成とすることにより、はんだバンプのはんだ材料に一般的によく用いられる融点が２１７℃の鉛フリーのＳｎ３Ａｇ０．５Ｃｕ材料を使用することができる。したがって、半導体装置実装構造体の回路基板上に半導体装置が実装されたときには耐衝撃性に優れ、リペア、リワークを行うときには容易に半導体装置を回路基板から取り外すことができる半導体装置実装構造体を、鉛フリーで実現することができる。
また、本発明の半導体装置実装構造体の製造方法は、半導体装置の一方の主面に配列された電極部と回路基板の基板電極部とをはんだバンプにより電気的に接続するはんだ接続工程と、膨張温度が異なる複数種の熱膨張性粒子を混入した硬化接着性の接着剤を、半導体装置の少なくとも側面と回路基板との間に塗布する塗布工程と、塗布工程において塗布された接着剤を硬化性樹脂化する固定工程とを備える方法としてもよい。
また、上記製造方法における複数種の熱膨張性粒子は、はんだバンプの融点よりも低い第１の温度で熱膨張する第１の熱膨張性粒子と、はんだバンプの融点以上の第２の温度で熱膨張する第２の熱膨張性粒子とを含有する方法としてもよい。
このような方法とすることにより、回路基板上に半導体装置が実装されたときには耐衝撃性に優れ、リペア、リワークを行うときには容易に半導体装置を回路基板から取り外すことができる。なお、リペア、リワークを行うときには、低温で熱膨張する第１の熱膨張性粒子が最初に膨張して予め接着剤として塗布されて硬化した硬化性樹脂全体を脆弱化したのちに、高温で熱膨張する第２の熱膨張性粒子が膨張して硬化性樹脂全体の接着を速やかに切断する。このときに、はんだバンプの融点が上記２種類の熱膨張性粒子の第１の温度と第２の温度との間に設定されているので、半導体実装構造体の回路基板から容易に半導体装置を取り外すことができる。また、接着剤は半導体装置の側面および回路基板に塗布されて硬化されるだけであるので、量産性に優れ、かつ複数種の熱膨張性粒子で硬化性樹脂全体の接着を細かく切断するのでリペア後の回路基板上に硬化性樹脂などの残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。
また、本発明の半導体装置の剥離方法は、上記記載の半導体装置実装構造体において、はんだバンプの融点以下の温度に硬化性樹脂を加熱し、複数種の熱膨張性粒子のうち当該融点よりも膨張温度が低い熱膨張性粒子を膨張させる第１の加熱工程と、融点以上の温度に硬化性樹脂を加熱し、複数種の熱膨張性粒子のうち当該融点よりも膨張温度が高い熱膨張性粒子を膨張させる第２の加熱工程と、半導体装置を回路基板から剥離する剥離工程とを有する方法からなる。
このような方法とすることにより、リペア、リワークを行うときには容易に半導体装置を回路基板から取り外すことができる。そして、複数種の熱膨張性粒子で硬化性樹脂全体の接着を細かく切断するので、リペア後の回路基板上に硬化性樹脂などの残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。
本発明の半導体装置実装構造体は、高密度実装に適したパッケージを使用した半導体装置を回路基板に耐衝撃性と量産性に優れた構成で実装でき、かつリペア、リワークが容易であるという大きな効果を奏する。また、本発明は、このような半導体装置実装構造体を量産性良く製造する方法や回路基板から取り外すときに応力が極力かからず接着剤が硬化した硬化性樹脂などの残渣が残らない剥離方法も提供しており、半導体装置実装構造体の組立などの製造に大きな効果を奏する。
以下、本発明の実施の形態にかかる半導体装置実装構造体およびその製造方法ならびに半導体装置実装構造体からの半導体装置の剥離方法について、図面を参照しながら説明する。なお、図面で同じ符号が付いたものは、説明を省略する場合もある。また、図面は、理解しやすくするためにそれぞれの構成要素を主体に模式的に示しており、形状などについては正確な表示ではない。
（第１の実施の形態）
図１は本発明の第１の実施の形態にかかる半導体装置実装構造体１０を示す模式図で、（ａ）は平面図、（ｂ）はＡ−Ａ線より見た断面図を示す。
図１（ａ）に示すように半導体装置実装構造体１０は、半導体装置１１がはんだバンプ１２により回路基板１３に電気的に、かつ機械的に接続されている。そして、機械的な接続強度を補強するために半導体装置１１の４つの側面１１ａの一部が回路基板１３と接着剤が熱硬化した硬化性樹脂１４でそれぞれ接着固定されている。
すなわち、詳細には図１（ｂ）に示すように半導体装置実装構造体１０は、一方の主面１１ｂに電極部１１ｃを配列した半導体装置１１と、半導体装置１１の電極部１１ｃとはんだバンプ１２により電気的に接続される基板電極部１３ａを有する回路基板１３とを有して構成されている。さらに、半導体装置実装構造体１０は、半導体装置１１の少なくとも側面１１ａと回路基板１３との間に、膨張温度が異なる複数種の熱膨張性粒子１５を混入した硬化性樹脂１４とを有する構成である。なお、図１（ｂ）では硬化性樹脂１４により側面１１ａの一部が接着固定されているが、側面１１ａの全部が接着固定されてもよく、硬化性樹脂１４は半導体装置１１の側面１１ａに沿って側面１１ａの全部に接着固定されていてもよい。
ここで、複数種の熱膨張性粒子１５は、第１の温度Ｔ１で熱膨張する第１の熱膨張性粒子１５ａと、第２の温度Ｔ２で熱膨張する第２の熱膨張性粒子１５ｂとの少なくとも２種類で構成されている。そして、はんだバンプ１２の融点Ｔｍは、第１の温度Ｔ１より高く第２の温度Ｔ２より低く構成されている。
このような構成とすることにより、半導体装置１１ははんだバンプ１２により回路基板１３に接続されている構成に加えて、その側面１１ａが硬化性樹脂１４により回路基板１３に接着されて機械的な強度が補強されている。このことにより、耐衝撃性に優れた半導体装置１１の実装が実現できる。また、リペア、リワークを行うときには、熱膨張する温度が低温の第１の熱膨張性粒子１５ａが最初に膨張して予め硬化性樹脂１４全体を脆弱化したのちに、熱膨張する温度が高温の第２の熱膨張性粒子１５ｂが膨張して硬化性樹脂１４全体の接続を速やかに切断する。このときに、はんだバンプ１２の融点Ｔｍが上記２種類の熱膨張性粒子１５（１５ａ、１５ｂ）の第１の温度と第２の温度との間に設定されているので、半導体装置実装構造体１０の回路基板１３から容易に半導体装置１１を取り外すことができる。また、熱硬化して硬化性樹脂１４となる熱硬化性の接着剤１４は半導体装置１１の側面１１ａに塗布するだけで半導体装置１１と回路基板１３の間にアンダーフィルとして流し込まなくてもよいので量産性に優れている。しかも、２種類の熱膨張性粒子１５（１５ａ、１５ｂ）で硬化性樹脂１４全体の接着を細かく切断するのでリペア後の回路基板１３上に硬化性樹脂１４などの残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。
なお、硬化性樹脂とは、エポキシ基やアクリレート基などの重合性基を分子構造中に含有する低分子が、光および／または熱の刺激により三次元架橋などに重合することで硬化したいわゆる熱硬化性樹脂を主成分とする樹脂のことであり、以下、熱硬化性樹脂と適宜称し、当該低分子を主成分とする熱効果性樹脂前駆体を熱硬化性の接着剤と適宜称する。
ところで、ＢＧＡやＣＳＰタイプの半導体パッケージからなる半導体装置１１には、近年では一般的に鉛フリーのはんだ材料であるＳｎ３Ａｇ０．５Ｃｕからなるボール状のはんだバンプ１２が一般的に用いられる。このＳｎ３Ａｇ０．５Ｃｕ材料のはんだバンプ１２の融点は２１７℃である。したがって、このＳｎ３Ａｇ０．５Ｃｕ材料のはんだバンプ１２を使用するときに、膨張温度が１２０℃以上、２００℃以下である第１の熱膨張性粒子１５ａと、膨張温度が２２０℃以上、２４０℃以下である第２の熱膨張性粒子１５ｂとを使用して熱硬化性の接着剤１４に混入する。このようにすると、第１の熱膨張性粒子１５ａが最初に膨張して接着剤が硬化した硬化性樹脂１４全体を予め脆弱化したのちに、はんだバンプ１２の融点である２１７℃に加熱温度を上げてはんだバンプ１２を溶融する。そののちに、さらに加熱温度を上げて第２の熱膨張性粒子１５ｂを膨張させることにより硬化性樹脂１４全体の接着が速やかに切断される。その結果、硬化性樹脂１４全体の接着が細かく切断されるのでリペア後の回路基板１３上に硬化性樹脂１４などの残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。なお、膨張温度が２５０℃以上の熱膨張性粒子１５を使用すると半導体装置１１が加熱されてダメージを受けることがあり好ましくない。また、１２０℃未満の膨張温度の熱膨張性粒子１５を使用すると混入する接着剤の硬化温度が１２０℃未満の接着剤を選択する必要があり、選択できる接着剤の範囲が狭くなるために好ましくない。
図２は、接着剤１４に混合する２種類の熱膨張性粒子１５（１５ａ、１５ｂ）の温度に対する熱膨張特性の一例について示した図である。図２において２Ａで示すグラフは第１の温度Ｔ１で最高膨張倍率を示す第１の熱膨張性粒子１５ａの温度に対する熱膨張特性を示し、２Ｂで示すグラフは第２の温度Ｔ２で最高膨張倍率を示す第２の熱膨張性粒子１５ｂの温度に対する熱膨張特性を示す。なお、はんだバンプ１２の融点Ｔｍは、温度Ｔ１、Ｔ２とＴ１＜Ｔｍ＜Ｔ２の関係にあることが図２に示されている。図２に例示される第１および第２の熱膨張性粒子１５（１５ａ、１５ｂ）はいずれも最高８倍程度の膨張倍率で膨張することがわかる。
次に図２で示されるような２種類の熱膨張性粒子１５（１５ａ、１５ｂ）を接着剤１４に混合して本実施の形態の半導体装置実装構造体１０を製造する製造方法を説明する。
図３は本実施の形態の半導体装置実装構造体１０の製造方法を示す製造フロー図、図４（ａ）から（ｃ）は半導体装置実装構造体１０の製造方法を示す概略断面図である。
図３に示すように本製造方法は、はんだ接続工程Ｓ１と、塗布工程Ｓ２と、固定工程Ｓ３とを備えた方法である。図４（ａ）は真空ピンセット２１により半導体装置１１が回路基板１３に運ばれてはんだ接続が行われるところを示している。図４（ａ）および（ｂ）に示すようにはんだ接続工程Ｓ１は、半導体装置１１の一方の主面１１ｂに配列された電極部１１ｃと回路基板１３の基板電極部１３ａとをはんだバンプ１２により電気的に接続する工程である。図４（ｂ）においてはんだバンプ１２は、例えば２３０℃で加熱されて溶融したのちに冷却されて半導体装置１１の電極部１１ｃと回路基板１３の基板電極部１３ａとを電気的に接続している。
さらに、図４（ｃ）に示すように塗布工程Ｓ２において、膨張温度が異なる複数種の熱膨張性粒子１５を混入した硬化接着性の接着剤１４を、半導体装置１１の側面１１ａと回路基板１３との間に塗布している。そして、塗布工程Ｓ２ののちの固定工程Ｓ３において、塗布工程Ｓ２において塗布された接着剤１４を熱硬化させて樹脂化する硬化性樹脂化が行われる。このように半導体装置１１と回路基板１３とを硬化性樹脂で接着固定することにより、半導体装置実装構造体１０は、耐衝撃力を増大することができる。ここでは、接着剤１４は、例えばエポキシ樹脂を使用し１２０℃で熱硬化させている。
なお、接着剤１４に混入される複数種の熱膨張性粒子１５は、はんだバンプ１２の融点Ｔｍよりも低い第１の膨張温度Ｔ１を有する第１の熱膨張性粒子１５ａと、はんだバンプ１２の融点Ｔｍ以上の第２の膨張温度Ｔ２を有する第２の熱膨張性粒子１５ｂとを含有するものである。
次に半導体装置実装構造体１０からの半導体装置１１の剥離方法について説明する。図５は本実施の形態にかかる半導体装置１１の剥離方法について示す概略断面図である。図５（ａ）は図４（ｃ）の半導体装置実装構造体１０の硬化性樹脂１４で接着された部分を拡大して示した模式図である。なお、硬化性樹脂１４の中には、例えば図２で示した２種類の熱膨張性粒子１５（１５ａ、１５ｂ）が混入されている。このような上記記載の半導体装置実装構造体１０において、硬化性樹脂１４を１７０℃で加熱して第１の熱膨張性粒子１５ａを２Ａで示すグラフの最大膨張率近傍で膨張させる。このようにすると図５（ｂ）に示すように第１の熱膨張性粒子１５ａは熱膨張して硬化性樹脂１４の内部を細かく分断して脆くする。このようにしたのちに、さらに硬化性樹脂１４を加熱して２２０℃で第２の熱膨張性粒子１５ｂを膨張させる。このことにより、硬化性樹脂１４は第１の熱膨張性粒子１５ａの熱膨張により予め内部が分断されて脆くなっている。したがって、図５（ｃ）に示すように第２の熱膨張性粒子１５ｂの熱膨張により半導体装置１１がはんだバンプ１２を伴って回路基板１３から矢印５Ａの方向に持ち上げられるので速やかに硬化性樹脂１４全体の接着が分断される。そして、上記の方法により硬化性樹脂１４は細かい樹脂の破片１６（１６ａ、１６ｂ、１６ｃ）などに分断されてしまう。すなわち、硬化性樹脂１４が予め全体が脆くなっているので図５（ｃ）に示すように、例えば様々な方向を向いた樹脂の破片１６ａ、１６ｂ、１６ｃのようにばらばらに分断される。したがって、硬化性樹脂１４により接続されていた半導体装置１１を回路基板１３から容易に剥離することができる。
上記で説明したように本実施の形態の半導体装置の剥離方法は、図６に示すように上記記載の半導体装置実装構造体１０において、第１の加熱工程ＳＲ１と、第２の加熱工程ＳＲ２と、剥離工程ＳＲ３とを有する方法である。
すなわち、第１の加熱工程ＳＲ１は、はんだバンプ１２の融点Ｔｍ以下の温度に硬化性樹脂１４を加熱し、複数種の熱膨張性粒子１５のうち当該融点Ｔｍよりも膨張温度が低い熱膨張性粒子を膨張させる工程である。そして、第２の加熱工程ＳＲ２は、融点Ｔｍ以上の温度に硬化性樹脂１４を加熱し、複数種の熱膨張性粒子１５のうち当該融点Ｔｍよりも膨張温度が高い熱膨張性粒子１５を膨張させる工程である。そして、剥離工程ＳＲ３は半導体装置１１を回路基板１３から剥離する工程である。
このような工程からなる方法とすることにより、リペア、リワークを行うときには容易に半導体装置を回路基板から取り外すことができる。そして、２種類の熱膨張性粒子で硬化性樹脂全体の接着を細かく切断するのでリペア後の回路基板上に接着剤を構成していた樹脂などの残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。
（第２の実施の形態）
図７および図８に本発明の第２の実施の形態にかかる半導体装置実装構造体３０およびその製造方法ならびに半導体装置の剥離方法を示す。
図７は本実施の形態にかかる半導体装置実装構造体３０およびその製造方法を示す概略断面図である。図７（ｃ）に示す半導体装置実装構造体３０は第１の実施の形態にかかる半導体装置実装構造体１０と異なり、接着剤が硬化した硬化性樹脂１４と回路基板１３との界面１７における第２の熱膨張性粒子１５ｂの密度が、当該硬化性樹脂１４と側面１１ａとの界面１８における第２の熱膨張性粒子１５ｂの密度よりも高い構成としている。
このような構成とすることにより、回路基板１３上に半導体装置１１が実装されたときには耐衝撃性に優れ、リペア、リワークを行うときには第２の熱膨張性粒子１５ｂが回路基板１３との界面１７に隣接する領域６Ａに高い密度で含まれているので、容易に半導体装置１１を回路基板１３から取り外すことができる。そのうえ、硬化性樹脂１４と回路基板１３との間の接着は第２の熱膨張性粒子１５ｂにより十分に速やかに切断されるので、リペア後の回路基板１３上に硬化性樹脂１４などの残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。
本実施の形態にかかる半導体装置実装構造体３０の製造方法は、第１の実施の形態にかかる半導体装置実装構造体１０の製造方法を基本として図３に示すはんだ接続工程Ｓ１と、塗布工程Ｓ２と、固定工程Ｓ３とを含むものである。そして、図７（ａ）に示す半導体装置１１が回路基板１３にはんだバンプ１２により電気的に接続されたはんだ接続工程Ｓ１ののちの塗布工程Ｓ２に特徴がある。すなわち、図７（ｂ）に示すように塗布工程Ｓ２において、少なくとも第２の温度Ｔ２で熱膨張する第２の熱膨張性粒子１５ｂが混入された第２の接着剤１４ｂが回路基板１３上にまず塗布される。そののちに、第２の接着剤１４ｂの上部の全部または一部を覆って、少なくとも第１の温度Ｔ１で熱膨張する第１の熱膨張性粒子１５ａが混入された第１の接着剤１４ａが塗布される。そして、はんだバンプ１２は、第１の温度Ｔ１より高く第２の温度Ｔ２より低い融点の材料から構成される。本製造方法でのはんだバンプ１２は、例えば融点が２１７℃の鉛フリーのＳｎ３Ａｇ０．５Ｃｕ材料を使用し、２種類の熱膨張性粒子１５（１５ａ、１５ｂ）は、例えば第１の温度Ｔ１が１６６℃、第２の温度Ｔ２が２２０℃の熱膨張性マイクロカプセルを使用している。
そして、塗布工程Ｓ２において塗布された接着剤１４（１４ａ、１４ｂ）を熱硬化させて硬化性樹脂１４として接着固定する固定工程Ｓ３を実施すると図７（ｃ）に示すように接着剤１４（１４ａ、１４ｂ）はその境界が混ざり合って１つの硬化性樹脂１４となって半導体装置実装構造体３０が製造される。このときに第１の熱膨張性粒子１５ａに径の小さい粒子を選択して第１の接着剤１４ａに多く混入すると第１の熱膨張性粒子１５ａは回路基板１３の近傍にも少し含まれるように移動する。
なお、図５および図６に示した第１の実施の形態と同様に半導体装置実装構造体３０から半導体装置１１を剥離することができる。すなわち、図８に示すように半導体装置実装構造体３０において、硬化性樹脂１４を加熱して第１の熱膨張性粒子１５ａを膨張させて硬化性樹脂１４全体を予め脆弱化したのちに、さらに硬化性樹脂１４を加熱して第２の熱膨張性粒子１５ｂを膨張させる。このことにより、硬化性樹脂１４の回路基板１３との界面１７に隣接した領域に高い密度で混合された第２の熱膨張性粒子１５ｂが大きく膨張して硬化性樹脂１４と回路基板１３との界面１７の硬化性樹脂１４を主体に分断して矢印７Ａの方向に持ち上げられる。したがって、半導体装置１１は回路基板１３から容易に剥離することができる。
以上のような構成および方法とすることにより、半導体装置実装構造体は、回路基板上に半導体装置が実装されたときには耐衝撃性に優れ、リペア、リワークを行うときには容易に半導体装置を回路基板から取り外すことができる。なお、リペア、リワークを行うときには、膨張温度が低温の第１の熱膨張性粒子が最初に膨張して硬化性樹脂全体を予め脆弱化したのちに、膨張温度が高温の第２の熱膨張性粒子が膨張して硬化性樹脂全体の接着を速やかに切断する。このときに、はんだバンプの融点が上記２種類の熱膨張性粒子の膨張温度の間に設定されているので、半導体装置実装構造体の回路基板から容易に半導体装置を取り外すことができる。また、硬化性樹脂を形成する接着剤は半導体装置の側面に塗布して作製するだけであるので量産性に優れ、かつ２種類の熱膨張性粒子で硬化性樹脂全体の接着を細かく切断するのでリペア後の回路基板上に硬化性樹脂などの残渣がほとんど残らず、リペア時の応力も極力かからないようにすることができる。
本発明の半導体装置実装構造体は、高密度実装に適したパッケージを使用した半導体装置を回路基板に耐衝撃性と量産性に優れた構成で実装でき、かつリペア、リワークが容易であるので薄型化・小型化が要求される電子機器などの分野に有用である。
本発明の第１の実施の形態にかかる半導体装置実装構造体を示す模式図で、（ａ）は平面図、（ｂ）はＡ−Ａ線より見た断面図 ２種類の熱膨張性粒子の温度に対する熱膨張特性の一例について示した図 本発明の第１の実施の形態にかかる半導体装置実装構造体の製造方法を示す製造フロー図 （ａ）から（ｃ）は本発明の第１の実施の形態にかかる半導体装置実装構造体の製造方法を示す概略断面図 （ａ）から（ｃ）は本発明の第１の実施の形態にかかる半導体装置の剥離方法について示す概略断面図 本発明の第１の実施の形態にかかる半導体装置実装構造体からの半導体装置の剥離方法を示すフロー図 （ａ）から（ｃ）は本発明の第２の実施の形態にかかる半導体装置実装構造体およびその製造方法を示す概略断面図 本発明の第２の実施の形態にかかる半導体装置の剥離方法について示す概略断面図
符号の説明
１０，３０ 半導体装置実装構造体
１１ 半導体装置
１１ａ 側面
１１ｂ 一方の主面
１１ｃ 電極部
１２ はんだバンプ
１３ 回路基板
１３ａ 基板電極部
１４ 接着剤（硬化性樹脂）
１４ａ 第１の接着剤
１４ｂ 第２の接着剤
１５ 熱膨張性粒子
１５ａ 第１の熱膨張性粒子（熱膨張性粒子）
１５ｂ 第２の熱膨張性粒子（熱膨張性粒子）
１６（１６ａ，１６ｂ，１６ｃ） 樹脂の破片
１７，１８ 界面
２１ 真空ピンセット

Claims (7)

  1. 一方の主面に電極部を配列した半導体装置と、
    前記半導体装置の前記電極部とはんだバンプにより電気的に接続される基板電極部を有する回路基板と、
    前記半導体装置の少なくとも側面と前記回路基板との間に、膨張温度が異なる複数種の熱膨張性粒子を混入した硬化性樹脂とを有することを特徴とする半導体装置実装構造体。
  2. 前記複数種の熱膨張性粒子は、第１の温度で熱膨張する第１の熱膨張性粒子と、第２の温度で熱膨張する第２の熱膨張性粒子との少なくとも２種類で構成され、前記はんだバンプの融点は、前記第１の温度より高く前記第２の温度より低いことを特徴とする請求項１に記載の半導体装置実装構造体。
  3. 前記硬化性樹脂と前記回路基板との界面における前記第２の熱膨張性粒子の密度が、当該硬化性樹脂と前記側面との界面における前記第２の熱膨張性粒子の密度よりも高いことを特徴とする請求項２に記載の半導体装置実装構造体。
  4. 前記第１の熱膨張性粒子の膨張温度が１２０℃以上、２００℃以下であり、前記第２の熱膨張性粒子の膨張温度が２２０℃以上、２４０℃以下であることを特徴とする請求項２または請求項３に記載の半導体装置実装構造体。
  5. 半導体装置の一方の主面に配列された電極部と回路基板の基板電極部とをはんだバンプにより電気的に接続するはんだ接続工程と、
    膨張温度が異なる複数種の熱膨張性粒子を混入した硬化接着性の接着剤を、前記半導体装置の少なくとも側面と前記回路基板との間に塗布する塗布工程と、
    前記塗布工程において塗布された前記接着剤を硬化性樹脂化する固定工程とを備えることを特徴とする半導体装置実装構造体の製造方法。
  6. 前記複数種の熱膨張性粒子は、前記はんだバンプの融点よりも低い第１の膨張温度を有する第１の熱膨張性粒子と、前記はんだバンプの融点以上の第２の膨張温度を有する第２の熱膨張性粒子とを含有する請求項５に記載の半導体装置実装構造体の製造方法。
  7. 請求項１から請求項４のいずれか１項に記載の半導体装置実装構造体において、
    前記はんだバンプの融点以下の温度に前記硬化性樹脂を加熱し、前記複数種の熱膨張性粒子のうち当該融点よりも膨張温度が低い熱膨張性粒子を膨張させる第１の加熱工程と、
    前記融点以上の温度に前記硬化性樹脂を加熱し、前記複数種の熱膨張性粒子のうち当該融点よりも膨張温度が高い熱膨張性粒子を膨張させる第２の加熱工程と、
    前記半導体装置を前記回路基板から剥離する剥離工程とを有することを特徴とする半導体装置の剥離方法。
JP2007158257A 2007-06-15 2007-06-15 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法 Withdrawn JP2008311458A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007158257A JP2008311458A (ja) 2007-06-15 2007-06-15 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
US12/102,359 US7969028B2 (en) 2007-06-15 2008-04-14 Semiconductor device mounting structure, manufacturing method, and removal method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007158257A JP2008311458A (ja) 2007-06-15 2007-06-15 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法

Publications (1)

Publication Number Publication Date
JP2008311458A true JP2008311458A (ja) 2008-12-25

Family

ID=40131526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007158257A Withdrawn JP2008311458A (ja) 2007-06-15 2007-06-15 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法

Country Status (2)

Country Link
US (1) US7969028B2 (ja)
JP (1) JP2008311458A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283085A (ja) * 2009-06-03 2010-12-16 Toshiba Corp 電子機器
WO2011004542A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 電子部品ユニット及び補強用接着剤
JP2011071436A (ja) * 2009-09-28 2011-04-07 Fuji Electric Systems Co Ltd 半導体装置の製造方法および半導体装置
JP2014045152A (ja) * 2012-08-28 2014-03-13 Panasonic Corp 部品実装基板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311458A (ja) 2007-06-15 2008-12-25 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
US7993984B2 (en) * 2007-07-13 2011-08-09 Panasonic Corporation Electronic device and manufacturing method
US20110108997A1 (en) * 2009-04-24 2011-05-12 Panasonic Corporation Mounting method and mounting structure for semiconductor package component
US7961032B1 (en) * 2009-11-30 2011-06-14 International Business Machines Corporation Method of and structure for recovering gain in a bipolar transistor
US10823355B2 (en) * 2016-01-27 2020-11-03 Lite-On Electronics (Guangzhou) Limited Light-emitting module for vehicle lamp
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2001107019A (ja) 1999-10-07 2001-04-17 Matsushita Electric Ind Co Ltd 発泡性ペースト、電子部品実装体および電子部品剥離方法
US6373142B1 (en) * 1999-11-15 2002-04-16 Lsi Logic Corporation Method of adding filler into a non-filled underfill system by using a highly filled fillet
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
JP2005332970A (ja) 2004-05-20 2005-12-02 Hitachi Ltd 半導体装置の実装構造体および実装方法
JP2006100457A (ja) 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法
JP2008311458A (ja) 2007-06-15 2008-12-25 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283085A (ja) * 2009-06-03 2010-12-16 Toshiba Corp 電子機器
JP4676012B2 (ja) * 2009-06-03 2011-04-27 株式会社東芝 電子機器
US8072759B2 (en) 2009-06-03 2011-12-06 Kabushiki Kaisha Toshiba Electronic device
WO2011004542A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 電子部品ユニット及び補強用接着剤
JP2011018714A (ja) * 2009-07-08 2011-01-27 Panasonic Corp 電子部品ユニット及び補強用接着剤
US8686299B2 (en) 2009-07-08 2014-04-01 Panasonic Corporation Electronic element unit and reinforcing adhesive agent
JP2011071436A (ja) * 2009-09-28 2011-04-07 Fuji Electric Systems Co Ltd 半導体装置の製造方法および半導体装置
JP2014045152A (ja) * 2012-08-28 2014-03-13 Panasonic Corp 部品実装基板

Also Published As

Publication number Publication date
US20080308930A1 (en) 2008-12-18
US7969028B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
JP2008311458A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
KR101079946B1 (ko) 전자 부품 실장 구조체와 그 제조 방법
US9263426B2 (en) PoP structure with electrically insulating material between packages
JP5387685B2 (ja) 半導体装置の製造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US10679931B2 (en) Ball grid array and land grid array assemblies fabricated using temporary resist
JP5465942B2 (ja) 半導体装置およびその製造方法
JP2008226946A (ja) 半導体装置およびその製造方法
JPWO2006098268A1 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
KR20070116895A (ko) 플립 칩 실장 방법 및 범프 형성 방법
JPWO2008136419A1 (ja) 半導体装置及び製造方法並びにリペア方法
JP4095049B2 (ja) 電極気密封止を用いた高信頼性半導体装置
JP2011077398A (ja) 半導体装置の製造方法
JP2009021465A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP4702271B2 (ja) 導電性バンプの形成方法
JP5433923B2 (ja) スティフナ付き基板およびその製造方法
JP2006100457A (ja) 電子装置及びその製造方法
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JP6175994B2 (ja) 半導体装置、電子装置、及び半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2008235392A (ja) 半導体装置のリペア方法および半導体装置
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法
JP6451178B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100215

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110308