KR20070116895A - 플립 칩 실장 방법 및 범프 형성 방법 - Google Patents

플립 칩 실장 방법 및 범프 형성 방법 Download PDF

Info

Publication number
KR20070116895A
KR20070116895A KR1020077024118A KR20077024118A KR20070116895A KR 20070116895 A KR20070116895 A KR 20070116895A KR 1020077024118 A KR1020077024118 A KR 1020077024118A KR 20077024118 A KR20077024118 A KR 20077024118A KR 20070116895 A KR20070116895 A KR 20070116895A
Authority
KR
South Korea
Prior art keywords
solder
resin
circuit board
resin composition
gas
Prior art date
Application number
KR1020077024118A
Other languages
English (en)
Other versions
KR101175482B1 (ko
Inventor
다카시 기타에
세이이치 나카타니
세이지 가라시마
요시히사 야마시타
다카시 이치류
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20070116895A publication Critical patent/KR20070116895A/ko
Application granted granted Critical
Publication of KR101175482B1 publication Critical patent/KR101175482B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29305—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83887—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

제1 전자 부품(2) 상에 땜납 분말(5a)과 수지(4)를 포함하는 땜납 수지 조성물(6)을 탑재하고, 제1 전자 부품(2)의 접속 단자(3)와 제2 전자 부품(8)의 전극 단자(7)가 대향하도록 배치하고, 제1 전자 부품(2)과 땜납 수지 조성물을 가열하여 제1 전자 부품(2)에 포함되는 가스 발생원(1)으로부터 가스를 분출시키고, 가스(9a)를 땜납 수지 조성물(6) 중에서 대류시킴으로써, 땜납 분말(5a)을 땜납 수지 조성물(6) 중에서 유동시키고, 접속 단자(3) 및 전극 단자(7) 상에 자기 집합시켜 접속 단자(3)와 전극 단자(7)를 전기적으로 접속시킨다. 이로 인해, 협(狹)피치로 배선된 반도체 칩의 전극 단자와 회로 기판의 접속 단자를 높은 접속 신뢰성으로 접속할 수 있는 플립 칩 실장 방법과 회로 기판 상에 실장하기 위한 범프 형성 방법을 제공한다.

Description

플립 칩 실장 방법 및 범프 형성 방법{FLIP CHIP MOUNTING METHOD AND BUMP FORMING METHOD}
본 발명은, 회로 기판 상에 반도체 칩 등을 실장하는 플립 칩 실장 방법에 관한 것이며, 또 회로 기판의 접속 단자 상에 범프를 형성하는 방법, 특히 협(狹)피치로 배열된 접속 단자를 갖는 회로 기판 상에 확실히 미세 범프를 형성하고, 반도체 칩을 실장할 수 있는 범프 형성 방법에 관한 것이다.
최근, 급속히 보급이 확대되고 있는 휴대 전화나 노트북 컴퓨터, 휴대 정보 단말(PDA), 디지털 비디오 카메라 등으로 대표되는 전자기기의 소형·박형·경량화가 급속히 진행되고 있다. 또한, 고성능, 다기능화에 대한 요구도 강해지고 있다. 그 요구에 대응하기 위해서, 반도체 디바이스, 회로 부품의 초소형화나 이들 전자 부품의 실장 기술 등에 의해, 전자 회로의 고밀도화가 비약적으로 진전하고 있다.
그 기술개발의 중심은, 반도체 집적회로(LSI)의 고밀도 실장 기술이다. 예를 들면, LSI 칩의 전극 단자의 다핀화, 협피치화에의 급속한 진전에 따라, 반도체 패키지 기술 등은, 베어 칩의 플립 칩 실장에 의한 CSP(칩 사이즈 패키지) 및 외부 단자에의 PPGA(Plastic Pin Grid Array), BGA(Ball Grid Array) 실장 등이 일반화되어 있다. 그 때문에, 또한 탑재하는 IC의 고속화, 소형화 및 입출력 단자 수의 증가에 대응하는 새로운 실장 기술이 요구되고 있다.
상기 플립 칩 실장에 있어서는, 우선, 반도체 칩에 복수의 전극 단자를 형성하고, 그 전극 단자 상에 땜납이나 Au 등에 의한 범프를 형성한다. 다음에, 반도체 칩의 범프를 회로 기판 상에 형성된 접속 단자에 대향시키고, 상기 전극 단자 상의 범프와 각각에 대응하는 접속 단자를 전기적으로 접합한다. 또한, 반도체 칩과 회로 기판과의 전기적, 기계적 접합을 향상하기 위해서, 반도체 칩과 회로 기판간에 수지 재료를 충전(언더 필)하는 공정이 행해지고 있다.
그러나, 전극 단자수가 5000개를 넘는 차세대 LSI를 회로 기판에 실장하기 위해서는, 100㎛ 이하의 협피치에 대응한 범프 형성이 필요하지만, 현재의 땜납 범프 형성 기술로는, 그에 대응하는 것이 어렵다.
또, 전극 단자수에 따른 다수의 범프를 형성할 필요가 있기 때문에, 저비용화와 함께, 칩 근처의 실장 택트의 단축에 의한 높은 생산성도 요구된다.
종래, 범프 형성 기술로서는, 도금법이나 스크린 인쇄법 등이 이용되고 있다. 그러나, 도금법은 협피치에는 적합하지만, 공정이 복잡해지는 점에서 생산성에 문제가 있다. 또, 스크린 인쇄법은 생산성은 뛰어나지만, 마스크를 이용하고 있기 때문에 협피치화하는 것이 곤란하다.
이러한 상황에 있어서, 최근, LSI 칩이나 회로 기판의 접속 단자 상에 땜납 범프를 선택적으로 형성하는 기술이 제안되고 있다. 이러한 기술은, 미세 범프의 형성에 적절할 뿐만 아니라, 범프의 일괄 형성을 할 수 있기 때문에, 생산성이 뛰어나고, 차세대 LSI의 회로 기판에의 실장 기술로서 계속 주목되고 있다.
상기 실장 기술은, 우선, 표면의 산화가 진행된 접속 단자가 형성되어 있는 회로 기판 상의 전면에, 땜납 분말과 수지의 혼합물에 의한 솔더 페이스트를 도포한다. 다음에, 회로 기판을 가열함으로써, 땜납 분말을 용융시키고, 인접하는 접속 단자 사이에서 단락을 일으키지 않고, 접속 단자 상에 선택적으로 범프를 형성시키는 것이다(예를 들면, 특허 문헌 1 참조).
또, 처음에 유기산 납염과 금속 주석을 주성분으로 하는 페이스트형상 조성물(화학반응 석출형 땜납)을, 접속 단자가 형성된 회로 기판 전면에 도포한다. 다음에, 회로 기판을 가열함으로써 Pb와 Sn의 치환 반응을 일으키고, Pb와 Sn의 합금을 회로 기판의 접속 단자 상에 선택적으로 석출시키는 예가 개시되어 있다(예를 들면, 특허 문헌 2 또는 비특허 문헌 1 참조).
또한, 표면에 접속 단자가 형성된 회로 기판을 약제에 담그고 접속 단자의 표면에만 점착성 피막을 형성한 후, 그 점착성 피막에 땜납 분말을 접착시켜 접속 단자 상에 선택적으로 범프를 형성시키는 예가 개시되어 있다(예를 들면, 특허 문헌 3 참조)
상술한 특허 문헌 1은, 땜납 분말의 표면 산화를 제어함으로써, 금속에 대한 스며드는 성질을 가지면서, 인접 단자간에서 단락을 일으키기 어렵게 하는 것을 목적으로 하고 있다. 그러나, 본래 상반되는 특성을 산화량, 산화 방법만으로 제어하는 것은 어렵다.
또, 특허 문헌 2에서 사용되는 화학반응 석출형 땜납의 재료는, 특정한 화학반응을 이용하고 있으므로, 땜납 조성의 선택의 자유도가 낮고, Pb프리화에의 대응 에도 과제를 남기고 있다.
한편, 특허 문헌 3은, 땜납 분말이 균일하게 전극 상에 부착되므로, 균일한 땜납 범프를 얻을 수 있고, 또, 땜납 조성의 선택의 자유도가 크기 때문에, Pb프리화에의 대응도 용이한 점에서 우수하다. 그러나, 특허 문헌 3의 공법에서 필수의 전극 표면에 점착성 피막을 선택적으로 형성하는 공정은, 화학반응을 이용한 특수한 약제 처리를 행할 필요가 있으므로, 공정이 복잡해짐과 동시에, 코스트 상승으로도 이어져, 양산 공정에의 적용에는 과제를 남기고 있다.
이러한 과제를 해결하기 위해서, 최근, 반도체 칩의 돌기형상의 전극 단자와 회로 기판 상의 접속 단자 간에 도전성 입자를 함유하는 이방성 도전재료로 이루어지는 필름을 끼우고 가열, 가압함으로써 소정의 도통 부분만을 전기적으로 접합하는 것이 개시되어 있다(예를 들면, 특허 문헌 4 참조).
또, 반도체 칩과 회로 기판간에 도전성 입자를 함유시킨 열경화성 수지를 공급하고, 반도체 칩을 가압함과 동시에 그 수지를 가열하여 용융한 도전성 입자를 반도체 칩 및 회로 기판의 각 단자 간에 집합시켜 전기적 접속을 행함과 동시에 반도체 칩과 회로 기판을 접합하는 기술 등이 제안되고 있다(예를 들면, 특허 문헌 5 참조).
그러나, 회로 기판과 반도체 칩과의 사이에 개재시킨 수지를 가압, 가열함으로써, 용융한 땜납 분말을 반도체 칩 및 회로 기판의 각 단자 간에 자동적으로 집합시키는 경우, 일반적으로 회로 기판 상에 도포된 도전성 접착제는, 그 가열 단계에 있어서 고분자화의 진행에 의해 서서히 점도가 상승한다. 그 때문에, 충분한 양의 용융한 땜납 분말을 전극 단자 상으로 이동시키지 못하고, 수지가 경화하고, 일부의 땜납 분말이 접속 단자 간 이외의 부분에 잔존하고, 절연성을 저하시킨다는 과제가 있었다.
특허 문헌 1：일본국 특허공개 2000-94179호 공보
특허 문헌 2：일본국 특허공개 평1-157796호 공보
특허 문헌 3：일본국 특허공개 평7-74459호 공보
특허 문헌 4：일본국 특허공개 2000-332055호 공보
특허 문헌 5：일본국 특허공개 2004-260131호 공보
비특허 문헌 1：일렉트로닉스 실장 기술, 2000년 9월호, pp38-45
본 발명은, 상기 본원 발명자 등이 제안한 기술에 의한 효과를 더 높이는 것이다. 즉, 협피치로 배선된 반도체 칩의 전극 단자와, 회로 기판의 접속 단자와의 높은 접속 신뢰성을 구비하고, 또한 전극간의 단락을 효율적으로 방지할 수 있는 플립 칩 실장 방법 및 복수의 접속 단자를 갖는 회로 기판 상에 반도체 칩 등을 실장하기 위한 범프 형성 방법을 제공한다.
본 발명의 플립 칩 실장 방법은, 복수의 접속 단자를 포함하는 제1 전자 부품과, 상기 접속 단자에 대응하여 복수의 전극 단자를 포함하는 제2 전자 부품을 전기적으로 접속하는 플립 칩 실장 방법으로서, 상기 제1 전자 부품 상에, 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고, 상기 제1 전자 부품의 상기 접속 단자와 상기 제2 전자 부품의 상기 전극 단자가 대향하도록 배치하고, 상기 제1 전자 부품과 상기 땜납 수지 조성물을 가열하여 상기 제1 전자 부품에 포함되는 가스 발생원으로부터 가스를 분출시키고, 상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시키고, 상기 접속 단자 및 상기 전극 단자 상에 자기 집합시켜 상기 접속 단자와 상기 전극 단자를 전기적으로 접속시키는 것을 특징으로 한다.
본 발명의 범프 형성 방법은, 복수의 접속 단자를 포함하는 회로 기판 상에, 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고, 그 상면에 덮개를 맞닿게 하고, 상기 회로 기판과 상기 땜납 수지 조성물을 가열하여 상기 회로 기판에 포함되는 가스 발생원으로부터 가스를 분출시키고, 상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시켜, 상기 접속 단자 상에 자기 집합시키고, 상기 덮개를 제거하는 것을 특징으로 한다.
본 발명의 다른 범프 형성 방법은, 복수의 접속 단자를 포함하는 회로 기판의 상기 접속 단자를 제외한 면에 이형제를 도포하고, 상기 회로 기판 상에 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고, 그 상면에 덮개를 맞닿게 하고, 상기 회로 기판과 상기 땜납 수지 조성물을 가열하여 상기 회로 기판에 포함되는 가스 발생원으로부터 가스를 분출시키고, 상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시켜, 상기 접속 단자 상에 자기 집합시키고, 상기 땜납 수지 조성물의 상기 수지를 열경화시켜 수지층을 형성하고, 상기 덮개 및 상기 수지층을 상기 회로 기판으로부터 박리하는 것을 특징으로 한다.
본 발명의 또 다른 범프 형성 방법은, 복수의 접속 단자를 포함하는 회로 기판 상에, 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고, 그 상면에 상기 회로 기판의 복수의 접속 단자와 각각 대응하는 위치에 금속으로 이루어지는 랜드가 상기 접속 단자와 대향하여 형성되고, 또한 상기 랜드를 제외한 영역에 이형제가 도포된 덮개를 맞닿게 하고, 상기 회로 기판과 상기 땜납 수지 조성물을 가열하여 상기 회로 기판에 포함되는 가스 발생원으로부터 가스를 분출시키고, 상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시켜, 상기 접속 단자 상에 자기 집합시키고, 상기 땜납 수지 조성물의 상기 수지를 열경화시켜 수지층을 형성하고, 상기 덮개를 박리 하는 것을 특징으로 한다.
본 발명의 또 다른 범프 형성 방법은, 복수의 접속 단자를 포함하는 회로 기판 상에, 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고, 그 상면에 덮개를 맞닿게하고, 상기 회로 기판과 상기 땜납 수지 조성물을 가열하여 상기 회로 기판에 포함되는 가스 발생원으로부터 가스를 분출시키고, 상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시켜, 상기 접속 단자 상에 자기 집합시키고, 용융한 상기 땜납 분말이 고체화한 후, 상기 덮개와 상기 수지를 제거하는 것을 특징으로 한다.
도 1의 (a) 내지 (e)는 본 발명의 실시의 형태 1에 있어서의 플립 칩 실장 방법을 설명하는 공정 단면도.
도 2의 (a) 내지 (d)는 본 발명의 실시의 형태 1에 있어서의 플립 칩 실장 방법의 공정의 일부를 확대하여 모식적으로 나타내는 단면도.
도 3의 (a) 내지 (f)는 본 발명의 실시의 형태 2에 있어서의 범프 형성 방법을 설명하는 공정 단면도.
도 4의 (a) 내지 (f)는 본 발명의 실시의 형태 3에 있어서의 범프 형성 방법을 설명하는 공정 단면도.
도 5의 (a)는 본 발명의 실시의 형태 5에 있어서의 범프 형성 방법에 있어서 이용하는 덮개의 평면도, 도 5의 (b)는 도 5 (a)의 Ⅰ-Ⅰ선 단면도, 도 5의 (c)는 도 5 (a)의 응용예를 나타내는 Ⅰ-Ⅰ선 단면도.
도 6의 (a) 내지 (f)는 본 발명의 실시의 형태 4에 있어서의 범프 형성 방법을 설명하는 공정 단면도.
도 7의 (a) 및 (b)는 본 발명의 실시의 형태 4에 있어서의 범프 형성 방법의 응용예를 설명하는 공정 단면도.
본 발명의 실장체는, 제1 전자 부품 상의 접속 단자와 제2 전자 부품 상의 전극 단자가 땜납 접속체로 전기적으로 접속되어 있다. 이 땜납 접속체는, 땜납 분말이 집합하여 형성된 것이다. 이 땜납 접속체는, 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 가열하고, 또한 가스 발생원으로부터 가스를 분출시킴으로써, 가스의 운동 에너지에 의해 수지 및 땜납 분말을 유동(=대류)시키고, 땜납 분말을 집합시켜 접속 단자와 전극 단자와의 사이를 연결시킴으로써 형성한다. 즉, 가열과 분출 가스에 의해, 땜납 수지 조성물 중의 수지가 유동하고, 이 유동에 수반하여 땜납 분말이 이동함으로써, 전극 상에 집합한다.
본 발명에 있어서, 「땜납 분말과 수지를 포함한다」란, 땜납 수지 조성물 전체를 100중량％로 했을 때, 땜납 분말과 수지의 합계량이 20중량％ 이상을 말한다. 본 발명의 땜납 수지 조성물의 수지에는, 예를 들면 경화제, 반응 개시제, 내 광제, 내후제, 안정제, 산화막 제거제, 착색제 등 임의의 첨가물을 함유시킬 수 있다. 또, 본 발명의 땜납 수지 조성물에는, 땜납 분말, 수지 이외에 무기계 필러나 유기계 필러 등을 더해도 된다.
본 발명에 있어서는, 또한, 접속 단자와 전극 단자를 전기적으로 접속시키는 공정 후에, 수지를 경화시킴으로써 제1 전자 부품과 제2 전자 부품을 접착시켜도 된다.
또한, 가스 발생원이 제1 전자 부품에 포함되는 수분이어도 된다.
또한, 가스 발생원이 제1 전자 부품에 함유되는 가스 발생제여도 된다.
또한, 가스 발생원이 헥산, 초산비닐, 이소프로필 알코올, 초산 부틸, 프로피온산, 에틸렌 글리콜, N-메틸-2피롤리돈, α-테르피네올, 부틸 카르비톨, 부틸 카르비톨 아세테이트 중 적어도 어느 하나의 증발형 가스 발생제여도 된다.
또한, 가스 발생원이 수산화 알루미늄, 도소나이트, 메타붕산 암모늄, 메타붕산 바륨, 아조디카르본아미드(ADCA), 탄산수소나트륨, 수산화알루미늄, 알루민산칼슘, 붕산, N,N＇-디니트로소펜타메틸렌테트라민(DPT), 4,4＇-옥시비스(벤젠술포 닐 히드라지드)(OBSH) 중 적어도 어느 하나의 분해형 가스 발생제여도 된다.
또한, 제1 전자 부품이 회로 기판이며, 제2 전자 부품이 반도체 칩이어도 된다.
또한, 반도체 칩이 회로 기판 상에 복수개 실장되어 있어도 된다.
이로 인해, 반도체 장치의 고밀도 실장을 실현할 수 있다.
또한, 땜납 수지 조성물이 페이스트형상 또는 시트형상이어도 된다.
또한, 가스 발생제는 땜납 수지 조성물의 경화 반응 개시 온도와 경화 온도와의 사이에 비점 또는 분해 온도를 가지며, 비점에 있어서, 또는 분해 온도에 있어서, 가스를 회로 기판으로부터 분출하는 것이 바람직하다.
또한, 땜납 수지 조성물의 수지가, 에폭시 수지, 불포화 폴리에스테르 수지, 알키드 수지, 폴리부타디엔 수지, 폴리이미드 수지, 폴리아미드 수지, 시아네이트 수지 중 어느 하나를 주재료로 하는 열경화성 수지여도 된다.
이들 방법에 의해, 협피치로 형성된 반도체 칩의 전극 단자와 회로 기판의 접속 단자가 높은 신뢰성으로 접속할 수 있음과 동시에, 각 단자간의 단락이 없는 플립 칩 실장을 실현할 수 있다.
또, 상기와 같이, 회로 기판과 땜납 수지 조성물을 가열하여 회로 기판에 포함되는 가스 발생원으로부터 가스를 분출시키고, 가스를 땜납 수지 조성물 중에서 대류시킴으로써, 땜납 분말을 땜납 수지 조성물 중에서 유동시켜, 접속 단자 상에 자기 집합시키고, 덮개를 제거한다.
덮개는, 실리콘 수지, 불소 수지, 폴리프로필렌 수지 중 어느 하나로 이루어 지는 덮개 및 실리콘 오일 등의 이형제를 도포한 덮개 중 어느 하나여도 된다.
또한, 이형제의 두께가 랜드의 두께보다 두꺼워도 된다.
또한, 땜납 수지 조성물 중에 함유하는 수지가, 가열 경화하지 않고 냉각시에 유동성을 가져도 된다.
또한, 가스 발생원이 회로 기판에 포함되는 수분이어도 된다.
또한, 가스 발생원이 회로 기판에 함유된 가스 발생제여도 된다.
또한, 가스 발생원이 헥산, 초산비닐, 이소프로필 알코올, 초산 부틸, 프로피온산, 에틸렌 글리콜, N-메틸-2피롤리돈, α-테르피네올, 부틸 카르비톨, 부틸 카르비톨 아세테이트 중 적어도 어느 하나의 증발형 가스 발생제여도 된다.
또한, 가스 발생원이 수산화 알루미늄, 도소나이트, 메타붕산 암모늄, 메타붕산 바륨, 아조디카르본아미드(ADCA), 탄산수소나트륨, 수산화알루미늄, 알루민산칼슘, 붕산, N,N＇-디니트로소펜타메틸렌테트라민(DPT), 4,4'-옥시비스(벤젠술포닐 히드라지드)(OBSH) 중 적어도 어느 하나의 분해형 가스 발생제여도 된다.
또한, 땜납 수지 조성물이 페이스트형상 또는 시트형상이어도 된다.
또한, 땜납 수지 조성물의 수지가 에폭시 수지, 불포화 폴리에스테르 수지, 알키드 수지, 폴리 부타디엔 수지, 폴리이미드 수지, 폴리아미드 수지, 시아네이트 수지 중 어느 하나의 열경화성 수지를 함유하고 있어도 된다.
이들 방법에 의해, 회로 기판의 접속 단자에 다수의 범프를 균일하게 생산성 좋게 형성할 수 있다.
또, 본 발명의 플립 칩 실장체는, 상기 플립 칩 실장 방법으로 제조해도 된 다.
또, 본 발명의 범프 실장체는, 상기 범프 형성 방법으로 제조해도 된다.
이들에 의해, 협피치화, 다핀화에 대응했지만 반도체 칩과 회로 기판의 플립 칩 실장체 및 회로 기판 등의 범프 실장체를 실현할 수 있다.
상기에 있어서, 땜납 분말의 융점은, 16℃ 이상 316℃ 이하의 범위인 것이 바람직하다.
또, 땜납 분말의 평균 입자 지름은, 1~50㎛의 범위인 것이 바람직하다.
또, 땜납 수지 조성물을 가열하는 온도는, 땜납의 융점 이상인 것이 바람직하다.
땜납 분말은 임의의 것을 선택하여 사용할 수 있다. 예를 들면 다음의 표 1에 나타내는 것을 들 수 있다. 일례로서 든 표 1에 나타내는 재료는, 단독으로도 사용할 수 있고, 적절히 조합하여 사용할 수도 있다.
Figure 112007074973977-PCT00001
땜납 분말의 바람직한 평균 입자 지름은 1~50㎛의 범위이다. 또한, 평균 입자 지름은 시판(市販)의 입도 분포계로 측정할 수 있다. 예를 들면, 호리바제작소 레이저 회절 입도 측정기(LA920), 시마즈제작소 레이저 회절 입도 측정기(SALD2100) 등을 이용하여 측정할 수 있다.
다음에 수지에 대해서 설명한다. 수지의 대표적인 예로서는, 에폭시 수지, 페놀 수지, 실리콘 수지, 디알릴 프탈레이트 수지, 프란 수지, 멜라민 수지 등의 열경화성 수지, 폴리에스테르 에스트라마, 불소 수지, 폴리이미드 수지, 폴리아미드 수지, 아라미드 수지 등의 열가소성 수지, 또는 광(자외선) 경화 수지 등, 혹은 그것들을 조합한 재료를 사용할 수 있다.
땜납 분말은 4~75중량％의 범위가 바람직하다. 땜납 분말과 수지는, 균일 혼합한 후에 사용하는 것이 바람직하다. 예를 들면, 땜납 분말은 50 중량％, 에폭시 수지 50 중량％로 하고, 혼련기(混鍊器)로 균일 혼합 상태로 하고, 이것을 사용한다. 또한, 땜납 분말이 분산 상태를 유지한 채 페이스트형상으로 해도 되고 시트형상으로 형성하여 이용해도 된다.
또한 본 발명의 적합한 예에 있어서는, 땜납 분말로서는, 예를 들면 납 프리로 융점 200~250℃의 땜납 합금 입자를 사용할 수 있다.
본 발명에 의하면, 회로 기판 등에 포함되는 가스 발생원으로부터 분출하는 가스에 의한 땜납 수지 조성물의 대류, 유동을 이용하여 땜납 분말을 효율적으로, 접속 단자 등의 위에 자기 집합시켜 플립 칩 실장에 의해 전기적 접속을 행할 수 있다. 또, 접속 단자 이외의 영역에 땜납 분말이 잔류하는 것을 가능한 한 억제함으로써 절연성을 향상시킬 수 있기 때문에, 협피치화, 다핀화가 진행되는 반도체 칩과의 플립 칩 실장이나 회로 기판 등의 범프 형성에 큰 효과도 나타난다.
이하, 본 발명의 실시의 형태에 대해서, 도면을 참조하면서 설명한다. 또한, 본 발명은 하기의 실시예에 한정되지 않는다. 각 도면에 있어서 같은 구성요소에 대해서는 같은 부호를 붙여 설명한다.
(실시의 형태 1)
도 1의 (a) 내지 (e)는, 본 발명의 실시의 형태 1에 있어서의 플립 칩 실장 방법을 설명하는 공정 단면도이다.
우선, 도 1 (a)에 나타내는 바와 같이, 복수의 접속 단자(3)가 형성된 제1 전자 부품인, 예를 들면 아라미드 에폭시 수지로 이루어지는 회로 기판(2)을 준비한다. 그리고, 회로 기판(2)에는, 회로 기판(2)에 흡착 또는 흡수에 의해서 포함되는 수분이나, 예를 들면 각종 알코올류 등의 증발형 가스 발생제 또는 수산화 알루미늄, 메타붕산 암모늄 등의 분해형 가스 발생제로 이루어지는 가스 발생원(1)이 함유되어 있다.
다음에, 도 1 (b)에 나타내는 바와 같이, 복수의 접속 단자(3)가 설치된 회로 기판(2)의 면에, 예를 들면 비스페놀 A형 에폭시 수지와 디시안디아미드를 주성분으로 하는 열경화성 수지를 함유하는 수지(4)에, 땜납 분말(5a)을 균일하게 분산시킨 땜납 수지 조성물(6)을, 예를 들면 디스팬서(도시 하지 않음) 등을 이용하여 도포한다. 또한, 땜납 수지 조성물은, 땜납 분말의 표면 산화막을 제거하는 목적으로, 산화막제거제(예를 들면, 플럭스 등)를 함유해도 된다.
다음에, 도 1 (c)에 나타내는 바와 같이, 땜납 수지 조성물(6)의 상면에 제2 전자 부품으로서, 복수의 전극 단자(7)를 갖는 반도체 칩(8)을 맞닿게 했다. 이때, 반도체 칩(8)의 전극 단자(7)와 회로 기판(2)의 접속 단자(3)가, 각각 대향하도록 배치된다.
다음에, 도 1 (d)에 나타내는 바와 같이, 회로 기판(2)과 땜납 수지 조성물(6)을 적어도 회로 기판(2)측(화살표로 나타내는 방향)으로부터, 예를 들면 히터(도시 생략) 등으로 가열한다. 이로 인해, 회로 기판(2) 중에 함유된 수분 등의 가스 발생원(1)이 비등하고, 예를 들면 수증기 등의 가스(9a)가 회로 기판(2)의 표면으로부터 땜납 수지 조성물(6) 중에 분출한다. 이때, 가스(9a)의 대부분은, 회로 기판(2)의 접속 단자(3) 이외의 표면으로부터 분출하게 된다. 이로 인해, 접속 단자(3)와 접속 단자(3)와의 사이에 존재하는 땜납 분말이 유효하게 접속 단자(3) 상으로 이동되고, 단락이나 땜납 볼 등의 발생을 방지한다.
그리고 온도 상승에 따라, 땜납 수지 조성물(6)의 점도가 떨어지고, 분출한 가스(9a)는 땜납 수지 조성물(6)을 대류시킨다.
또한, 본 발명에 있어서는, 「대류」라고 하는 표현을, 땜납 수지 조성물의 이동이나 유동 등 넓은 의미를 포함한 표현으로서 사용하고 있다. 이 대류에 의해서 땜납 분말(5a)은 강제적으로 이동되기 때문에, 각 접속 단자(3) 및 전극 단자(7) 상에 균일한 땜납층이 형성된다. 이때 가스(9a)는 땜납 수지 조성물(6) 중을 유동시킨 후, 배출 가스(9b)로서 회로 기판(2)과 반도체 칩(8)으로 둘러싸인 외주의 틈으로부터 외부로 배출된다.
다음에, 도 1 (e)에 나타내는 바와 같이, 용융한 땜납 분말은, 접속 단자(3) 및 전극 단자(7) 상에서 자기 집합하면서 성장을 계속하고, 최종적으로 회로 기판(2)의 접속 단자(3)와 반도체 칩(8)의 전극 단자(7) 간에, 땜납층(10)이 형성되고, 플립 칩 실장체(12)가 제작된다. 그리고, 땜납 수지 조성물(6)의 수지를 경화함으로써, 회로 기판(3)과 반도체 칩(8)을 고착하는 수지층(11)이 동시에 형성된다.
이하에, 도 1 (d)의 공정에서 나타낸 본 발명의 가스 발생원으로부터 분출하는 가스의 작용에 대해서, 도 2를 이용하여 더 자세하게 설명한다.
도 2의 (a) 내지 (d)는, 도 1 (d)에 나타낸 땜납 분말(5a)이, 회로 기판(2)의 가스 발생원(1)으로부터 분출하는 가스(9a)에 의해서 발생하는 대류에 의해, 회로 기판(2)의 접속 단자(3) 및 반도체 칩(8)의 전극 단자(7) 상에 자기 집합하고, 성장하여 접합하는 과정의 일부를 확대하여 모식적으로 나타내는 단면도이다. 또한, 도 2의 (a) 내지 (d)는, 용융하고 있는 땜납 분말(5a)이 대류하면서 자기 집합하고 있는 경우를 나타낸 것이다. 이 이외에, 용융하지 않는 온도(융점 이하)에 있어서 분출한 가스(9a)에 의해 대류만이 일어나고, 가스(9a)가 접속 단자(3)와 접속 단자(3)의 사이로부터 분출하는 효과로 접속 단자(3) 및 전극 단자(7) 상에 땜납 분말(5a)이 자기 집합하는 경우도 있다.
우선, 도 2 (a)에 나타내는 바와 같이, 땜납 분말(5a)은, 회로 기판(2)의 온도 상승에 의해 회로 기판(2)에 함유된 가스 발생원(1)의 비등에 의한 가스(9a)로 생긴 화살표로 나타내는 대류에 의해서 땜납 수지 조성물(6) 중을 유동한다.
다음에, 도 2 (b)에 나타내는 바와 같이, 가열된 땜납 분말(5a)의 일부는, 용융 땜납(5b)이 되어 땜납 분말(5a)과 함께 땜납 수지 조성물(6) 중을 유동한다. 그리고, 회로 기판(2)의 접속 단자(3) 및 반도체 칩(8)의 전극 단자(7)의 부근에 도달하면, 땜납에 대한 스며드는 성질이 높은 접속 단자(3) 및 전극 단자(7)에 포착되어 스며들어 접합하고, 융착 땜납(5c)을 각각에 형성한다. 그때, 회로 기판(2)의 가스 발생원(1)으로부터 분출한 가스(9a)는, 땜납 수지 조성물(6) 중을 대류한 후, 외부로 배출 가스(9b)로서 회로 기판(2)과 반도체 칩(8)으로 둘러싸인 외주의 틈으로부터 외부로 배출된다.
다음에, 도 2 (c)에 나타내는 바와 같이, 접속 단자(3) 및 전극 단자(7)에 포착된 융착 땜납(5c)은, 또한 회로 기판(2)의 가스 발생원(1)으로부터 분출하는 가스(9a)에 의해, 그 주위에 대류하는 땜납 분말(5a) 및 용융 땜납(5b)을 자기 집합시키고, 성장한다. 최종적으로, 접속 단자(3) 상의 융착 땜납(5c)과 전극 단자(7) 상의 융착 땜납(5c)이 접촉하고 합체한다. 또, 이 시점에서, 땜납 분말(5a) 및 용융 땜납(5b)의 자기 집합은 최종 단계를 맞고, 가열에 의해 가스 발생원(1)으로부터 공급되는 가스(9a)의 발생도 적어진다.
그리고, 도 2 (d)에 나타내는 바와 같이, 회로 기판(2)의 접속 단자(3)와 반도체 칩(8)의 전극 단자(7)가 땜납층(10)에 의해서 전기적으로 접속됨과 동시에, 반도체 칩(8)과 회로 기판(2)이 수지층(11)에 의해서 고착된 플립 칩 실장체(12)가 제작된다.
또한, 도 1 (e)와 도 2 (d)는, 상기 방법으로, 반도체 칩(8)을 회로 기판(2) 상에 플립 칩 실장한 플립 칩 실장체(12)를 나타내는 것이다. 동 도면에 나타내는 바와 같이, 반도체 칩(8)의 전극 단자(7)는, 땜납층(10)에 의해서 회로 기판(2) 상의 접속 단자(3)와 접속한 후, 땜납 수지 조성물(6) 중의 수지(4)가 경화하여 수지층(11)이 되고, 회로 기판(2)과 반도체 칩(8)을 기계적으로 접착시킨다. 이로 인해, 종래 필요로 했던 언더 필 수지의 충전 공정을 생략할 수 있다.
또한, 본 발명의 실시의 형태 1에 있어서, 땜납 수지 조성물(6)의 수지(4)로서, 비스페놀 A형 에폭시 수지를 주성분으로 하는 열경화성 수지를 이용한 예에 대해서 설명했지만, 이것에 한정되지 않는다. 예를 들면, 폴리이미드 수지, 시아네이트 수지 등을 이용해도 바람직한 효과를 얻을 수 있다.
또, 본 발명의 실시의 형태 1에서는, 땜납 분말(5a)을 함유하는 땜납 수지 조성물(6)을 페이스트형상으로 하여 회로 기판(2) 상에 도포한 예에 대해 설명했지만, 이것에 한정되지 않는다. 예를 들면, 미리 땜납 수지 조성물(6)을 반경화시켜 프리프레그 상태의 시트형상 수지로서 이용하는 것도 가능하다.
또, 본 발명의 실시의 형태 1에서는, 회로 기판(2)으로서 아라미드 에폭시 수지 기판을 사용했지만, 가스 발생원(1)을 함유하는 회로 기판(2)으로서 특별히 한정하는 것은 아니다. 예를 들면, 유리 에폭시 수지 기판 또는 폴리이미드 수지 기판 등을 이용할 수 있다.
여기서, 회로 기판(2) 중에 함유되어 있는 가스 발생원(1)의 양에 대해서, 수분량을 예로 들어 설명한다. 일반적으로, 아라미드 에폭시 수지 등의 회로 기판의 함수율은 3.5중량％ 미만이므로, 회로 기판 중의 함수율을 1.5중량％로 하고, 수분량을 추정한다. 이 경우, 본 발명의 실시의 형태 1에 있어서 이용한 회로 기판의 사이즈를, 면적이 세로：10㎜, 가로：10mm, 두께를 0.4mm, 회로 기판의 비중을 2.0으로 가정하면, 1.2㎎의 수분이 가스 발생원으로서 회로 기판 중에 존재한다. 또, 회로 기판을 150℃~250℃로 가열했을 때, 그 50％ 정도가 회로 기판의 가스 발생원으로부터 가스로서 발생한다고 하면, 약 1.16㎖의 수분이, 수증기 등의 가스로 되어 분출하고, 대류를 발생시키게 된다. 이 가스량은 회로 기판과 반도체 칩간이 수 10㎛~수 100㎛ 정도의 간격인 것을 고려하면, 땜납 수지 조성물 중을 부유하는 땜납 분말나 용융 땜납을 접속 단자 상에 이동시켜 자기 집합시키는데 필요 또한 충분한 양이라고 생각해도 된다.
또, 회로 기판에 함유되는 가스 발생원의 양(예를 들면, 함수량)이 충분하지 않은 경우에는, 예를 들면 온도：30℃~85℃, 상대습도：60％~85％ RH의 항온항습조 중에 일정시간 유지함으로써, 가스 발생원으로서의 충분한 수분량을 흡습시켜 이용해도 된다. 또한, 수중에 회로 기판을 침지시키는 방법을 이용해도 된다.
또, 가스 발생원으로서, 초산 부틸, 에틸렌글리콜 등의 유기용제를 사용하는 경우에는, 이들 유기용제 중에 일정 조건하에서 회로 기판을 침지 또는 방치함으로써, 필요한 가스량을 공급하는 가스 발생원으로서 유기용제를 회로 기판 중에 함유시킬 수 있다.
구체적인 일례를 설명하면, 가스 발생원으로서 유리 섬유 강화 에폭시 함침 수지 기판에, 초산 부틸을 약 0.7중량％ 함침한 기판을 사용했다. 땜납 수지 조성물은, 비스페놀 F형 에폭시 수지(재팬 에폭시레진사제 에피코트 806)를 65중량부, 평균 입자 지름이 20㎛의 SnAgCu 분말 35중량부를 균일하게 혼합한 것을 사용했다. 이 땜납 수지 조성물을 디스팬서를 이용하여 회로 기판과 반도체 칩 표면과의 사이에 주입하고, 실온(25℃)으로부터 250℃까지 온도를 상승시키고, 30초간 유지했다. 그 후 냉각하고, 단면을 관찰하면 도 2 (d)의 상태를 확인할 수 있었다.
(실시의 형태 2)
이하에, 도 3의 (a) 내지 (f)를 이용하여, 본 발명의 실시의 형태 2에 있어서의 범프 형성 방법에 대해 설명한다. 도 3의 (a) 내지 (f)는, 본 발명의 실시의 형태 2에 있어서의 범프 형성 방법을 설명하는 공정 단면도이다.
우선, 도 3 (a)에 나타내는 바와 같이, 복수의 접속 단자(23)가 형성된 제1 전자 부품인, 예를 들면 아라미드 에폭시 수지로 이루어지는 회로 기판(22)을 준비한다. 그리고, 회로 기판(22)에는, 회로 기판(22)에 흡착 또는 흡수에 의해서 포함되는 수분이나, 예를 들면 각종 알코올류 등의 증발형 가스 발생제 또는 수산화 알루미늄, 메타붕산 암모늄 등의 분해형 가스 발생제로 이루어지는 가스 발생원(21)이 함유되어 있다.
다음에, 도 3 (b)에 나타내는 바와 같이, 복수의 접속 단자(23)가 설치된 회로 기판(22)의 면에, 예를 들면 비스페놀 F형 에폭시 수지와 주재료로 하는 열경화성수지 등을 함유하는 수지(24)에, 땜납 분말(5a)을 균일하게 분산시킨 땜납 수지 조성물(26)을, 예를 들면 디스팬서 등을 이용하여 도포한다.
다음에, 도 3 (c)에 나타내는 바와 같이, 땜납 수지 조성물(26)의 상면에, 예를 들면 폴리프로필렌 수지 등의 이형성 수지로 이루어지는 덮개(25)를 탑재한다. 이때, 덮개(25)는, 회로 기판(22)과 소정의 간격으로 유지하는 것이, 균일한 범프를 형성할 수 있는 점에서 바람직하다. 소정의 간격으로 유지하는 방법으로서는, 예를 들면 지그나 스페이서 등을 이용하여 행할 수 있다.
다음에, 도 3 (d)에 나타내는 바와 같이, 회로 기판(22)과 땜납 수지 조성물(26)을 적어도 회로 기판(22)측으로부터, 예를 들면 히터 등으로 가열한다. 이로 인해, 회로 기판(22) 중에 함유된 수분 등의 가스 발생원(21)이 비등하고, 예를 들면 수증기 등의 가스(9a)가 회로 기판(22)의 표면으로부터 땜납 수지 조성물(26) 중에 분출한다. 이때, 가스(9a)의 대부분은, 회로 기판(22)의 접속 단자(23) 이외의 표면으로부터 분출하게 된다.
그리고, 온도 상승에 따라, 땜납 수지 조성물(26)의 점도가 떨어지고, 분출한 가스(9a)는 땜납 수지 조성물(26)을 대류시킨다. 이 대류에 의해서 땜납 분말(5a)은 접속 단자(23) 상에 자기 집합한다. 이때, 가스(9a)는 땜납 수지 조성물(26)을 유동시킨 후, 배출 가스(9b)로서 회로 기판(22)과 덮개(25)로 둘러싸인 외주의 틈으로부터 외부로 배출된다.
다음에, 도 3 (e)에 나타내는 바와 같이, 용융한 땜납 분말은, 접속 단자(23) 상에서 자기 집합하고, 도 2 (b)에 나타내는 경우와 같이 융착 땜납을 형성하면서 성장한다. 그 후, 융착 땜납의 상단이 덮개(25)에 도달하고, 최종적으로 회로 기판(22)의 접속 단자(23)와 덮개(25) 사이에, 범프(30)가 형성된다. 또한, 땜납 수지 조성물(26)의 수지(24)를 경화함으로써, 수지층(27)이 동시에 형성된다.
그리고, 도 3 (f)에 나타내는 바와 같이, 이형성 수지로 이루어지는 덮개(25)를 박리함으로써, 회로 기판(22)의 접속 단자(23) 상에 형성된 범프(30)와, 그 주위를 땜납 수지 조성물(26) 중의 수지(24)가 경화한 수지층(27)을 갖는 범프 실장체(28)가 형성된다.
또한, 도 3 (d)에 나타내는 공정의 최종 단계에서는 회로 기판(22) 중의 가스 발생원(21)인 수분은, 그 대부분이 증발하여 회로 기판(22)으로부터 배출 가스(9b)로서 외부에 배출되기 때문에, 회로 기판(22)의 절연성을 저하시키는 일이 없다.
또, 덮개(25)는, 땜납이나 열경화성 수지 등의 수지에 대해서 접착성을 갖지 않는 폴리프로필렌 수지 등의 이형성 수지로 형성되어 있기 때문에, 회로 기판(22) 상으로부터 용이하게 박리할 수 있는 것이다.
또, 도시하지 않았지만, 다른 공정에서, 예를 들면 반도체 칩 등을 이 회로 기판(22) 상에 형성한 범프(30)에 플립 칩 실장하는 경우, 회로 기판(22) 상으로부터 수지층(27)을 제거하여 이용할 수도 있다.
또한, 본 발명의 실시의 형태 2에 있어서, 덮개(25)로서 폴리프로필렌 수지를 이용한 예에 대해서 설명했지만, 이것에 한정되지 않는다. 예를 들면, 실리콘 수지, 불소 수지 등을 이용해도 같은 효과를 얻을 수 있다.
또, 이형성 수지가 아닌 덮개의 표면에, 예를 들면 실리콘 오일 등의 이형제를 도포하여 덮개(25)로서 이용하는 것도 가능하다.
(실시의 형태 3)
이하에, 도 4의 (a) 내지 (f)를 이용하여, 본 발명의 실시의 형태 3에 있어서의 범프 형성 방법에 대해서 설명한다. 도 4의 (a) 내지 (f)는, 본 발명의 실시의 형태 3에 있어서의 범프 형성 방법을 설명하는 공정 단면도이다.
우선, 도 4 (a)에 나타내는 바와 같이, 가스 발생원(31)으로서 예를 들면 수산화 알루미늄을 함유하는 회로 기판(32)의 상면에 설치된 접속 단자(33)를 제외한 회로 기판(32)의 상면에, 예를 들면 실리콘 오일 등의 이형제(34)를, 예를 들면 인쇄법 등에 의해 도포하여 형성한다.
다음에, 도 4 (b)에 나타내는 바와 같이, 땜납 분말(5a)을 플럭스나 유기용제 로 이루어지는 수지(35) 중에 균일하게 분산시킨 땜납 수지 조성물(36)을, 예를 들면 디스팬서 등을 이용하여 도포한다.
다음에, 도 4 (c)에 나타내는 바와 같이, 땜납 수지 조성물(36)의 상면에, 예를 들면 폴리프로필렌 수지 시트나 실리콘 수지 시트 등의 이형성 수지로 이루어지는 덮개(25)를 실시의 형태 2의 경우와 같이 탑재한다.
다음에, 도 4 (d)에 나타내는 바와 같이, 회로 기판(32)을 하면으로부터, 적어도 땜납 분말(5a)이 용융하고, 또한 가스 발생원(31)의 수산화 알루미늄의 분해 온도인 230℃ 이상의 온도로, 예를 들면 히터 등으로 가열한다. 이로 인해, 수산화 알루미늄이 분해하여, 수증기가 가스(39a)로서 회로 기판(32)의 표면으로부터 이형제(34)를 투과하여 땜납 수지 조성물(36) 중에 분출한다.
그리고, 분출한 가스(39a)는, 땜납 수지 조성물(36)을 대류시킨다. 이 대류에 의해서 땜납 분말(5a)은 접속 단자(33) 상에 자기 집합한다. 이때, 가스(39a)는, 땜납 수지 조성물(36)을 유동시킨 후, 배출 가스(39b)로서 회로 기판(32)과 덮개(25)로 둘러싸인 외주의 틈으로부터 외부로 배출된다.
다음에, 도 4 (e)에 나타내는 바와 같이, 용융한 땜납 분말은, 접속 단자(33) 상에서 자기 집합하고, 도 2 (b)에 나타내는 경우와 같이 융착 땜납을 형성하면서 성장한다. 그 후, 융착 땜납의 상단이 덮개(25)에 도달하고, 최종적으로 회로 기판(32)의 접속 단자(33)와 덮개(25) 사이에, 범프(40)가 형성된다. 그리고, 땜납 수지 조성물(36)의 수지(35)를 경화함으로써, 수지층(37)이 동시에 형성된다.
그리고, 도 4 (f)에 나타내는 바와 같이, 이형성 수지로 이루어지는 덮개(25)를 박리하고, 그 후, 또한 회로 기판(32) 상에 형성한 이형제(34)의 박리에 의해, 수지층(37)을 동시에 박리한다. 이로 인해, 회로 기판(32) 상에 범프(40)만을 남긴 범프 실장체(38)를 얻을 수 있다
또한, 덮개(25)는, 땜납이나 열경화성 수지 등의 수지에 대해서 접착성을 갖지 않는 폴리프로필렌 수지 시트 등의 이형성 수지로부터 형성되어 있기 때문에, 범프(40)와 수지층(37)으로부터 용이하게 박리할 수 있다. 또, 수지층(37)은, 회로 기판(32) 상에 이형제(34)를 통해 경화하고 있기 때문에, 회로 기판(32) 상으로부터도 용이하게 박리할 수 있는 것이다.
또한, 본 발명의 실시의 형태 3에 있어서, 이형제(34)로서 실리콘 오일을 이용한 예에 대해서 설명했지만, 이것에 한정되지 않는다. 예를 들면, 필름형상 또는 시트형상의 이형제를 이용할 수 있다. 또, 이형제를 도포하는 경우에는, 회로 기판(32)의 가스 발생원(31)으로부터 발생하는 가스(39a)의 분출을 방해하지 않기 위해서, 액상의 이형제이면, 일부에 이형제를 도포하지 않는 부분을 설치하거나, 시트형상의 이형제이면, 구멍을 형성하는 등의 가공을 하여 이용하는 것이 바람직하다.
(실시의 형태 4)
이하에, 도 5 ~ 도 7을 이용하여, 본 발명의 실시의 형태 4에 있어서의 범프 형성 방법에 대해 설명한다.
도 5 (a)는, 본 발명의 실시의 형태 4에 있어서의 범프 형성 방법에 이용하는 덮개의 평면도로, 도 5 (b)는, 동 도면 (a)의 Ⅰ-Ⅰ선에 있어서의 단면도이다.
우선, 도 5 (a)에 있어서, 예를 들면 세라믹 등으로 이루어지는 덮개(41)의 표면에는, 예를 들면 Cu 나 Sn 등으로 이루어지는 복수의 랜드(42)가, 회로 기판(도시 생략)의 복수의 접속 단자와 각각 대응하는 위치에 형성되어 있다. 또한, 랜드(42)를 제외한 덮개(41)의 표면에는, 예를 들면 에폭시 수지 등의 열경화성 수지에 대해서 접착성을 갖지 않는 이형제(43)가 도포되어 있다.
또, 도 5 (c)는, 본 발명의 실시의 형태 4에 있어서의 덮개의 변형예를 나타내는 도 5 (a)의 Ⅰ-Ⅰ선 단면도이다. 이 변형예에 의하면, 랜드(62)를 제외한 면에 도포된 이형제(63)의 두께가, 랜드(62)보다 두껍게 형성된 덮개(61)로 이루어지는 것이다.
여기서, 덮개는, 랜드를 형성할 수 있는 것이면, 유기 재료나 무기 재료 등 무엇이라도 좋다. 또한, 금속재료라도, 랜드 이외에 이형제를 도포하면 이용할 수 있다.
이하에, 본 발명의 실시의 형태 5에 있어서의 덮개를 이용하여, 회로 기판 상에 범프를 형성하는 범프 형성 방법에 대해서, 도 6 및 도 7을 참조하면서 설명한다.
우선, 도 5 (b)의 덮개(41)를 이용한 범프 형성 방법에 대해서, 도 6의 (a) 내지 (f)를 이용하여 설명한다.
처음에, 도 6 (a)에 나타내는 바와 같이, 복수의 접속 단자(53)가 형성된 제1 전자 부품인, 예를 들면 아라미드 에폭시 수지로 이루어지는 회로 기판(52)을 준비한다. 그리고, 회로 기판(52)에는, 회로 기판(52)에 흡착 또는 흡수에 의해서 포함되는 수분이나, 예를 들면 부틸 카르비톨 등의 증발형 가스 발생제로 이루어지는 가스 발생원(51)이 함유되어 있다.
다음에, 도 6 (b)에 나타내는 바와 같이, 복수의 접속 단자(53)가 설치된 회로 기판(52)의 면에, 예를 들면 글리콜과 무수 말레인산 및 과산화 벤조일로 이루어지는 열경화성 수지 등을 함유하는 수지(55)에, 땜납 분말(5a)을 균일하게 분산시킨 땜납 수지 조성물(56)을, 예를 들면 디스팬서 등을 이용하여 도포한다.
다음에, 도 6 (c)에 나타내는 바와 같이, 땜납 수지 조성물(56)의 상면에, 덮개(41)를 탑재한다. 이때, 회로 기판(52) 상의 접속 단자(53)와 덮개(41)의 랜드(42)가 각각 서로 대향하도록 맞닿게 한다.
다음에, 도 6 (d)에 나타내는 바와 같이, 회로 기판(52)과 땜납 수지 조성물(56)을 적어도 회로 기판(52)측으로부터, 예를 들면 히터 등으로 가열한다. 이로 인해, 회로 기판(52) 중에 함유된 가스 발생원(51)인 부틸 카르비톨이 증발하여, 그 증기가 가스(59a)가 되어 회로 기판(52)의 표면으로부터 땜납 수지 조성물(56) 중에 분출한다. 이때, 가스(59a)의 대부분은, 회로 기판(52)의 접속 단자(53) 이외의 표면으로부터 분출하게 된다.
그리고, 온도 상승에 따라, 땜납 수지 조성물(56)의 점도가 떨어지고, 분출한 가스(59a)는, 땜납 수지 조성물(56)을 대류시킨다. 이 대류에 의해서 땜납 분말(5a)은 접속 단자(53) 및 랜드(42) 상에 자기 집합한다. 이때, 가스(59a)는, 땜납 수지 조성물(56)을 유동시킨 후, 배출 가스(59b)로서 회로 기판(52)와 덮개(41)로 둘러싸인 외주의 틈으로부터 외부로 배출된다.
다음에, 도 6 (e)에 나타내는 바와 같이, 용융한 땜납 분말은, 접속 단자(53) 및 랜드(42) 상에서 자기 집합하고, 도 2 (b)에 나타내는 경우와 같이 융착 땜납을 형성하면서 성장한다. 그 후, 접속 단자(53) 상의 융착 땜납과 덮개(41)의 랜드(42) 상의 융착 땜납이 맞닿는다.
그리고, 융착 땜납이 용융 상태로, 또한 땜납 수지 조성물(56) 중의 수지(55)가 경화하여 수지층(57)을 형성한 상태로 덮개(41)를 박리한다. 덮개(41)의 랜드(42)를 제외한 면에 이형제(43)가 도포되어 있기 때문에, 경화한 수지층(57)은 용이하게 박리할 수 있다. 또, 융착 땜납은 아직 용융 상태에 있기 때문에, 땜납의 표면장력에 의해 수지층(57)의 표면으로부터 돌출한 돌기부(60a)를 갖는 범프(60)가 형성된다.
이상의 공정에 의해, 도 6 (f)에 나타내는 바와 같이 덮개(41)를 박리 후, 융착 땜납의 고체화에 의해 수지층(57)의 두께보다 두껍고, 균일한 높이의 구면형상의 돌기부(60a)를 갖는 범프(60)가 형성된 범프 실장체(58)를 제작할 수 있다.
상기 실시의 형태 4에 의하면, 덮개에 설치한 랜드에 의해, 땜납 분말의 자기 집합의 효율을 높일 수 있다.
또, 상기 방법에 의해 형성된 범프(60)는, 이후의, 예를 들면 반도체 칩의 플립 칩 실장 공정에 있어서, 수지층(57)을 접합 간격 규제재로서 이용함으로써, 접합 등의 신뢰성이 뛰어난 실장이 가능해진다.
또한, 상기 실시의 형태 4에서는 덮개가 이형성을 갖고, 금속의 랜드를 형성할 수 있는 재료이면 특별히 이형제를 도포할 필요는 없고, 랜드만을 형성하여 이용해도 된다.
이하에, 본 발명의 실시의 형태 4에 있어서의 범프 형성 방법의 변형예에 대해 도 7의 (a) 및 (b)를 이용하여 설명한다. 도 7의 (a) 및 (b)는, 도 5 (c)의 덮개(61)를 이용한 범프 형성 방법이다. 또한, 도 7의 (a) 및 (b)는 각각 도 6 (e), 도 6 (f)에 대응하는 것이며, 다른 공정은 도 6과 같다.
우선, 도 7 (a)에 나타내는 바와 같이, 도 6 (e)와 같이, 접속 단자(53) 상의 융착 땜납과 덮개(61)의 랜드(62) 상의 융착 땜납이 맞닿는다. 이때, 덮개(61)는 이형제(63)가 랜드(62)의 두께보다 두껍기 때문에, 융착 땜납은 수지층(67)으로부터 돌출된 상태로 형성된다.
다음에, 도 7 (b)에 나타내는 바와 같이, 덮개(61)를 박리 후, 융착 땜납의 고체화에 의해, 수지층(67)의 두께보다 두꺼운 균일한 높이의 구면형상의 돌기부(65a)를 갖는 범프(65)가 형성된 범프 실장체(68)를 제작할 수 있다.
이로 인해, 이형제(63)의 두께에 의해, 자유롭게 범프(65)의 높이를 설정할 수 있다. 또한, 범프(65)의 돌기부(65a)를 수지층(67)의 표면보다 높게 형성할 수 있기 때문에, 다른 공정에서 행해지는 반도체 칩 등과의 접속 신뢰성이 뛰어난 플립 칩 실장체를 제작할 수 있다.
또한, 본 발명의 각 실시의 형태에 있어서, 땜납 수지 조성물 중의 땜납 분말은 땜납 층이나 범프 형성 시점에서 최종적으로 용융 상태를 거쳐 형성되는 것이면 된다. 즉, 가스에 의해 땜납 수지 조성물이 대류하기 전, 대류 중 및 자기 집합 후 중 어느 한 단계에서 땜납 분말이 용융하고, 그 상태로 땜납층이나 범프가 형성되면 되고, 특별히 한정되는 것은 아니다.
또, 본 발명의 각 실시의 형태에 있어서, 땜납 수지 조성물을 회로 기판 상에 페이스트형상으로 인쇄 도포하는 예에 대해 설명했지만, 땜납 수지 조성물 중의 수지를 미리 반경화하여 프리프레그 상태의 시트형상으로서 회로 기판과 덮개와의 사이에 끼워 사용할 수도 있다.
또, 접속 단자 상에 범프가 형성된 후, 세정 등에 의해, 회로 기판 상으로부터 용이하게 제거할 수 있는, 가열시에 경화하지 않고, 냉각시에 있어도 유동성을 구비한 수지를 포함하는 땜납 수지 조성물이면 더 바람직하다.
또, 본 발명의 각 실시의 형태에 있어서 이용되는 땜납 분말은, Pb-Sn합금 등 종래의 땜납를 이용할 수 있지만, 이것에 한정되지 않는다. 예를 들면, 최근 환경 문제로부터 개발되고, 사용되고 있는 Sn-Ag, Sn-Ag-Cu, Sn-Bi-Ag-In, Sn-Bi- Zn 또는 Sn-Bi-Ag-Cu 등의 이른바 납 프리 땜납을 사용하는 것은, 환경상 더 바람직하다.
또, 본 발명의 각 실시의 형태에서는, 땜납 수지 조성물의 수지로서 에폭시 수지 및 불포화 폴리에스테르 수지를 이용한 예에 대해서 설명했지만, 그 외, 폴리 부타디엔 수지, 폴리이미드 수지, 폴리아미드 수지, 시아네이트 수지 중 어느 하나를 주재료로 하는 수지를 이용하는 것도 가능하다.
또, 본 발명의 각 실시의 형태에 있어서의 가스 발생원으로서, 수분이나 증발형 가스 발생제로서 부틸 카르비톨, 또는 분해형 가스 발생제로서 수산화 알루미늄을 이용한 예에 대해서 설명했지만, 이것에 한정되지 않는다. 예를 들면, 증발형 가스 발생제로서, 헥산, 초산비닐, 이소프로필 알코올, 초산 부틸, 프로피온산, 에틸렌 글리콜, N-메틸-2피롤리돈, α-테르피네올, 부틸 카르비톨 아세테이트나, 가열시에 분해하여 H2O, CO2, N2 등의 기체를 발생하는 분해형 가스 발생제로서, 도소나이트, 메타붕산 암모늄, 메타붕산 바륨, 아조디카르본아미드(ADCA), 탄산수소나트륨, 수산화알루미늄, 알루민산칼슘, 붕산, N,N＇-디니트로소펜타메틸렌테트라민(DPT), 4,4＇-옥시비스(벤젠술포닐 히드라지드)(OBSH)가 적어도 어느 하나를 이용하는 것이 가능하다. 그리고, 상기 가스 발생제 중, 땜납 수지 조성물의 경화 반응 개시 온도와 경화 온도와의 사이에 비점 또는 분해 온도를 갖고, 비점에 있어서, 또는 분해 온도에 있어서, 가스를 회로 기판으로부터 분출하는 것이 더 바람직하다.
또, 본 발명의 각 실시의 형태에 이용되는, 가스 발생원을 함유하는 회로 기판은, 이하의 방법에 의해 제작할 수 있다.
예를 들면, 회로 기판이 아라미드 에폭시 수지 기판의 경우, 아라미드 부직포를 함침하기 위한 에폭시 수지 기재에 탄산수소나트륨, 수산화 알루미늄 등의 분말 입자를 일정 입도로 조정하고, 분출 가스량으로서의 필요량을 필러로서 혼합 반죽한 후, 아라미드 부직포에 함침시켜 압축, 가열 경화하고, 회로 기판으로 할 수 있다.
또, 아라미드 부직포에 통상의 에폭시 수지를 함침시킨 후, 배선이 형성되는 표면 부분에 수산화 알루미늄 등의 가스 발생원을 함유하는 에폭시 수지를 도포함으로써, 두께 방향으로 가스 발생원의 함유 밀도가 다른 회로 기판으로 하는 것도 가능하다. 이로 인해, 회로 기판의 표면 부분에 가스 발생원이 집중하여 형성되어 있기 때문에, 단시간의 가열 처리로 충분한 가스의 분출을 얻을 수 있고, 땜납 분말의 대류 촉진에 큰 효과가 있다.
본 발명의 플립 칩 실장 방법 및 범프 형성 방법은, 회로 기판에 함유하는 가스 발생원으로부터 분출하는 가스에 의해, 땜납 수지 조성물 중의 땜납 분말을 효율적으로 접속 단자 등에 자기 집합시켜 성장시킬 수 있기 때문에, 회로 기판이나 반도체 칩 등의 실장 분야에 있어서 유용하다.

Claims (24)

  1. 복수의 접속 단자를 포함하는 제1 전자 부품과, 상기 접속 단자에 대응하여 복수의 전극 단자를 포함하는 제2 전자 부품을 전기적으로 접속하는 플립 칩 실장 방법으로서,
    상기 제1 전자 부품 상에, 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고,
    상기 제1 전자 부품의 상기 접속 단자와 상기 제2 전자 부품의 상기 전극 단자가 대향하도록 배치하고,
    상기 제1 전자 부품과 상기 땜납 수지 조성물을 가열하여 상기 제1 전자 부품에 포함되는 가스 발생원으로부터 가스를 분출시키고,
    상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시키고, 상기 접속 단자 및 상기 전극 단자 상에 자기 집합시켜 상기 접속 단자와 상기 전극 단자를 전기적으로 접속시키는 것을 특징으로 하는 플립 칩 실장 방법.
  2. 청구항 1에 있어서, 상기 접속 단자와 상기 전극 단자를 전기적으로 접속시킨 후에, 상기 수지를 경화시킴으로써 상기 제1 전자 부품과 상기 제2 전자 부품을 접착시키는 플립 칩 실장 방법.
  3. 청구항 1에 있어서, 상기 가스 발생원은, 상기 제1 전자 부품에 포함되는 수분인 플립 칩 실장 방법.
  4. 청구항 1에 있어서, 상기 가스 발생원은, 상기 제1 전자 부품에 함유된 가스 발생제인 플립 칩 실장 방법.
  5. 청구항 4에 있어서, 상기 가스 발생제는, 헥산, 초산비닐, 이소프로필 알코올, 초산 부틸, 프로피온산, 에틸렌 글리콜, N-메틸-2피롤리돈, α-테르피네올, 부틸 카르비톨, 및 부틸 카르비톨 아세테이트로부터 선택되는 적어도 하나의 증발형 가스 발생제인 플립 칩 실장 방법.
  6. 청구항 4에 있어서, 상기 가스 발생제는, 수산화 알루미늄, 도소나이트, 메타붕산 암모늄, 메타붕산 바륨, 아조디카르본아미드(ADCA), 탄산수소나트륨, 수산화 알루미늄, 알루민산칼슘, 붕산, N,N＇-디니트로소펜타메틸렌테트라민(DPT), 및 4,4＇-옥시비스(벤젠술포닐 히드라지드)(OBSH)로부터 선택되는 적어도 하나의 분해형 가스 발생제인 플립 칩 실장 방법
  7. 청구항 1 또는 청구항 2에 있어서, 상기 제1 전자 부품은 회로 기판이며, 상기 제2 전자 부품은 반도체 칩인 플립 칩 실장 방법.
  8. 청구항 7에 있어서, 상기 반도체 칩은, 상기 회로 기판 상에 복수개 실장되어 있는 플립 칩 실장 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서, 상기 땜납 수지 조성물은, 페이스트형상 또는 시트형상인 플립 칩 실장 방법.
  10. 청구항 1에 있어서, 상기 가스 발생제는, 상기 땜납 수지 조성물의 경화 반응 개시 온도와 경화 온도와의 사이에 비점 또는 분해 온도를 갖고, 상기 비점에 있어서, 또는 상기 분해 온도에 있어서, 상기 가스를 상기 회로 기판으로부터 분출하는 플립 칩 실장 방법.
  11. 청구항 1에 있어서, 상기 땜납 수지 조성물의 수지는, 에폭시 수지, 불포화 폴리에스테르 수지, 알키드 수지, 폴리부타디엔 수지, 폴리이미드 수지, 폴리아미드 수지, 시아네이트 수지 중 어느 하나를 주재료로 하는 열경화성 수지인 플립 칩 실장 방법.
  12. 복수의 접속 단자를 포함하는 회로 기판 상에, 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고, 그 상면에 덮개를 맞닿게 하고,
    상기 회로 기판과 상기 땜납 수지 조성물을 가열하여 상기 회로 기판에 포함되는 가스 발생원으로부터 가스를 분출시키고,
    상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시켜, 상기 접속 단자 상에 자기 집합시키고,
    상기 덮개를 제거하는 범프 형성 방법.
  13. 청구항 12에 있어서, 상기 덮개는 실리콘 수지, 불소 수지, 폴리프로필렌 수지 중 어느 하나로 이루어지는 덮개 또는 이형제를 도포한 덮개 중 어느 하나인 범프 형성 방법.
  14. 복수의 접속 단자를 포함하는 회로 기판의 상기 접속 단자를 제외한 면에 이형제를 도포하고,
    상기 회로 기판 상에 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고, 그 상면에 덮개를 맞닿게 하고,
    상기 회로 기판과 상기 땜납 수지 조성물을 가열하여 상기 회로 기판에 포함되는 가스 발생원으로부터 가스를 분출시키고,
    상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시켜, 상기 접속 단자 상에 자기 집합시키고,
    상기 땜납 수지 조성물의 상기 수지를 열경화시켜 수지층을 형성하고,
    상기 덮개 및 상기 수지층을 상기 회로 기판으로부터 박리하는 범프 형성 방 법.
  15. 복수의 접속 단자를 포함하는 회로 기판 상에, 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고, 그 상면에 상기 회로 기판의 복수의 접속 단자와 각각 대응하는 위치에 금속으로 이루어지는 랜드가 상기 접속 단자와 대향하여 형성되고, 또한 상기 랜드를 제외한 영역에 이형제가 도포된 덮개를 맞닿게 하고,
    상기 회로 기판과 상기 땜납 수지 조성물을 가열하여 상기 회로 기판에 포함되는 가스 발생원으로부터 가스를 분출시키고,
    상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시켜, 상기 접속 단자 상에 자기 집합시키고,
    상기 땜납 수지 조성물의 상기 수지를 열경화시켜 수지층을 형성하고,
    상기 덮개를 박리하는 범프 형성 방법.
  16. 청구항 15에 있어서, 상기 이형제의 두께가, 상기 랜드의 두께보다 두꺼운 범프 형성 방법.
  17. 복수의 접속 단자를 포함하는 회로 기판 상에, 땜납 분말과 수지를 포함하는 땜납 수지 조성물을 탑재하고, 그 상면에 덮개를 맞닿게 하고,
    상기 회로 기판과 상기 땜납 수지 조성물을 가열하여 상기 회로 기판에 포함 되는 가스 발생원으로부터 가스를 분출시키고,
    상기 가스를 상기 땜납 수지 조성물 중에서 대류시킴으로써, 상기 땜납 분말을 상기 땜납 수지 조성물 중에서 유동시켜, 상기 접속 단자 상에 자기 집합시키고,
    용융한 상기 땜납 분말이 고체화한 후, 상기 덮개와 상기 수지를 제거하는 범프 형성 방법.
  18. 청구항 12, 청구항 14, 청구항 15, 청구항 17 중 어느 한 항에 있어서, 상기 땜납 수지 조성물 중에 함유하는 수지는, 가열 경화하지 않고 냉각시에 유동성을 갖춘 범프 형성 방법.
  19. 청구항 12 내지 청구항 18 중 어느 한 항에 있어서, 상기 가스 발생원은, 상기 회로 기판에 포함되는 수분인 범프 형성 방법.
  20. 청구항 12 내지 청구항 18 중 어느 한 항에 있어서, 상기 가스 발생원은, 상기 회로 기판에 함유된 가스 발생제인 범프 형성 방법.
  21. 청구항 20에 있어서, 상기 가스 발생제는 헥산, 초산비닐, 이소프로필 알코올, 초산 부틸, 프로피온산, 에틸렌 글리콜, N-메틸-2피롤리돈, α-테르피네올, 부틸 카르비톨, 및 부틸 카르비톨 아세테이트로부터 선택되는 적어도 하나의 증발형 가스 발생제인 범프 형성 방법.
  22. 청구항 20에 있어서, 상기 가스 발생제는, 수산화 알루미늄, 도소나이트, 메타붕산 암모늄, 메타붕산 바륨, 아조디카르본아미드(ADCA), 탄산수소나트륨, 수산화 알루미늄, 알루민산칼슘, 붕산, N,N＇-디니트로소펜타메틸렌테트라민(DPT), 및 4,4＇-옥시비스(벤젠술포닐 히드라지드)(OBSH)로부터 선택되는 적어도 하나의 분해형 가스 발생제인 범프 형성 방법.
  23. 청구항 12 내지 청구항 18 중 어느 한 항에 있어서, 상기 땜납 수지 조성물은, 페이스트형상 또는 시트형상인 범프 형성 방법.
  24. 청구항 12 내지 청구항 23 중 어느 한 항에 있어서, 상기 땜납 수지 조성물의 수지는, 에폭시 수지, 불포화 폴리에스테르 수지, 알키드 수지, 폴리 부타디엔 수지, 폴리이미드 수지, 폴리아미드 수지, 및 시아네이트 수지로부터 선택되는 적어도 하나의 열경화성 수지인 범프 형성 방법.
KR1020077024118A 2005-04-06 2006-03-16 플립 칩 실장 방법 및 범프 형성 방법 KR101175482B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005109645 2005-04-06
JPJP-P-2005-00109645 2005-04-06

Publications (2)

Publication Number Publication Date
KR20070116895A true KR20070116895A (ko) 2007-12-11
KR101175482B1 KR101175482B1 (ko) 2012-08-20

Family

ID=37086698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077024118A KR101175482B1 (ko) 2005-04-06 2006-03-16 플립 칩 실장 방법 및 범프 형성 방법

Country Status (6)

Country Link
US (2) US7951700B2 (ko)
EP (1) EP1873819A4 (ko)
JP (1) JP4227659B2 (ko)
KR (1) KR101175482B1 (ko)
CN (1) CN101156236B (ko)
WO (1) WO2006109407A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067429B1 (ko) * 2008-04-03 2011-09-27 르네사스 일렉트로닉스 가부시키가이샤 반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치
KR101637327B1 (ko) * 2015-05-15 2016-07-07 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
CN100585822C (zh) * 2005-03-15 2010-01-27 松下电器产业株式会社 倒装片安装方法、凸起形成方法以及安装装置
US7732920B2 (en) * 2005-03-28 2010-06-08 Panasonic Corporation Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法
WO2007096946A1 (ja) 2006-02-21 2007-08-30 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
JP5002587B2 (ja) * 2006-03-28 2012-08-15 パナソニック株式会社 バンプ形成方法およびバンプ形成装置
JP5147723B2 (ja) * 2006-12-18 2013-02-20 パナソニック株式会社 電極構造体
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP5277068B2 (ja) * 2008-07-14 2013-08-28 パナソニック株式会社 基板間の接続方法、フリップチップ実装体及び基板間接続構造
CN102859797B (zh) * 2010-04-22 2015-05-20 积水化学工业株式会社 各向异性导电材料及连接结构体
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
JP5587804B2 (ja) 2011-01-21 2014-09-10 日本特殊陶業株式会社 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP5638144B2 (ja) 2011-09-16 2014-12-10 パナソニック株式会社 実装構造およびその製造方法
US10784221B2 (en) * 2011-12-06 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of processing solder bump by vacuum annealing
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
WO2016015189A1 (en) * 2014-07-28 2016-02-04 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
JP5944979B1 (ja) * 2014-12-26 2016-07-05 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
US9653411B1 (en) * 2015-12-18 2017-05-16 Intel Corporation Electronic package that includes fine powder coating
CN105609426B (zh) * 2016-01-21 2018-01-05 华中科技大学 一种用于低温焊接的免清洗纳米浆料制备方法
WO2021072731A1 (zh) * 2019-10-18 2021-04-22 深圳市大疆创新科技有限公司 半导体芯片封装结构、封装方法及电子设备

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839727A (en) 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH02251145A (ja) 1989-03-24 1990-10-08 Citizen Watch Co Ltd 突起電極形成方法
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH05181155A (ja) 1991-12-30 1993-07-23 Casio Comput Co Ltd 半導体装置の製造方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
JPH0737325A (ja) 1993-07-22 1995-02-07 Matsushita Electric Ind Co Ltd ディスク再生装置
US6271110B1 (en) 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
DE4432774C2 (de) 1994-09-15 2000-04-06 Fraunhofer Ges Forschung Verfahren zur Herstellung meniskusförmiger Lotbumps
US5429293A (en) 1994-12-19 1995-07-04 Motorola, Inc. Soldering process
JPH0927516A (ja) 1995-07-12 1997-01-28 Nippondenso Co Ltd 電子部品の接続構造
US6448169B1 (en) 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
DE19640192A1 (de) * 1996-09-30 1998-04-02 Bosch Gmbh Robert Verfahren zur Flip-Chip-Montage
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
JPH11145176A (ja) 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP3565047B2 (ja) 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
US6523736B1 (en) 1998-12-11 2003-02-25 Micron Technology, Inc. Methods and apparatus for forming solder balls
GB2389460A (en) 1998-12-22 2003-12-10 Nec Corp Mounting semiconductor packages on substrates
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
US6295730B1 (en) 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6187450B1 (en) 1999-10-21 2001-02-13 General Electric Company Tip cap hole brazing and oxidation resistant alloy therefor
US6402013B2 (en) 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
JP3423930B2 (ja) 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001329048A (ja) 2000-03-15 2001-11-27 Harima Chem Inc 封止充填剤用液状エポキシ樹脂組成物
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
US6348401B1 (en) 2000-11-10 2002-02-19 Siliconware Precision Industries Co., Ltd. Method of fabricating solder bumps with high coplanarity for flip-chip application
JP4502496B2 (ja) 2000-11-16 2010-07-14 富士通株式会社 Ｂｇａ実装時におけるはんだ形状評価方法及びｂｇａ実装時におけるはんだ形状評価装置及びｂｇａ実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP3693007B2 (ja) * 2001-11-20 2005-09-07 松下電器産業株式会社 電子部品実装方法
US6933221B1 (en) 2002-06-24 2005-08-23 Micron Technology, Inc. Method for underfilling semiconductor components using no flow underfill
US6846735B1 (en) 2002-09-05 2005-01-25 Bridge Semiconductor Corporation Compliant test probe with jagged contact surface
TWI244129B (en) 2002-10-25 2005-11-21 Via Tech Inc Bonding column process
JP3971995B2 (ja) * 2002-12-25 2007-09-05 日本電気株式会社 電子部品装置
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
US7524748B2 (en) 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
JP2004274000A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半田付け方法
JP4759509B2 (ja) 2004-03-30 2011-08-31 株式会社タムラ製作所 はんだバンプ形成方法及び装置
JP3964911B2 (ja) 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
US20060108402A1 (en) 2004-11-19 2006-05-25 Tessera, Inc. Solder ball formation and transfer method
EP1829639A4 (en) 2004-12-20 2008-12-03 Senju Metal Industry Co PRELIMINARY COATING METHOD FOR WELDING AND WORKING FOR ELECTRONIC COMPONENT
CN100585822C (zh) * 2005-03-15 2010-01-27 松下电器产业株式会社 倒装片安装方法、凸起形成方法以及安装装置
US7726545B2 (en) * 2005-03-16 2010-06-01 Panasonic Corporation Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
JP4084834B2 (ja) * 2005-03-29 2008-04-30 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法
JP4401386B2 (ja) * 2005-05-24 2010-01-20 パナソニック株式会社 ハンダバンプ形成方法および半導体素子の実装方法
US7537961B2 (en) 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067429B1 (ko) * 2008-04-03 2011-09-27 르네사스 일렉트로닉스 가부시키가이샤 반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치
KR101637327B1 (ko) * 2015-05-15 2016-07-07 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법

Also Published As

Publication number Publication date
KR101175482B1 (ko) 2012-08-20
EP1873819A4 (en) 2012-07-11
US7951700B2 (en) 2011-05-31
WO2006109407A1 (ja) 2006-10-19
JPWO2006109407A1 (ja) 2008-10-09
CN101156236B (zh) 2011-11-16
JP4227659B2 (ja) 2009-02-18
EP1873819A1 (en) 2008-01-02
US20090023245A1 (en) 2009-01-22
US20110201195A1 (en) 2011-08-18
US8283246B2 (en) 2012-10-09
CN101156236A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
KR101175482B1 (ko) 플립 칩 실장 방법 및 범프 형성 방법
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
US7910403B2 (en) Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
JP4401386B2 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP3866591B2 (ja) 電極間接続構造体の形成方法および電極間接続構造体
KR101181140B1 (ko) 플립칩 실장방법 및 기판간 접속방법
US8071425B2 (en) Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP2012164965A (ja) 配線基板及びその製造方法
JP4702271B2 (ja) 導電性バンプの形成方法
JPWO2008139701A1 (ja) 電子部品実装体及びハンダバンプ付き電子部品並びにそれらの製造方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP2007150355A (ja) バンプ付き基板の製造方法
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 7