CN100585822C - 倒装片安装方法、凸起形成方法以及安装装置 - Google Patents

倒装片安装方法、凸起形成方法以及安装装置 Download PDF

Info

Publication number
CN100585822C
CN100585822C CN200680005767A CN200680005767A CN100585822C CN 100585822 C CN100585822 C CN 100585822C CN 200680005767 A CN200680005767 A CN 200680005767A CN 200680005767 A CN200680005767 A CN 200680005767A CN 100585822 C CN100585822 C CN 100585822C
Authority
CN
China
Prior art keywords
semiconductor chip
circuit substrate
soaking compartment
substrate
molten resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680005767A
Other languages
English (en)
Other versions
CN101128924A (zh
Inventor
平野浩一
辛岛靖治
一柳贵志
富田佳宏
中谷诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101128924A publication Critical patent/CN101128924A/zh
Application granted granted Critical
Publication of CN100585822C publication Critical patent/CN100585822C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1361—Coating by immersion in coating bath
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

一种可应用于第二代LSI的倒装片安装中的、生产率及可靠性高的倒装片安装方法和凸起形成方法。在将具有多个电极端子(12)的半导体芯片(20)，相对于具有多个连接端子(11)的电路基板(21)具有一定间隙地对置地保持的状态下，将半导体芯片(20)及电路基板(21)在放入了含有熔融焊锡粉的熔融树脂(14)的浸泡槽(40)内浸泡规定时间。在该浸泡工序中，熔融焊锡粉在电路基板(21)的连接端子(11)与半导体芯片(20)的电极端子(12)间自聚合，从而在该端子间形成连接体(22)，然后，从浸泡槽(40)中取出半导体芯片(20)及电路基板(21)，使渗透到半导体芯片(20)与电路基板(21)间的间隙内的熔融树脂(14)固化，完成倒装片安装体。

Description

倒装片安装方法、凸起形成方法以及安装装置
技术领域
本发明涉及在电路基板上搭载半导体芯片的倒装片安装方法、以及在基板的电极上形成凸起的方法。
背景技术
近年，随着电子设备中使用的半导体集成电路(LSI)的高密度、高集成化，LSI芯片的电极端子的多管脚、窄间距化迅速发展。在向电路基板安装这些LSI芯片时，为了减少布线延迟，广泛采用倒装片安装。并且，在该倒装片安装中，一般会在LSI芯片的电极端子上形成焊锡凸起，通过该焊锡凸起，使LSI芯片的电极端子一并接合到电路基板上形成的连接端子。
然而，为了向电路基板安装电极端子数超过5000的第二代LSI，需要形成与100μm以下的窄间距对应的凸起，但以当前的焊锡凸起形成技术难以对应该要求。另外，由于需要形成与电极端子数对应的多个凸起，因此为了实现低成本化，还要求由每个芯片的搭载间歇(tact)缩短带来的高生产率。
同样，在半导体集成电路中，因电极端子数的增大而从外围配置的电极端子变化为区域配置的电极端子。另外，预计因高密度化、高集成化的要求而半导体工艺会从90nm向65nm、45nm发展。结果，布线的微细化进一步发展，布线间的电容增大，由此高速化、耗电损耗的问题变得严重，布线层间的绝缘膜的低介电常数化(Low-K化)的要求进一步提高。由于这样的绝缘膜的Low-K化通过绝缘层材料的多孔质化(porous化)来实现，因此机械强度弱，会成为半导体薄型化的障碍。另外，如上所述，在构成区域配置的电极端子时，由于Low-K化而使得多孔质膜上的强度存在问题，因此，在区域配置的电极端子上形成凸起以及倒装片安装本身变得困难。所以，要求与今后的半导体工艺的进展所对应的薄型、高密度半导体相适应的低负荷倒装片安装法。
以往，作为凸起的形成技术，开发了镀层法和丝网印刷法等。镀层法虽然适合窄间距，但其工序复杂这一点在生产率上存在问题，另外，丝网印刷法虽然在生产率方面优越，但在使用掩模这一点上不适合窄间距化。
因此，最近，开发了几种在LSI芯片或电路基板的电极上选择性形成焊锡凸起的技术。这些技术不仅适合形成微细凸起，而且可实现凸起的一并形成，因此在生产率方面优越，作为可对应向电路基板安装第二代LSI的技术而被关注。
例如，专利文献1所公开的技术是：在表面形成有电极的基板上全部涂敷由焊锡粉和助焊剂的混合物构成的焊料膏，通过加热基板，使焊锡粉熔融，从而在润湿性高的电极上选择性地形成焊锡凸起。
另外，专利文献2所公开的技术是：在形成有电极的基板上全部涂敷以有机酸铅盐和金属锡为主要成分的膏状组成物(化学反应析出型焊锡)，通过加热基板，引起Pb和Sn的置换反应，从而在基板的电极上选择性地析出Pb/Sn的合金。
但是，由于上述专利文献1以及专利文献2所公开的技术均通过涂敷来向基板上供给膏状组成物，因此会产生局部的厚度或浓度的离散偏差，所以，在各电极的焊锡析出量不同，不能获得均匀高度的凸起。另外，由于这些方法通过涂敷来向表面形成有电极的存在凹凸的电路基板上供给膏状组成物，因此无法向成为凸部的电极上供给足够的焊锡量，难以获得倒装片安装中需要的所希望的凸起高度。
可是，利用了现有的凸起形成技术的倒装片安装，在形成有凸起的电路基板上搭载了半导体芯片之后，为了将半导体芯片固定在电路基板上，还需要向半导体芯片与电路基板之间注入称作底膜(under fill)的树脂的工序。
因此，作为使半导体芯片与电路基板对置的电极端子间的电连接、以及向电路基板固定半导体芯片同时进行的方法，开发了利用各向异性导电材料的倒装片安装技术(例如，参照专利文献3)。该技术为如下技术：向电路基板与半导体芯片之间供给含有导电粒子的热固性树脂，在对半导体芯片进行加压的同时，对热固性树脂进行加热，从而同时实现半导体芯片与电路基板的电极端子间的电连接、和向电路基板固定半导体芯片。
专利文献1：特开2000-94179号公报
专利文献2：特开平1-157796号公报
专利文献3：特开2000-332055号公报
但是，在利用了上述的各向异性导电材料的倒装片安装中，是通过经导电粒子的机械接触来获得电极间的电导通，因此难以获得稳定的导通状态。
另外，由对置电极夹持的导电粒子，通过树脂的热固化所带来的聚合力而维持，因此，需要使热固性树脂的弹性模量或热膨胀率等特性、导电粒子的粒径分布等特性一致，存在工艺控制难的问题。
即，利用了各向异性导电材料的倒装片安装，为了应用到连接端子数超过5000的第二代LSI芯片中，在生产率和可靠性方面还存在很多要解决的课题。
发明内容
本发明鉴于上述情况而实现，目的在于提供一种可应用于第二代LSI的倒装片安装中的、生产率以及可靠性高的倒装片安装方法。另外，本发明的另一个目的在于提供将本发明的倒装片安装方法的技术应用到凸起形成中的凸起形成方法。
在本发明的倒装片安装方法中，与具有多个连接端子的电路基板对置地配置具有多个电极端子的半导体芯片，使所述电路基板的连接端子与所述半导体芯片的电极端子电连接，该倒装片安装方法包括：保持所述半导体芯片，使其相对于所述电路基板具有一定间隙地对置的工序；和将所述具有一定间隙地被保持的半导体芯片以及电路基板，在放入了含有熔融的焊锡粉的熔融树脂的浸泡槽内浸泡规定时间的工序；所述浸泡工序在使所述具有一定间隙地被保持的半导体芯片以及电路基板在所述浸泡槽内摇动的同时而进行，或者在使所述浸泡槽内的所述熔融树脂流动的同时而进行，在所述浸泡工序中，所述熔融的焊锡粉在所述电路基板的连接端子与所述半导体芯片的电极端子之间自聚合，从而在所述连接端子和所述电极端子间形成连接体。
优选上述浸泡工序在使具有一定间隙地被保持的半导体芯片以及电路基板在浸泡槽内摇动的同时而进行。另外，优选浸泡工序在使浸泡槽内的熔融树脂流动的同时而进行。
在一优选的实施方式中，还包括：在浸泡工序之后，从浸泡槽中取出半导体芯片以及电路基板，使渗透到半导体芯片与电路基板之间的间隙内的熔融树脂固化的工序。
在一优选的实施方式中，保持上述半导体芯片的工序是：通过将半导体芯片以及电路基板保持于固定夹具，从而保持半导体芯片使其相对于电路基板具有一定间隙地对置。
另外，保持上述半导体芯片的工序还包括：通过将多个半导体芯片以及多个电路基板保持于固定夹具，从而按照相对于各电路基板具有一定间隙地对置的方式保持各半导体芯片的工序，浸泡工序通过将多个半导体芯片以及多个电路基板同时浸泡到浸泡槽内的批处理来进行。
优选上述浸泡工序在对浸泡槽进行减压的同时而进行。
在一优选实施方式中，上述浸泡工序在对熔融树脂设置了温度斜率的浸泡槽内进行，熔融树脂在该熔融树脂中含有的焊锡粉处在低温侧区域时而被维持在未熔融状态，处在高温侧区域时而被维持在熔融状态，具有一定间隙地被保持的半导体芯片以及电路基板在浸泡槽内的低温侧区域浸泡规定时间之后，在高温侧区域浸泡规定时间。
本发明的凸起形成方法，在具有多个电极的基板的该电极上形成凸起，该凸起形成方法包括：将平板保持在相对于基板具有一定间隙地对置的位置的工序；和将具有一定间隙地被保持的基板以及平板，在放入了含有熔融的焊锡粉的熔融树脂的浸泡槽内浸泡规定时间的工序；在浸泡工序中，熔融焊锡粉在基板的电极上自聚合，从而在电极上形成凸起。
在一优选实施方式中，还包括：在浸泡工序之后，从浸泡槽中取出基板以及平板，将渗透到基板与平板的间隙内的熔融树脂以及平板除去的工序。
优选上述平板在与基板上形成的多个电极对置的位置上形成有与电极大致相同形状的多个金属图案。
另外，上述基板是电路基板、半导体芯片、或半导体晶片。
本发明的安装装置将半导体芯片倒装片安装到电路基板上，其中包括：固定夹具，其保持半导体芯片以及电路基板，使二者具有一定间隙地相互对置；浸泡槽，放入了含有熔融的焊锡粉的熔融树脂；和搬送装置，其将固定夹具搬送到所述浸泡槽内；通过搬送装置，将保持半导体芯片以及电路基板的固定夹具浸泡到浸泡槽内，使熔融焊锡粉在电路基板的连接端子与半导体芯片的电极端子之间自聚合，从而在该端子之间形成连接体。
本发明的另一安装装置在具有多个电极的基板的该电极上形成凸起，其中包括：固定夹具，其将平板保持在相对于基板具有一定间隙地相互对置的位置；浸泡槽，其中放入了含有熔融的焊锡粉的熔融树脂；和搬送装置，其将固定夹具搬送到浸泡槽内；通过搬送装置，将保持基板以及平板的固定夹具浸泡到浸泡槽内，使熔融焊锡粉在基板的电极上自聚合，从而在电极上形成凸起。
优选上述搬送装置具备在浸泡槽内进行摇动运动的机构。另外，优选上述浸泡槽具备使该浸泡槽内的熔融树脂流动的机构。
在一优选的实施方式中，上述安装装置还具备加热单元，将保持半导体芯片以及电路基板、或基板以及平板的固定夹具从浸泡槽中取出，并移送到加热单元，从而使渗透到半导体芯片以及电路基板之间的间隙、或基板以及平板之间的间隙的熔融树脂热固化。
上述固定夹具可分别保持多组半导体芯片以及电路基板、或基板以及平板。
在一优选的实施方式中，上述安装装置还具备粒子计数器，通过该粒子计数器对熔融树脂中含有的熔融焊锡粉的数量或粒径进行测量，由此进行所述浸泡槽的品质管理。
在一优选的实施方式中，上述浸泡槽与循环装置连结，该循环装置使含有熔融的焊锡粉的熔融树脂循环，通过使含有熔融的焊锡粉的熔融树脂在浸泡槽以及循环装置之间循环，从而将浸泡槽内的熔融树脂所含有的熔融焊锡粉维持在一定的比例。
在本发明的另一倒装片安装方法中，与具有多个连接端子的电路基板对置地配置具有多个电极端子的半导体芯片，使电路基板的连接端子与所述半导体芯片的电极端子电连接，该倒装片安装方法包括：保持半导体芯片，使其相对于电路基板具有一定间隙地对置的工序；将具有一定间隙地被保持的半导体芯片以及电路基板，在放入了含有焊锡粉以及对流添加剂的熔融树脂的浸泡槽内浸泡规定时间的工序；和从浸泡槽中取出半导体芯片以及电路基板，对渗透到半导体芯片与电路基板之间的间隙内的熔融树脂进行加热的工序；在加热工序中，焊锡粉熔融，并且对流添加剂沸腾而在熔融树脂中对流，从而熔融的焊锡粉在电路基板的连接端子与半导体芯片的电极端子之间自聚合，在该端子之间形成连接体。
在一优选的实施方式中，还包括：在上述加热工序之后，使渗透到半导体芯片与电路基板之间的间隙内的熔融树脂固化，将半导体芯片固定到电路基板上的工序。
本发明的另一凸起形成方法，在具有多个电极的基板的电极上形成凸起，该凸起形成方法包括：将平板保持在相对于基板具有一定间隙地对置的位置的工序；和将具有一定间隙地被保持的基板以及平板，在放入了含有焊锡粉以及对流添加剂的熔融树脂的浸泡槽内浸泡规定时间的工序；和从浸泡槽中取出基板以及平板，对渗透到基板与平板之间的间隙内的熔融树脂进行加热的工序；在加热工序中，焊锡粉熔融，并且对流添加剂沸腾而在熔融树脂中对流，从而熔融的焊锡粉在基板的电极上自聚合，在该电极上形成凸起。
(发明效果)
本发明的倒装片安装方法通过将具有一定间隙(gap)地被保持的半导体芯片与电路基板浸泡到浸泡槽内，在该浸泡槽内放入了含有熔融的焊锡粉的熔融树脂，由此，熔融树脂中分散的熔融焊锡粉可不断地供给到半导体芯片与电路基板之间的间隙内，因此，熔融焊锡粉彼此的结合可在间隙中均匀地进行。结果，均匀生长的熔融焊锡粉在润湿性高的电路基板的连接端子与半导体芯片的电极端子之间自聚合，从而能均匀地形成使电极端子与连接端子电连接的连接体。
另外，通过使具有一定间隙地被保持的半导体芯片以及电路基板在浸泡槽内摇动的同时而进行浸泡，或者在使浸泡槽内的熔融树脂流动的同时进行浸泡，从而能将熔融树脂中分散的熔融焊锡粉更强制地供给到半导体芯片与电路基板之间的间隙内，因此熔融焊锡粉彼此的接合可无偏差地均匀地进行。结果，在电极端子与连接端子之间可形成更均匀的连接体。而且，可将熔融树脂中分散的熔融焊锡粉高效地取入到间隙内，因此，可将熔融树脂中含有的熔融焊锡粉的比例设定得较少，从而浸泡槽的管理变得容易。
进而，在浸泡槽中，在电路基板与半导体芯片的端子之间形成连接体之后，从浸泡槽中取出电路基板以及半导体芯片，使渗透到电路基板与半导体芯片之间的间隙内的熔融树脂固化，由此，可通过一系列工序进行半导体芯片与电路基板的端子之间的电连接、以及将半导体芯片固定到电路基板上，因此可实现生产率高的倒装片安装。
附图说明
图1(a)～(c)是表示利用了含有对流添加剂的树脂的倒装片安装方法的工序剖视图；
图2(a)～(d)是表示本发明的第一实施方式中的倒装片安装方法的工序剖视图；
图3是表示本发明的第一实施方式中的固定夹具的构成的剖视图；
图4是表示本发明的第一实施方式中的浸泡槽的一个形态的剖视图；
图5(a)、(b)是表示本发明的第一实施方式中的浸泡槽的一个形态的剖视图；
图6(a)～(d)是表示本发明的第二实施方式中的凸起形成方法的工序剖视图；
图7是表示本发明的第三实施方式中的安装装置的构成的图；
图8是表示本发明的第三实施方式中的浸泡槽的构成的图；
图9(a)～(d)是表示本发明的第四实施方式中的倒装片安装方法的工序剖视图；
图10(a)～(e)是表示本发明的第四实施方式中的凸起形成方法的工序剖视图。
图中：10-电路基板；11-连接端子；12-电极端子；13、14-树脂；15-对流添加剂；20-半导体芯片；21-电路基板；22-连接体；25-基板；26-平板；27-电极；28-凸起；30、31-固定夹具；40、40a、40b-浸泡槽；50-安装装置；60-搬送装置；70-加热单元；80-粒子计数器；90-循环装置；91、92-连结管。
具体实施方式
本申请的申请人对可对应第二代LSI芯片的倒装片安装进行了研究，在特愿2004-267919号公报中提出了均匀性良好且可形成微细凸起的新的倒装片安装方法。
图1(a)～(c)是表示本申请的申请人在上述专利申请说明书中公开的倒装片安装方法的基本工序的图。
首先，如图1(a)所示，向形成有多个连接端子11的电路基板21上供给含有焊锡粉(未图示)以及添加剂15的树脂13。
然后，如图1(b)所示，用半导体芯片20抵接供给到电路基板21上的树脂13的表面。此时，具有多个电极端子12的半导体芯片20与具有多个连接端子11的电路基板21对置配置。并且，在该状态下加热树脂13，使分散到树脂13中的焊锡粉熔融。
熔融后的焊锡粉如图1(c)所示，在树脂13中相互结合，通过在润湿性高的连接端子11与电极端子12之间自聚合，来形成连接体22。最后，使树脂13固化，将半导体芯片20固定到电路基板21上，从而完成倒装片安装体。
该方法的特征在于，在含有焊锡粉的树脂13中，还含有在焊锡粉熔融的温度下沸腾的添加剂15。即，在焊锡粉熔融的温度下，树脂13中含有的添加剂15(以下称为对流添加剂)沸腾，该沸腾的对流添加剂15在树脂13中对流，从而促进树脂13中分散的熔融焊锡粉的移动，进行熔融焊锡粉的均匀结合。结果，均匀生长的熔融焊锡粉在润湿性高的电路基板21的连接端子11与半导体芯片20的电极端子12之间自聚合，从而能在连接端子11与电极端子12之间形成均匀性高的连接体22。
可认为含有焊锡粉的树脂13还起到使熔融的焊锡粉能自由浮游、移动的“海”的作用。然而，由于熔融焊锡粉的结合过程在极短的时间内结束，因此无论设置多少使熔融焊锡粉可移动的“海”，也只进行局部的结合，难以获得均匀的熔融焊锡粉的结合。
即，上述方法的意图在于，通过使含有焊锡粉的树脂13中还含有对流添加剂15，从而增加了使熔融的焊锡粉强制移动的手段。
此外，对流添加剂15只要是在将树脂13加热到焊锡粉熔融的温度时沸腾的物质即可，取决于所使用的焊锡粉的熔点，例如可使用异丙醇、醋酸丁酯、丁基卡必醇、乙二醇等。
本发明站在与上述方法同样的技术视点上，提出了通过与上述方法不同的方法使熔融后的焊锡粉高效地在端子间自聚合，由此可形成均匀的连接体的新的倒装片安装方法。
下面，参照附图，对本发明的实施方式进行说明。在以下的附图中，为了简化说明，对实质上具有相同功能的构成要素用相同参照标记表示。此外，本发明并不限定在以下实施方式。
(第一实施方式)
图2(a)～(d)是表示本发明的第一实施方式中的倒装片安装方法的基板工序的工序剖视图。
首先，如图2(a)所示，用固定夹具30保持具有多个电极端子12的半导体芯片20，使其相对于具有多个连接端子11的电路基板21具有一定间隙(例如10～100μm)地对置。此时，半导体芯片20的电极端子12与电路基板10的连接端子11按照相互对置的方式对位。
在此，固定夹具30只要是能使半导体芯片20与电路基板21保持一定间隙地将二者固定的物体即可，为了保持一定间隙，也可在半导体芯片20与电路基板21之间插入隔离物。
然后，如图2(b)所示，将具有一定间隙地被保持的半导体芯片20以及电路基板21，在放入了含有熔融的焊锡粉(例如，Sn-Ag系焊锡等)的熔融树脂(例如，环氧树脂等)14后的浸泡槽40内浸泡规定时间。此时，熔融树脂14渗透到半导体芯片20与电路基板21之间的间隙内，该间隙被熔融树脂14填满。此外，浸泡槽40保持在焊锡粉熔融的温度(例如，150～250℃)。
在该浸泡工序中，熔融树脂14中分散的熔融焊锡粉在润湿性高的连接端子11与电极端子12之间自聚合，从而如图2(c)所示，在该端子之间形成连接体22。此外，浸泡时间还取决于熔融树脂14中分散的熔融焊锡粉的量，但典型值优选在5～60秒左右。
在此，由于浸泡槽40内浸泡的半导体芯片20与电路基板21之间的间隙内，能自由渗透入熔融树脂14，因此，结果，熔融树脂14中分散的熔融焊锡粉可不断地供给到半导体芯片20与电路基板21之间的间隙内，熔融焊锡粉彼此的结合可在间隙中均匀地进行。
此外，通过使具有一定间隙地被保持的半导体芯片20以及电路基板21沿如图2(b)、(c)所示的箭头的方向在浸泡槽40内摇动的同时进行浸泡，从而能进一步将熔融树脂14中分散的熔融焊锡粉强制地供给到半导体芯片与电路基板间的间隙内，结果，能进一步均匀地进行熔融焊锡粉彼此的结合。另外，通过在使浸泡槽内的熔融树脂流动的同时进行浸泡，也可获得同样的效果。
接着，在形成连接体22之后，如图2(d)所示，从浸泡槽40中取出半导体芯片20以及电路基板21，通过使渗透到半导体芯片20与电路基板21之间的间隙内的熔融树脂14固化，从而将半导体芯片20固定到电路基板21上，完成倒装片安装体。
此外，半导体芯片20与电路基板21之间的间隙只是可确保形成连接体22的程度的间隙(典型值为10～80μm)，因此在从浸泡槽40取出半导体芯片20以及电路基板21之后，渗透到该间隙内的熔融树脂14也具有一定的粘度，所以会留在间隙内而不会向外面流出。
根据本发明，通过将具有一定间隙地被保持的半导体芯片20与电路基板21浸泡到放入了含有熔融的焊锡粉的熔融树脂14的浸泡槽40内，由此，熔融树脂14中分散的熔融焊锡粉可不断地供给到半导体芯片20与电路基板21之间的间隙内，因此，熔融焊锡粉彼此的结合可在该间隙中均匀地进行。由此，均匀生长的熔融焊锡粉在润湿性高的电路基板的连接端子与半导体芯片的电极端子之间自聚合，从而能均匀地形成使端子间电连接的连接体。
另外，通过使具有一定间隙地被保持的半导体芯片20以及电路基板21在浸泡槽40内摇动的同时浸泡，或者在使浸泡槽40内的熔融树脂14流动的同时浸泡，从而能进一步将熔融树脂14中分散的熔融焊锡粉强制地供给到半导体芯片20与电路基板21间的间隙内，因此，熔融焊锡粉彼此的结合更均匀地进行。结果，可在半导体芯片20与电路基板21的端子之间形成更均匀的连接体。
浸泡槽40内的熔融树脂14以一定比例含有熔融焊锡粉，该熔融焊锡粉供于形成连接半导体芯片20与电路基板21的端子之间的连接体22，因此熔融树脂14中至少要含有形成连接体22所需量的焊锡粉。
若按照如图1(a)所示的方法将含有焊锡粉的熔融树脂14供给到电路基板21(或半导体芯片20)的表面的有限区域内，则熔融树脂14内含有的最低量的焊锡粉需要是与所有连接端子11(或电极端子12)相对于电路基板21(或半导体芯片20)的表面所占的比例相同程度的量。该量因连接端子11的配置而异，但例如在设定了面阵(area array)时，需要使熔融树脂14中含有15～30体积％的焊锡粉。
对此，在本发明的将半导体芯片20和电路基板21浸泡到放入了熔融树脂14的浸泡槽40内的方法中，能够将熔融树脂14中分散的熔融焊锡粉随时取入到半导体芯片20与电路基板21之间的间隙内，因此，与图1(a)所示的方法相比，熔融树脂14中含有的熔融焊锡粉可以为非常少的比例。
尤其是，在浸泡工序中，通过使半导体芯片20以及电路基板21在浸泡槽40内摇动，或者使浸泡槽40内的熔融树脂14流动，从而可更顺利地向间隙内取入熔融焊锡粉，因此能进一步发挥上述效果。
此外，在浸泡工序中，也可一边对浸泡槽减压一边进行浸泡工序。通过减压，可抑制熔融树脂内产生气泡，能更顺利地向间隙内取入熔融焊锡粉，因此可进一步发挥上述效果。
本发明中的熔融树脂14中含有的熔融焊锡粉的比例还根据浸泡槽40的大小而变化，与所述的面阵的例子比较，3～6体积％的量足够，与图1(a)所示的方法相比，大致可以为1/5以下。
这在本发明中，在对浸泡槽40进行品质管理方面具有重要意义。即，在熔融树脂14中分散的熔融焊锡粉彼此若相互靠近，则焊锡粉彼此结合，若反复进行该结合，则也会生长成大焊锡球。并且，在生长成的焊锡球达到与半导体芯片20和电路基板21之间的间隙相同程度的大小时，该熔融树脂14已经变为不能使用的状态。因此，通过将熔融树脂14中含有的熔融焊锡粉的比例尽可能设定得小，可使浸泡槽40长时间维持稳定的状态。
进而，在浸泡槽40中，在电路基板21与半导体芯片20的端子之间形成连接体22之后，将电路基板21以及半导体芯片20从浸泡槽40中取出，使渗透到电路基板21与半导体芯片20之间的间隙内的熔融树脂14固化，从而通过一系列工序连续进行半导体芯片20与电路基板21的端子间的电连接、和向电路基板21固定半导体芯片20，因此可实现生产率高的倒装片安装。
本发明的倒装片安装方法中应用的材料并未特别限定，但作为典型的例子可举出以下材料。
首先，作为熔融树脂14，优选在焊锡粉熔融的温度下为液状或粘度降低的树脂。例如，作为在焊锡粉熔融的温度下为液状的热固性树脂，可使用环氧树脂、聚酰亚胺树脂、聚亚苯基醚树脂、酚醛树脂、氟树脂、异氰酸酯树脂等。另外，作为在熔融的温度下粘度降低的热可塑性树脂，可使用全芳香族聚酯、氟树脂、聚苯醚树脂、间规聚苯乙烯树脂、聚酰亚胺树脂、聚酰胺树脂、芳族聚酰胺树脂、聚苯硫醚树脂等。
作为焊锡粉，可使用Sn-Ag系、Sn-Zn系、Sn-Bi系的焊锡等。另外，熔融前的焊锡粉的粒径优选为2～30μm左右的大小。
另外，半导体芯片20并不限定于硅半导体，还可应用硅-锗半导体或砷化镓半导体等化合物半导体。尤其是，若对薄型硅半导体、机械强度弱的硅锗半导体或化合物半导体，应用对半导体芯片的负荷小的本发明的方法，则可实现可靠性高的倒装片安装体。
另外，在取代向电路基板21直接倒装片安装半导体芯片20，而在半导体芯片20搭载于内插器(interposer)的状态下向电路基板21倒装片安装的情况下，也可应用本发明的方法。
此外，本发明的倒装片安装方法还适宜用在批处理中。例如，如图3所示，用固定夹具31保持多个半导体芯片20以及电路基板21，使它们分别具有一定间隙地对置，在该状态下，将多个半导体芯片20以及电路基板21同时浸泡到浸泡槽40内，从而可对浸泡工序进行批处理。
为了进行批处理，必须准备一定程度的大型的浸泡槽40，但反而能进一步减少熔融树脂14中的熔融焊锡粉的含量，因此浸泡槽40的管理更加容易。另外，由于进行批处理，生产量提高，在量产工序中还可期待降低成本。
另外，为了实现浸泡槽40的更稳定的使用，也可对浸泡槽40采用图4或图5所示的构成。
图4所示的浸泡槽40由第一浸泡槽40a和第二浸泡槽40b两个槽构成。对位于第一浸泡槽40a内的熔融树脂14中含有的焊锡粉在未熔融的状态下进行管理，对位于第二浸泡槽40b内的熔融树脂14中含有的焊锡粉在熔融的状态下进行管理。例如，在使用Sn-Ag3.0-Cu0.5(熔点：221℃)作为焊锡粉时，对第一浸泡槽40a在室温～200℃下进行管理，对第二浸泡槽40b在230～250℃下进行管理。
浸泡工序如下进行：首先，将由固定夹具固定的半导体芯片20以及电路基板21浸泡到第一浸泡槽40a内，在经过规定时间后从第一浸泡槽40a中取出，然后，在第二浸泡槽40b内浸泡规定时间。
在此，第二浸泡槽40b内的浸泡工序相当于图2(b)、(c)所示的浸泡工序，而第一浸泡槽40a内的浸泡工序作为其预备工序。即，为了防止熔融焊锡粉彼此的凝聚等而使其稳定，并且为了减小保持熔融状态用的能量消耗量，优选含有熔融后的焊锡粉的浸泡槽40(或40b)的容量不过大。另一方面，在浸泡槽40的容量小的情况下，当熔融焊锡粉在形成连接体22而被消耗时的熔融树脂14中的焊锡粉的比率变化增大，难以使浸泡槽40保持稳定。因此，为了在防止熔融后的焊锡彼此凝聚的同时减小熔融树脂中的焊锡粉的比率变化，优选在含有未熔融的焊锡粉的浸泡槽40a中进行预浸泡。
接着，对图5(a)所示的浸泡槽40在浸泡槽40内的熔融树脂14具有如图5(b)所示的温度斜率的状态下进行管理。在此，熔融树脂14中含有的焊锡粉在低温侧区域被维持在未熔融状态，在高温侧区域被维持在熔融状态。例如，在使用Sn-Ag3.0-Cu0.5(熔点：221℃)作为焊锡粉时，对浸泡槽40内的熔融树脂14在具有室温～250℃的温度范围的温度斜率的状态下进行管理。
如图5(a)所示，将具有一定间隙地被保持的半导体芯片20以及电路基板21在浸泡槽40的低温侧区域浸泡规定时间之后，将其移动到高温侧区域，继续浸泡规定时间，由此执行浸泡工序。在低温侧区域的浸泡工序相当于图4所示的预备工序，在高温侧区域的浸泡工序相当于如图2(b)、(c)所示的浸泡工序。
(第二实施方式)
在第一实施方式中说明的倒装片安装方法的特征在于，将电路基板以及半导体芯片放入浸泡槽中，该浸泡槽中放入了含有熔融焊锡粉的熔融树脂，通过浸泡规定时间，使熔融焊锡粉在电路基板以及半导体芯片的端子之间自聚合来形成接合体，该技术还可应用于凸起形成方法中。
图6(a)～(d)是表示本发明的第二实施方式中的凸起形成方法的基本工序的工序剖视图。其中，对于与图2(a)～(d)所示的倒装片安装方法公共的工序，省略详细说明。
首先，如图6(a)所示，用固定夹具30保持具有多个电极27的基板25，使其相对于平板26具有一定间隙(例如10～100μm)地对置。
然后，如图6(b)所示，将具有一定间隙地被保持的基板25以及平板26，在放入了含有熔融的焊锡粉(例如，Sn-Ag系焊锡等)的熔融树脂
(例如，环氧树脂等)14后的浸泡槽40内浸泡规定时间。此时，熔融树脂14渗透到基板25与平板26之间的间隙内，该间隙被熔融树脂14填满。在该浸泡工序中，熔融树脂14中分散的熔融焊锡粉在润湿性高的电极27上自聚合，从而如图6(c)所示，在电极27上形成凸起28。此外，浸泡时间还取决于熔融树脂14中分散的熔融焊锡粉的量，但典型值优选在5～60秒左右。
在此，由于浸泡槽40内浸泡的基板25与平板26之间的间隙内，能自由渗透入熔融树脂14，因此，熔融树脂14中分散的熔融焊锡粉可不断地供给到基板25与平板26之间的间隙内，熔融焊锡粉彼此的结合可在间隙中均匀地进行。
此外，通过使具有一定间隙地被保持的基板25以及平板26沿如图6(b)、(c)所示的箭头的方向在浸泡槽40内摇动的同时浸泡，从而能将熔融树脂14中分散的熔融焊锡粉更强制地供给到基板25与平板26之间的间隙内，结果，能进一步均匀地进行熔融焊锡粉彼此的结合。另外，通过在使浸泡槽内的熔融树脂流动的同时进行浸泡，也可获得同样的效果。
接着，在形成凸起28之后，如图6(d)所示，从浸泡槽40中取出基板25以及平板26，通过将渗透到基板25与平板26之间的间隙内的熔融树脂14、以及平板除去，来完成在电极27上形成有凸起的基板25。其中，熔融树脂14例如可通过异丙醇等的有机溶剂除去。
在此，平板26可以在与基板25上形成的多个电极27对置的位置上预先形成与电极27大致相同形状的多个金属图案。在该情况下，图6(a)～(c)所示的工序实际上与图2(a)～(c)所示的倒装片安装工序相同。金属图案相对于熔融焊锡粉而言润湿性高，因此与利用了未形成金属图案的平板26的情况相比，可使得熔融焊锡粉向电极27上的自聚合更均匀地进行。
此外，基板25的材料并未特别限定，适宜在电路基板、半导体芯片、或半导体晶片中应用。另外，在应用于半导体芯片中时，由本发明的凸起形成方法形成的带凸起的半导体芯片可供在通常的倒装片安装工序中倒装片安装在电路基板上。
(第三实施方式)
图7以及图8是表示执行本发明的倒装片安装方法的安装装置50的图。
图7所示的安装装置50具备：固定夹具30，其保持半导体芯片(未图示)以及电路基板(未图示)，使二者具有一定间隙地相互对置；浸泡槽40，其中放入了含有熔融的焊锡粉的熔融树脂14；以及搬送装置60，其将固定夹具30搬送到浸泡槽40内；根据需要还可包括加热单元70。
在该安装装置50中，通过搬送装置60，将保持半导体芯片以及电路基板的固定夹具30浸渍到浸泡槽40内，从而浸泡槽40内的熔融焊锡粉在电路基板的连接端子与半导体芯片的电极端子之间自聚合，从而在该端子之间进行连接体的形成。
通过搬送装置60，将形成有连接体的半导体芯片以及电路基板与固定夹具30一起从浸泡槽40中取出，进而，通过移送到加热单元70，使渗透到半导体芯片以及电路基板之间的间隙内的熔融树脂14热固化，从而完成倒装片安装体。
此外，搬送装置60具备在将固定夹具30浸渍到浸泡槽40内的状态下，使固定夹具30在浸泡槽40内进行摇动运动的机构，通过使该机构动作，可使保持半导体芯片以及电路基板的固定夹具30在浸泡槽40内摇动。其中，“摇动”包括垂直运动、水平运动、或这些运动的组合运动，而且包括周期运动和非周期运动。
另外，浸泡槽40具备使浸泡槽40内的熔融树脂14流动的机构。通过该机构产生的熔融树脂14的“流动”例如是波运动等，包括周期流动和非周期流动。
加热单元70可使用加热台(热板)、通过热风或紫外线加热的加热箱(炉)等。
固定夹具30若使用可保持多组半导体芯片以及电路基板的机构，则可对应于批处理。
图8是为了使浸泡槽40内的熔融树脂14维持一定的状态而设置的机构。
如图8所示，粒子计数器80设置在浸泡槽40内的旁边。通过该粒子计数器80，可测量浸泡槽40内的熔融树脂14所含有的熔融焊锡粉(未图示)的数量或粒径。
熔融树脂14中含有的熔融焊锡粉随着时间经过而相互结合后生长成大的焊锡球，因此对浸泡槽40中的熔融焊锡粉的粒径及其分布进行监视，这在执行本发明中的倒装片安装方面是重要的管理项目。通过使用粒子计数器80来定期测量熔融焊锡粉的粒径分布，从而可执行稳定的倒装片安装。
另外，若在浸泡槽40内进行浸泡工序，则每次形成连接体时都消耗熔融焊锡粉，因此熔融树脂14中含有的熔融焊锡粉的量逐渐减少。所以，通过使用粒子计数器80来定期测量熔融焊锡粉的数量，可执行稳定的倒装片安装。
此外，通过对熔融焊锡粉的粒径以及数量进行定期测量，在超过了一定的管理基准的情况下，需要进行更换浸泡槽40中的含有熔融焊锡粉的熔融树脂14等维护。
浸泡槽40也可与循环装置90连结，该循环装置90使含有熔融焊锡粉的熔融树脂14循环。循环装置90通过连结管91、92与浸泡槽40连结，浸泡槽40内的含有熔融焊锡粉的熔融树脂14通过连结管91而流入循环装置90，进而通过连结管92从循环装置90返回到浸泡槽40内。
循环装置90比浸泡槽40容量大，因此通过使含有熔融焊锡粉的熔融树脂14的状态维持一定，从而可使浸泡槽40内的熔融树脂14保持在稳定的状态。
此外，图7所示的安装装置50也可用作执行本发明的凸起形成方法的安装装置。
(第四实施方式)
本发明的倒装片安装方法的特征在于，将具有一定间隙地被保持的半导体芯片以及电路基板，浸泡到放入了含有熔融焊锡粉的熔融树脂的浸泡槽内，从而使熔融焊锡粉在半导体芯片与电路基板的端子之间自聚合来形成连接体。即，熔融树脂中含有的焊锡粉需要在树脂中为熔融状态。
但是，如上所述，熔融树脂中含有的焊锡粉随着时间经过必然会相互结合而生长成更大的焊锡球，因此为了维持稳定的工序，不可缺少对含有熔融焊锡粉的熔融树脂的管理。
如上所述，本申请的申请人提出了图1(a)～(c)所示的倒装片安装方法。该倒装片安装方法的特征在于，含有焊锡粉(未熔融)的树脂13中还含有对流添加剂15，在加热树脂13使焊锡粉熔融时，通过与此同时沸腾的对流添加剂15，强制使熔融焊锡粉移动，结果，在端子之间可获得均匀的连接体22。
在此，如图1(a)所示，含有未熔融的焊锡粉的树脂13通过通常的方法例如涂敷等方法被供给到电路基板10上。但是，由于供给到电路基板10上的树脂13的量少，因此还认为树脂13中含有的焊锡粉的量会产生离散偏差。若焊锡粉的量产生离散偏差，则在应用于量产工序中时，在各批之间等，端子间形成的连接体22会产生离散偏差，这将导致品质上的离散偏差。
该第四实施方式中的倒装片安装方法基于图1(a)～(c)所示的倒装片安装方法，其中，应用第一～三实施方式中采用的浸泡方法作为向电路基板10上供给含有未熔融的焊锡粉的树脂13的方法。
图9(a)～(d)是表示本发明的第四实施方式中的倒装片安装方法的基本工序的工序剖视图。此外，对于与图2(a)～(d)所示的倒装片安装方法公共的工序省略详细说明。
首先，如图9(a)所示，用固定夹具30保持具有多个电极端子12的半导体芯片20，使其相对于具有多个连接端子11的电路基板21具有一定间隙(例如10～100μm)地对置。
然后，如图9(b)所示，将具有一定间隙地被保持的半导体芯片20以及电路基板21，在放入了熔融树脂(例如，环氧树脂等)13后的浸泡槽40内浸泡规定时间，所述熔融树脂13含有未熔融焊锡粉(例如，Sn-Ag系焊锡等)以及对流添加剂。此时，熔融树脂13渗透到半导体芯片20与电路基板21之间的间隙内，该间隙被熔融树脂13填满。
接着，如图9(c)所示，从浸泡槽40中取出半导体芯片20以及电路基板21，对渗透到半导体芯片20与电路基板21之间的间隙内的熔融树脂13进行加热。在该加热工序中，焊锡粉熔融，并且对流添加剂沸腾而在树脂13中对流，由此熔融后的焊锡粉在电路基板21的连接端子11与半导体芯片20的电极端子12之间自聚合，在该端子之间形成连接体22。然后，通过使渗透到半导体芯片20与电路基板21之间的间隙内的熔融树脂13固化，从而将半导体芯片20固定到电路基板21上，完成倒装片安装体。
对流添加剂可采用在将树脂13加热到焊锡粉熔融的温度时沸腾的物质，例如异丙醇、醋酸丁酯、丁基卡必醇、乙二醇等。另外，也可采用在树脂13的加热温度下分解而产生气体的物质，例如氢氧化铝、片钠铝石、偏硼酸铵、偏硼酸钡、偶氮甲酰胺(azodicarbonamide)、碳酸氢钠等。
根据本发明的第四实施方式，由于位于浸泡槽40内的熔融树脂13的量远比图1(a)所示的供给到电路基板10上的树脂13多，因此通过在其中浸泡，可将供给到半导体芯片20与电路基板21的间隙的树脂13所含有的焊锡粉的量的离散偏差抑制得较小。因此，即使在将本发明应用到量产工序的情况下，也能抑制端子间形成的连接体22的离散偏差，从而提供更稳定品质的倒装片安装体。
此外，本发明的第四实施方式中的倒装片安装方法也可直接应用到凸起形成方法中。
图10(a)～(e)是表示本发明的第四实施方式中的凸起形成方法的基本工序的工序剖视图。基本工序与图9(a)～(d)所示的倒装片安装方法共通，因此省略详细说明。
首先，如图10(a)所示，用固定夹具30保持平板26，使其位于相对于具有多个电极27的基板25具有一定间隙地对置的位置。
然后，如图10(b)所示，将具有一定间隙地保持的基板25以及平板26，在放入了含有焊锡粉以及对流添加剂的熔融树脂13的浸泡槽40内浸泡规定时间。此时，熔融树脂13渗透到基板25与平板26之间的间隙内，该间隙被熔融树脂13填满。
接着，如图10(c)所示，从浸泡槽40中取出基板25以及平板26，对渗透到基板25与平板26之间的间隙内的熔融树脂13进行加热。在该加热工序中，焊锡粉熔融，并且对流添加剂沸腾而在树脂13中对流，由此，如图10(d)所示，熔融后的焊锡粉在基板25的电极27上自聚合，形成凸起28。
然后，如图10(e)所示，通过除去渗透到基板25与平板26之间的间隙的熔融树脂13以及平板26，可完成在电极27上形成有凸起的基板25。
如上所述，根据本发明的倒装片安装方法以及凸起形成方法，通过将具有一定间隙地被保持的半导体芯片与电路基板(基板以及平板)浸泡到添加了含有熔融的焊锡粉的熔融树脂的浸泡槽内，由此，熔融树脂中分散的熔融焊锡粉可不断地供给到半导体芯片与电路基板之间(基板与平板之间)的间隙内，因此，熔融焊锡粉彼此的结合可在间隙中均匀地进行。结果，均匀生长的熔融焊锡粉在润湿性高的电路基板的连接端子与半导体芯片的电极端子之间(基板的电极上)自聚合，从而能均匀地形成使电极端子与连接端子电连接的连接体(电极上的凸起)。
另外，通过使具有一定间隙地被保持的半导体芯片以及电路基板(基板以及平板)在浸泡槽内摇动的同时浸泡，或者在使浸泡槽内的熔融树脂流动的同时浸泡，从而能将熔融树脂中分散的熔融焊锡粉更强制地供给到半导体芯片与电路基板之间(基板与平板之间)的间隙内，因此，熔融焊锡粉彼此的结合更均匀。其结果，能在电极端子和连接端子之间(基板的电极上)形成更均匀的连接体(凸起)。此外，由于能将熔融树脂中分散的熔融焊锡粉更高效地取入到间隙内，因此，可将熔融树脂中含有的熔融焊锡粉的比例设定得较少，从而浸泡槽的管理变得容易。
以往，在向印刷电路基板安装IC等部件时，使用流动(flow)焊锡槽，但在该焊锡槽中仅装入熔融状态的焊锡，与本发明中的含有熔融的焊锡粉的熔融树脂是完全不同的材料。另外，流动焊锡槽用于进行插入安装到印刷电路基板的部件的焊接，因此可以说与本发明的倒装片安装或凸起形成在目的以及构成上完全不同。
以上，通过最佳实施方式对本发明进行了说明，但这些描述并非限定事项，当然可进行各种变形。
(工业上的可利用性)
根据本发明，可提供能应用在第二代LSI的倒装片安装中的、生产率以及可靠性高的倒装片安装方法以及凸起形成方法。

Claims (16)

1.一种倒装片安装方法，与具有多个连接端子的电路基板对置地配置具有多个电极端子的半导体芯片，使所述电路基板的连接端子与所述半导体芯片的电极端子电连接，该倒装片安装方法包括：
保持所述半导体芯片，使其相对于所述电路基板具有一定间隙地对置的工序；和
将所述具有一定间隙地被保持的半导体芯片以及电路基板，在放入了含有熔融的焊锡粉的熔融树脂的浸泡槽内浸泡规定时间的工序；
所述浸泡工序在使所述具有一定间隙地被保持的半导体芯片以及电路基板在所述浸泡槽内摇动的同时而进行，或者在使所述浸泡槽内的所述熔融树脂流动的同时而进行，
在所述浸泡工序中，所述熔融的焊锡粉在所述电路基板的连接端子与所述半导体芯片的电极端子之间自聚合，从而在所述连接端子和所述电极端子间形成连接体。
2.根据权利要求1所述的倒装片安装方法，其特征在于，
还包括：在所述浸泡工序之后，从所述浸泡槽中取出所述半导体芯片以及电路基板，使渗透到所述半导体芯片与所述电路基板之间的间隙内的所述熔融树脂固化的工序。
3.根据权利要求1所述的倒装片安装方法，其特征在于，
保持所述半导体芯片的工序是：通过将所述半导体芯片以及所述电路基板保持于固定夹具，从而保持所述半导体芯片使其相对于所述电路基板具有一定间隙地对置。
4.根据权利要求3所述的倒装片安装方法，其特征在于，
保持所述半导体芯片的工序还包括：通过将多个半导体芯片以及多个电路基板保持于所述固定夹具，从而按照相对于所述各电路基板具有一定间隙地对置的方式保持所述各半导体芯片的工序，
所述浸泡工序通过将所述多个半导体芯片以及所述多个电路基板同时浸泡到所述浸泡槽内的批处理来进行。
5.根据权利要求1所述的倒装片安装方法，其特征在于，
所述浸泡工序在对所述浸泡槽进行减压的同时而进行。
6.根据权利要求1所述的倒装片安装方法，其特征在于，
所述浸泡工序在对所述熔融树脂设置了温度斜率的浸泡槽内而进行，
所述熔融树脂中含有的焊锡粉在低温侧区域被维持在未熔融状态，在高温侧区域被维持在熔融状态，所述具有一定间隙地被保持的半导体芯片以及电路基板在所述浸泡槽内的低温侧区域浸泡规定时间之后，在高温侧区域浸泡规定时间。
7.一种凸起形成方法，在具有多个电极的基板的该电极上形成凸起，该凸起形成方法包括：
将平板保持在相对于所述基板具有一定间隙地对置的位置的工序；和
将所述具有一定间隙地被保持的基板以及平板，在放入了含有熔融的焊锡粉的熔融树脂的浸泡槽内浸泡规定时间的工序；
所述浸泡工序在使所述具有一定间隙地被保持的基板以及平板在所述浸泡槽内摇动的同时而进行，或者在使所述浸泡槽内的所述熔融树脂流动的同时而进行，
在所述浸泡工序中，所述熔融的焊锡粉在所述基板的电极上自聚合，从而在所述电极上形成凸起。
8.根据权利要求7所述的凸起形成方法，其特征在于，
还包括：在所述浸泡工序之后，从所述浸泡槽中取出所述基板以及平板，将渗透到所述基板与所述平板的间隙内的所述熔融树脂以及所述平板除去的工序。
9.根据权利要求7所述的凸起形成方法，其特征在于，
所述平板在与所述基板上形成的多个电极对置的位置上形成有与所述电极大致相同形状的多个金属图案。
10.根据权利要求7所述的凸起形成方法，其特征在于，
所述基板是电路基板、半导体芯片或半导体晶片。
11.一种安装装置，将半导体芯片倒装安装到电路基板上，其中包括：
固定夹具，其保持所述半导体芯片以及所述电路基板，使二者具有一定间隙地相互对置；
浸泡槽，其中放入了含有熔融的焊锡粉的熔融树脂；和
搬送装置，其将所述固定夹具搬送到所述浸泡槽内；
所述搬送装置还具备在所述浸泡槽内进行摇动运动的摇动机构，
通过所述摇动机构，使保持所述半导体芯片以及所述电路基板的固定夹具摇动的同时浸泡到所述浸泡槽内，使所述熔融的焊锡粉在所述电路基板的连接端子与所述半导体芯片的电极端子之间自聚合，从而在所述连接端子和所述电极端子间形成连接体。
12.一种安装装置，在具有多个电极的基板的该电极上形成凸起，其中包括：
固定夹具，其将平板保持在相对于所述基板具有一定间隙地相互对置的位置；
浸泡槽，其中放入了含有熔融的焊锡粉的熔融树脂；和
搬送装置，其将所述固定夹具搬送到所述浸泡槽内；
所述搬送装置还具备在所述浸泡槽内进行摇动运动的摇动机构，
通过所述摇动机构，使保持所述基板以及平板的固定夹具摇动的同时浸泡到所述浸泡槽内，使所述熔融的焊锡粉在所述基板的电极上自聚合，从而在所述电极上形成凸起。
13.根据权利要求11或12所述的安装装置，其特征在于，
所述安装装置还具备加热单元，
将保持所述半导体芯片以及电路基板或所述基板以及平板的固定夹具从所述浸泡槽中取出，并移送到所述加热单元，从而使渗透到所述半导体芯片以及电路基板之间的间隙、或所述基板以及平板之间的间隙的所述熔融树脂热固化。
14.根据权利要求11或12所述的安装装置，其特征在于，
所述固定夹具可分别保持多组所述半导体芯片以及电路基板或所述基板以及平板。
15.根据权利要求11或12所述的安装装置，其特征在于，
所述安装装置还具备粒子计数器，
通过所述粒子计数器对所述熔融树脂中含有的熔融的焊锡粉的数量或粒径进行测量，由此进行所述浸泡槽的品质管理。
16.根据权利要求11或12所述的安装装置，其特征在于，
所述浸泡槽与循环装置连结，该循环装置使含有熔融的焊锡粉的熔融树脂循环，
通过使所述含有熔融的焊锡粉的熔融树脂在所述浸泡槽以及所述循环装置之间循环，从而将所述浸泡槽内的熔融树脂所含有的熔融的焊锡粉维持在一定的比例。
CN200680005767A 2005-03-15 2006-03-07 倒装片安装方法、凸起形成方法以及安装装置 Expired - Fee Related CN100585822C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005072526 2005-03-15
JP072526/2005 2005-03-15

Publications (2)

Publication Number Publication Date
CN101128924A CN101128924A (zh) 2008-02-20
CN100585822C true CN100585822C (zh) 2010-01-27

Family

ID=36991535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680005767A Expired - Fee Related CN100585822C (zh) 2005-03-15 2006-03-07 倒装片安装方法、凸起形成方法以及安装装置

Country Status (4)

Country Link
US (2) US7927997B2 (zh)
JP (1) JP4495158B2 (zh)
CN (1) CN100585822C (zh)
WO (1) WO2006098187A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
US8297488B2 (en) * 2006-03-28 2012-10-30 Panasonic Corporation Bump forming method using self-assembling resin and a wall surface
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
US9425064B2 (en) * 2012-12-18 2016-08-23 Maxim Integrated Products, Inc. Low-cost low-profile solder bump process for enabling ultra-thin wafer-level packaging (WLP) packages
US8877558B2 (en) * 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US9370227B2 (en) 2013-09-25 2016-06-21 Eliana Ghantous Customizable clutch with interchangeable shells and drop-in clasps
EP3150668A4 (en) * 2014-05-29 2018-01-17 AZ Electronic Materials (Luxembourg) S.à.r.l. Void forming composition, semiconductor device provided with voids formed using composition, and method for manufacturing semiconductor device using composition
DE112014006846T5 (de) * 2014-07-28 2017-04-13 GM Global Technology Operations LLC Systeme und Verfahren zum verstärkten Kleben
US20170216947A1 (en) * 2014-07-28 2017-08-03 Xin Yang Systems and methods for reinforced adhesive bonding
CN104438010B (zh) * 2014-11-27 2016-09-07 北京时代民芯科技有限公司 一种用于非气密性倒装焊器件真空涂覆工艺的装置
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法
US20230253748A1 (en) * 2022-02-08 2023-08-10 e-con Systems India Private Limited Method for Securing the Electrical Contacts in a Connector System

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH05181155A (ja) * 1991-12-30 1993-07-23 Casio Comput Co Ltd 半導体装置の製造方法
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
GB2389460A (en) * 1998-12-22 2003-12-10 Nec Corp Mounting semiconductor packages on substrates
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
JP3409781B2 (ja) * 2000-09-05 2003-05-26 住友電気工業株式会社 光半導体モジュールの製造方法
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
US7646095B2 (en) * 2003-09-30 2010-01-12 Panasonic Corporation Semiconductor device
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US20060019468A1 (en) * 2004-07-21 2006-01-26 Beatty John J Method of manufacturing a plurality of electronic assemblies
US7187066B2 (en) * 2004-09-22 2007-03-06 Intel Corporation Radiant energy heating for die attach
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
CN100563001C (zh) * 2005-03-07 2009-11-25 松下电器产业株式会社 安装体及其制造方法
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
US7372134B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Integrated circuit edge protection method and apparatus
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
US7875496B2 (en) * 2005-05-17 2011-01-25 Panasonic Corporation Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP4393538B2 (ja) * 2007-07-25 2010-01-06 新光電気工業株式会社 磁性はんだボールの配列装置および配列方法
US8405228B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with package underfill and method of manufacture thereof

Also Published As

Publication number Publication date
US7927997B2 (en) 2011-04-19
CN101128924A (zh) 2008-02-20
US8691683B2 (en) 2014-04-08
WO2006098187A1 (ja) 2006-09-21
JPWO2006098187A1 (ja) 2008-08-21
JP4495158B2 (ja) 2010-06-30
US20070243664A1 (en) 2007-10-18
US20110162578A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
CN100585822C (zh) 倒装片安装方法、凸起形成方法以及安装装置
CN100495677C (zh) 倒装芯片封装方法及其焊锡点形成方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
KR101179744B1 (ko) 플립 칩 실장 방법 및 플립 칩 실장체
CN101176200B (zh) 倒装片安装方法、倒装片安装装置及倒装片安装体
CN101621011B (zh) 基板间的连接方法、倒装片组件以及基板间连接结构
CN101156236B (zh) 倒装片安装方法及凸块形成方法
CN101111933A (zh) 倒装片安装体及其安装方法、以及凸块形成方法
CN100587930C (zh) 倒装片安装体及倒装片安装方法
CN100468673C (zh) 凸块形成方法及焊接凸块
CN100442468C (zh) 倒装片安装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100127