JPWO2006098187A1 - フリップチップ実装方法およびバンプ形成方法 - Google Patents

フリップチップ実装方法およびバンプ形成方法 Download PDF

Info

Publication number
JPWO2006098187A1
JPWO2006098187A1 JP2006522161A JP2006522161A JPWO2006098187A1 JP WO2006098187 A1 JPWO2006098187 A1 JP WO2006098187A1 JP 2006522161 A JP2006522161 A JP 2006522161A JP 2006522161 A JP2006522161 A JP 2006522161A JP WO2006098187 A1 JPWO2006098187 A1 JP WO2006098187A1
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
solder powder
dip tank
molten resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006522161A
Other languages
English (en)
Other versions
JP4495158B2 (ja
Inventor
平野　浩一
浩一 平野
靖治 辛島
靖治 辛島
貴志 一柳
貴志 一柳
佳宏 冨田
佳宏 冨田
中谷　誠一
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006098187A1 publication Critical patent/JPWO2006098187A1/ja
Application granted granted Critical
Publication of JP4495158B2 publication Critical patent/JP4495158B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1361—Coating by immersion in coating bath
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

本発明は、次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法、及びバンプ形成方法を提供するものである。複数の電極端子（１２）を有する半導体チップ（２０）を、複数の接続端子（１１）を有する回路基板（２１）に対して一定の隙間をもって対向させて保持した状態で、半導体チップ（２０）及び回路基板（２１）を、溶融した半田粉を含有した溶融樹脂（１４）が入ったディップ槽（４０）内に所定時間ディップする。このディップ工程において、溶融半田粉が、回路基板（２１）の接続端子（１１）と半導体チップ（２０）の電極端子（１２）との間に自己集合することによって、当該端子間に接続体（２２）が形成され、その後、半導体チップ（２０）及び回路基板（２１）をディップ槽（４０）から取り出し、半導体チップ（２０）と回路基板（２１）間の隙間に浸透した溶融樹脂（１４）を硬化させ、プリップチップ実装体を完成させる。

Description

本発明は、半導体チップを回路基板に搭載するフリップチップ実装方法、および基板の電極上にバンプを形成する方法に関する。
近年、電子機器に使用される半導体集積回路（ＬＳＩ）の高密度、高集積化に伴い、ＬＳＩチップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これらＬＳＩチップの回路基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。そして、このフリップチップ実装においては、ＬＳＩチップの電極端子上に半田バンプを形成し、当該半田バンプを介して、ＬＳＩチップの電極端子が回路基板上に形成された接続端子に一括接合されるのが一般である。
しかしながら、電極端子数が５，０００を超えるような次世代ＬＳＩを回路基板に実装するためには、１００μｍ以下の狭ピッチに対応したバンプを形成する必要があるが、現在の半田バンプ形成技術では、それに適応することが難しい。また、電極端子数に応じた多数のバンプを形成する必要があるので、低コスト化を図るためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。
同様に、半導体集積回路は、電極端子数の増大でペリフェラル配置の電極端子からエリア配置の電極端子に変化している。また、高密度化、高集積化の要求で半導体プロセスが９０ｎｍから６５ｎｍ、４５ｎｍへと進展していくことが予想される。その結果、配線の微細化が更に進み、配線間の容量が増大することにより、高速化、消費電力ロスの問題が深刻になり、配線層間の絶縁膜の低誘電率化（Ｌｏｗ−Ｋ化）の要求が更に高まっている。このような絶縁膜のＬｏｗ−Ｋ化の実現は、絶縁層材料の多孔質化（ポーラス化）によって得られるため、機械的強度が弱く、半導体の薄型化の障害になっている。また、上述のように、エリア配置の電極端子を構成する場合、Ｌｏｗ−Ｋ化による多孔質膜上の強度に問題があるため、エリア配置の電極端子上にバンプを形成すること、およびフリップチップ実装そのものが困難となっている。従って、今後の半導体プロセスの進展に対応した薄型・高密度半導体に適した低荷重フリップチップ実装法が要求されている。
従来、バンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。メッキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があり、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
こうした中、最近では、ＬＳＩチップや回路基板の電極上に、半田バンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるので、生産性にも優れており、次世代ＬＳＩの回路基板への実装に適応可能な技術として注目されている。
例えば、特許文献１に開示された技術は、半田粉とフラックスの混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、半田粉を溶融させ、濡れ性の高い電極上に選択的に半田バンプを形成させるものである。
また、特許文献２に開示された技術は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（化学反応析出型半田）を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、Ｐｂ／Ｓｎの合金を基板の電極上に選択的に析出させるものである。
しかしながら、上記特許文献１及び特許文献２に開示された技術は、ともに、ペースト状組成物を基板上に塗布により供給するので、局所的な厚みや濃度のバラツキが生じ、そのため、電極ごとの半田析出量が異なり、均一な高さのバンプが得られない。また、これらの方法は、表面に電極の形成された凹凸のある回路基板上に、ペースト状組成物を塗布により供給するので、凸部となる電極上には、十分な半田量が供給できず、フリップチップ実装において必要とされる所望のバンプ高さを得ることが難しい。
ところで、従来のバンプ形成技術を用いたフリップチップ実装は、バンプが形成された回路基板に半導体チップを搭載した後、半導体チップを回路基板に固定するために、アンダーフィルと呼ばれる樹脂を、半導体チップと回路基板の間に注入する工程をさらに必要とする。
そこで、半導体チップと回路基板の対向する電極端子間の電気的接続と、半導体チップの回路基板への固定を同時に行なう方法として、異方性導電材料を用いたフリップチップ実装技術（例えば、特許文献３参照）が開発されている。これは、回路基板と半導体チップの間に、導電粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬化性樹脂を加熱することによって、半導体チップと回路基板の電極端子間の電気的接続と、半導体チップの回路基板への固定を同時に実現するものである。
特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開２０００−３３２０５５号公報
しかしながら、上述した異方性導電材料を用いたフリップチップ実装では、導電粒子を介した機械的接触により電極間の電気的導通を得ており、安定した導通状態を得ることが難しい。
また、対向電極に挟まれた導電粒子は、樹脂の熱硬化による凝集力によって維持されているので、熱硬化性樹脂の弾性率や熱膨張率などの特性や、導電粒子の粒径分布などの特性を揃える必要があり、プロセス制御が難しいという課題がある。
すなわち、異方性導電材料を用いたフリップチップ実装は、接続端子数が５，０００を超えるような次世代ＬＳＩチップに適用するためには、生産性や信頼性の面で、解決すべき課題を多く残している。
本発明は、かかる点に鑑みてなされたもので、次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法を提供することを目的とする。また、本発明のフリップチップ実装方法の技術をバンプ形成に適用したバンプ形成方法を提供することを目的とする。
本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、半導体チップを、回路基板に対して一定の隙間をもって対向させて保持する工程と、一定の隙間をもって保持された半導体チップ及び回路基板を、溶融した半田粉を含有した溶融樹脂が入ったディップ槽内に所定時間ディップする工程と、ディップ工程において、溶融半田粉が、回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、該端子間に接続体が形成されることを特徴とする。
上記ディップ工程は、一定の隙間をもって保持された半導体チップ及び回路基板を、ディップ槽内で揺動させながら行なわれることが好ましい。また、ディップ工程は、ディップ槽内の溶融樹脂を流動させながら行なわれることが好ましい。
ある好適な実施形態において、上記ディップ工程の後、ディップ槽から半導体チップ及び回路基板を取り出し、半導体チップと回路基板間の隙間に浸透した溶融樹脂を硬化させる工程をさらに含む。
ある好適な実施形態において、上記半導体チップを保持する工程は、半導体チップ及び回路基板を固定治具に保持することによって、半導体チップを、回路基板に対して一定の隙間をもって対向させて保持させる。
また、上記半導体チップを保持する工程は、固定治具に複数の半導体チップ及び複数の回路基板を保持することによって、各半導体チップを、各回路基板に対して一定の隙間をもって対向させて保持させる工程を含み、ディップ工程は、複数の半導体チップ及び複数の回路基板を、ディップ槽内に同時にディップするバッチ処理で行なわれる。
上記ディップ工程は、ディップ槽を減圧しながら行なうことが好ましい。
ある好適な実施形態において、上記ディップ工程は、溶融樹脂に温度勾配が設けられたディップ槽内で行なわれ、溶融樹脂は、該溶融樹脂中に含有する半田粉が低温側領域において未溶融状態に、高温側領域において溶融状態に維持されており、一定の隙間をもって保持された半導体チップ及び回路基板は、ディップ槽内の低温側領域で所定時間ディップした後、高温側領域で所定時間ディップされる。
本発明のバンプ形成方法は、複数の電極を有する基板の該電極上にバンプを形成するバンプ形成方法において、基板に対して一定の隙間をもって対向する位置に平板を保持する工程と、一定の隙間をもって保持された基板及び平板を、溶融した半田粉を含有した溶融樹脂が入ったディップ槽内に一定時間ディップする工程とを含み、ディップ工程において、溶融半田粉が、基板の電極上に自己集合することによって、電極上にバンプが形成されることを特徴とする。
ある好適な実施形態において、上記ディップ工程の後、ディップ槽から基板及び平板を取り出し、基板と平板の隙間に浸透した溶融樹脂、及び平板を除去する工程をさらに含む。
上記平板は、基板に形成された複数の電極に対向する位置に、電極と略同形状の複数の金属パターンが形成されていることが好ましい。
また、上記基板は、回路基板、半導体チップ、または半導体ウエハであることが好ましい。
本発明の実装装置は、半導体チップを回路基板にフリップチップ実装する実装装置であって、半導体チップ及び回路基板を、一定の隙間をもって互いに対向させて保持する固定治具と、溶融した半田粉を含有した溶融樹脂が入ったディップ槽と、固定治具を前記ディップ槽内まで搬送を行なう搬送装置とを備え、半導体チップ及び回路基板を保持した固定治具を、搬送装置によって、ディップ槽内に侵漬させることによって、溶融半田粉が、回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、当該端子間に接続体の形成が行なわれることを特徴とする。
本発明の他の実装装置は、複数の電極を有する基板の該電極上にバンプを形成する実装装置であって、基板に対して一定の隙間をもって対向する位置に平板を保持する固定治具と、溶融した半田粉を含有した溶融樹脂が入ったディップ槽と、固定治具をディップ槽内まで搬送を行なう搬送装置とを備え、基板及び平板を保持した固定治具を、搬送装置によって、ディップ槽内に侵漬させることによって、溶融半田粉が、基板の電極上に自己集合することによって、電極上にバンプが形成されることを特徴とする。
上記搬送装置は、ディップ槽内で揺動運動を行なう機構を備えていることが好ましい。また、上記ディップ槽は、該ディップ槽内の溶融樹脂を流動させる機構を備えていることが好ましい。
ある好適な実施形態において、上記実装装置は、加熱手段をさらに備え、半導体チップ及び回路基板、又は基板及び平板を保持した固定治具を、ディップ槽から取り出し、加熱手段に移送することによって、半導体チップ及び回路基板間の隙間、又は基板及び平板間の隙間に浸透した溶融樹脂を熱硬化させる。
上記固定治具は、半導体チップ及び回路基板、又は前記基板及び平板を、それぞれ複数組づつ保持することが好ましい。
ある好適な実施形態において、上記実装装置は、パーティクルカウンターをさらに備え、該パーティクルカウンターによって、溶融樹脂に含有する溶融半田粉の数または粒径を計測することによって、前記ディップ槽の品質管理を行なう。
ある好適な実施形態において、上記ディップ槽は、溶融した半田粉を含有した溶融樹脂を循環させる循環装置に連結され、溶融した半田粉を含有した溶融樹脂を、ディップ槽及び循環装置間を循環させることによって、ディップ槽内の溶融樹脂に含有する溶融半田粉の割合が一定に維持されている。
本発明の他のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、半導体チップを、回路基板に対して一定の隙間をもって対向させて保持する工程と、一定の隙間をもって保持された半導体チップ及び回路基板を、半田粉及び対流添加剤を含有した溶融樹脂が入ったディップ槽内に一定時間ディップする工程と、ディップ槽から半導体チップ及び回路基板を取り出し、半導体チップと回路基板間の隙間に浸透した溶融樹脂を加熱させる工程とを含み、加熱工程において、半田粉が溶融するとともに、対流添加剤が沸騰して溶融樹脂中を対流することによって、溶融した半田粉が、回路基板の接続端子と半導体チップの電極端子との間に自己集合し、当該端子間に接続体が形成されることを特徴とする。
ある好適な実施形態において、上記加熱工程の後、半導体チップと回路基板間の隙間に浸透した溶融樹脂を硬化させ、半導体チップを回路基板に固定させる工程をさらに含む。
本発明の他のバンプ形成方法は、複数の電極を有する基板の該電極上にバンプを形成するバンプ形成方法において、基板に対して一定の隙間をもって対向する位置に平板を保持する工程と、一定の隙間をもって保持された基板及び平板を、半田粉及び対流添加剤を含有した溶融樹脂が入ったディップ槽内に一定時間ディップする工程と、ディップ槽から基板及び平板を取り出し、基板と平板間の隙間に浸透した溶融樹脂を加熱させる工程とを含み、加熱工程において、半田粉が溶融するとともに、対流添加剤が沸騰して溶融樹脂中を対流することによって、溶融した半田粉が、基板の電極上に自己集合し、該電極上にバンプが形成されることを特徴とする。
本発明に係るフリップチップ実装方法は、一定の隙間（ギャップ）をもって保持された半導体チップ及び回路基板を、溶融した半田粉を含有した溶融樹脂の入ったディップ槽内にディップすることによって、溶融樹脂中に分散する溶融半田粉が、半導体チップと回路基板間の隙間内に絶えず供給されるので、溶融半田粉同士の結合が隙間中で均一に進行する。その結果、均一に成長した溶融半田粉が、濡れ性の高い回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、電極端子と接続端子とを電気的に接続する接続体を均一に形成することができる。
また、一定の隙間をもって保持された半導体チップ及び回路基板を、ディップ槽内で揺動させながらディップすることによって、あるいは、ディップ槽内の溶融樹脂を流動させながらディップすることによって、溶融樹脂に分散する溶融半田粉を、より強制的に半導体チップと回路基板間の隙間内に供給することができるので、溶融半田粉同士の結合が偏らずに均一に進行する。その結果、電極端子と接続端子との間に、より均一な接続体を形成することができる。加えて、溶融樹脂に分散する溶融半田粉を効率よく隙間内に取り込むことができるので、溶融樹脂中に含有させる溶融半田粉の割合を少なく設定することができ、ディップ槽の品質管理が容易になる。
さらに、ディップ槽で回路基板と半導体チップの端子間に接続体を形成した後、回路基板及び半導体チップをディップ槽から取り出し、回路基板と半導体チップ間の隙間に浸透した溶融樹脂を硬化させることによって、一連の工程で、半導体チップと回路基板の端子間の電気的接続と、半導体チップの回路基板への固定を行なうことができるので、生産性の高いフリップチップ実装が実現できる。
図１（ａ）〜（ｃ）は、対流添加剤を含有する樹脂を用いたフリップチップ実装方法を示す工程断面図である。 図２（ａ）〜（ｄ）は、本発明の第１の実施形態におけるフリップチップ実装方法を示す工程断面図である。 図３は、本発明の第１の実施形態における固定治具の構成を示す断面図である。 図４は、本発の第１の実施形態におけるディップ槽の一形態を示す断面図である。 図５（ａ）、（ｂ）は、本発の第１の実施形態におけるディップ槽の一形態を示す断面図である。 図６（ａ）〜（ｄ）は、本発明の第２の実施形態におけるバンプ形成方法を示す工程断面図である。 図７は、本発明の第３の実施形態における実装装置の構成を示す図である。 図８は、本発明の第３の実施形態におけるディップ槽の構成を示す図である。 図９（ａ）〜（ｄ）は、本発明の第４の実施形態におけるフリップチップ実装方法を示す工程断面図である。 図１０（ａ）〜（ｅ）は、本発明の第４の実施形態におけるバンプ形成方法を示す工程断面図である。
符号の説明
１０ 回路基板
１１ 接続端子
１２ 電極端子
１３，１４ 樹脂
１５ 対流添加剤
２０ 半導体チップ
２１ 回路基板
２２ 接続体
２５ 基板
２６ 平板
２７ 電極
２８ バンプ
３０，３１ 固定治具
４０，４０ａ，４０ｂ ディップ槽
５０ 実装装置
６０ 搬送装置
７０ 加熱手段
８０ パーティクルカウンター
９０ 循環装置
９１，９２ 連結管
本願出願人は、次世代ＬＳＩチップに適応可能なフリップチップ実装について検討を行ない、均一性よく微細バンプを形成できる新規なフリップチップ実装方法を特願２００４−２６７９１９号にて提案している。
図１（ａ）〜（ｃ）は、本願出願人が上記特許出願明細書で開示したフリップチップ実装方法の基本工程を示した図である。
まず、図１（ａ）に示すように、複数の接続端子１１が形成された回路基板２１上に、半田粉（不図示）及び添加剤１５を含有する樹脂１３を供給する。
次に、図１（ｂ）に示すように、回路基板２１上に供給された樹脂１３の表面を半導体チップ２０で当接させる。このとき、複数の電極端子１２を有する半導体チップ２０は、複数の接続端子１１を有する回路基板２１と対向させて配置される。そして、この状態で樹脂１３を加熱し、樹脂１３中に分散する半田粉を溶融させる。
溶融した半田粉は、図１（ｃ）に示すように、樹脂１３中で互いに結合し、濡れ性の高い接続端子１１と電極端子１２間に自己集合することによって、接続体２２を形成する。最後に、樹脂１３を硬化させて、半導体チップ２０を回路基板２１に固定させ、フリップチップ実装体を完成させる。
この方法の特徴は、半田粉を含有した樹脂１３に、半田粉が溶融する温度で沸騰する添加剤１５をさらに含有させた点にある。すなわち、半田粉が溶融した温度において、樹脂１３中に含有した添加剤１５（以下、対流添加剤という）が沸騰し、当該沸騰した対流添加剤１５が樹脂１３中を対流することによって、樹脂１３中に分散されている溶融半田粉の移動が促進され、溶融半田粉の均一な結合が進行する。その結果、均一に成長した溶融半田粉が、濡れ性の高い回路基板２１の接続端子１１と半導体チップ２０の電極端子１２との間に自己集合することによって、接続端子１１と電極端子１２との間に、均一性の高い接続体２２を形成することができる。
ところで、半田粉を含有した樹脂１３は、溶融した半田粉が自由に浮遊、移動できる“海”の役目をもつと考えることができる。しかしながら、溶融半田粉の結合過程は、極めて短時間に終了するので、いくら溶融半田粉が移動できる“海”を設けても、局所的な結合しか進行せず、均一な溶融半田粉の結合は得ることは難しい。
すなわち、上記方法は、半田粉の含有する樹脂１３に対流添加剤１５をさらに含有させることによって、溶融した半田粉を強制的に移動させる手段を付加することを意図したものである。
なお、対流添加剤１５は、半田粉が溶融する温度に樹脂１３を加熱したときに沸騰するものであればよく、使用する半田粉の融点にもよるが、例えば、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。
本発明は、これと同様の技術的視点に立ち、上記方法とは異なる方法で、溶融した半田粉を効率よく端子間に自己集合させ、もって、均一な接続体の形成を可能とした新規なフリップチップ実装方法を提案するものである。
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
（第１の実施形態）
図２（ａ）〜（ｄ）は、本発明の第１の実施形態におけるフリップチップ実装方法の基本的な工程を示した工程断面図である。
まず、図２（ａ）に示すように、複数の電極端子１２を有する半導体チップ２０を、複数の接続端子１１を有する回路基板２１に対して一定の隙間（例えば、１０〜１００μｍ）をもって対向させて、固定治具３０で保持する。このとき、半導体チップ２０の電極端子１２と回路基板１０の接続端子１１は、互いに対向するように位置合わせされている。
ここで、固定治具３０は、半導体チップ２０と回路基板２１を一定の隙間をもって固定できるものであれば何でもよいが、一定の隙間を保つために、半導体チップ２０と回路基板２１間にスペーサを挿入しておいてもよい。
次に、図２（ｂ）に示すように、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、溶融した半田粉（例えば、Ｓｎ−Ａｇ系半田等）を含有した溶融樹脂（例えば、エポキシ樹脂等）１４が入ったディップ槽４０内に所定時間ディップする。このとき、半導体チップ２０と回路基板２１間の隙間に、溶融樹脂１４が浸透し、当該隙間は溶融樹脂１４で満たされる。なお、ディップ槽４０は、半田粉が溶融する温度（例えば、１５０〜２５０℃）に保持されている。
このディップ工程において、溶融樹脂１４中に分散している溶融半田粉は、濡れ性の高い接続端子１１と電極端子１２との間に自己集合することによって、図２（ｃ）に示すように、当該端子間に接続体２２が形成される。なお、ディップ時間は、溶融樹脂１４に分散する溶融半田粉の量にもよるが、典型的には、５〜６０秒程度が好ましい。
ここで、ディップ槽４０内に浸った半導体チップ２０と回路基板２１間の隙間には、溶融樹脂１４が自由に浸透してくることができるので、結果的に、溶融樹脂１４中に分散する溶融半田粉が、半導体チップ２０と回路基板２１間の隙間内に絶えず供給される格好となり、溶融半田粉同士の結合が隙間中で均一に進行することができる。
なお、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、図２（ｂ）、（ｃ）に示すような矢印の方向に、ディップ槽４０内で揺動させながらディップすることによって、溶融樹脂１４に分散する溶融半田粉を、より強制的に半導体チップと回路基板間の隙間内に供給することができ、その結果、溶融半田粉同士の結合をより均一に進行させることができる。また、ディップ槽内の溶融樹脂を流動させながらディップすることによっても、同様の効果が得られる。
次に、接続体２２が形成された後、図２（ｄ）に示すように、ディップ槽４０から半導体チップ２０及び回路基板２１を取り出し、半導体チップ２０と回路基板２１間の隙間に浸透した溶融樹脂１４を硬化させることによって、半導体チップ２０を回路基板２１に固定させ、フリップチップ実装体を完成させる。
なお、半導体チップ２０と回路基板２１間の隙間は、接続体２２の形成が確保できる程度の隙間（典型的には、１０〜８０μｍ）しかないので、半導体チップ２０及び回路基板２１をディップ槽４０から取り出した後も、当該隙間に浸透した溶融樹脂１４は、一定の粘度を有することから、隙間に留まり、外に流れ出ることはない。
本発明によれば、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、溶融した半田粉を含有した溶融樹脂１４の入ったディップ槽４０内にディップすることによって、溶融樹脂１４中に分散する溶融半田粉が、半導体チップ２０と回路基板２１間の隙間内に絶えず供給されるので、溶融半田粉同士の結合を、当該隙間中で均一に進行させることができる。これにより、均一に成長した溶融半田粉が、濡れ性の高い回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、端子間を電気的に接続する接続体を均一に形成することができる。
また、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、ディップ槽４０内で揺動させながらディップすることによって、あるいは、ディップ槽４０内の溶融樹脂１４を流動させながらディップすることによって、溶融樹脂１４に分散する溶融半田粉を、より強制的に半導体チップ２０と回路基板２１間の隙間内に供給することができるので、溶融半田粉同士の結合がより均一に進行する。その結果、半導体チップ２０と回路基板２１の端子間に、より均一な接続体を形成することができる。
ところで、ディップ槽４０内の溶融樹脂１４には、一定の割合で溶融半田粉が含有されているが、この溶融半田粉は、半導体チップ２０と回路基板２１の端子間を接続する接続体２２の形成に供されることになるので、少なくとも接続体２２を形成するだけの量の半田粉が、溶融樹脂１４中に含有されていなければならない。
もし、半田粉を含有した溶融樹脂１４を、図１（ａ）に示すような方法で、回路基板２１（又は半導体チップ２０）の表面の限られた領域内にだけ供給したとすると、溶融樹脂１４内に含有させる最低量の半田粉は、回路基板２１（又は半導体チップ２０）の表面に対し、全ての接続端子１１（又は電極端子１２）が占める割合と同程度の量が必要となる。この量は、接続端子１１の配置によって異なるが、例えば、エリアアレイを想定したときには、１５〜３０体積％の半田粉を溶融樹脂１４中に含有させておく必要がある。
これに対し、本発明による半導体チップ２０及び回路基板２１を、溶融樹脂１４の入ったディップ槽４０内でディップする方法においては、溶融樹脂１４に分散する溶融半田粉を、随時、半導体チップ２０と回路基板２１間の隙間内に取り込むことができるので、溶融樹脂１４中に含有させる溶融半田粉は、図１（ａ）に示した方法に比べ、非常に少ない割合にすることができる。
特に、ディップ工程において、半導体チップ２０及び回路基板２１を、ディップ槽４０内で揺動させることによって、あるいは、ディップ槽４０内の溶融樹脂１４を流動させることによって、より潤滑に溶融半田粉を隙間内に取り込むことができるので、上記効果をより発揮させることができる。
なお、ディップ工程において、ディップ槽を減圧しながら行なってもよい。減圧することによって、溶融樹脂内のバブルの発生を抑制することができ、より潤滑に溶融半田粉を隙間内に取り込むことができるので、上記効果をさらに発揮させることができる。
本発明における溶融樹脂１４中に含有させる溶融半田粉の割合は、ディップ槽４０の大きさによっても変わるが、前述のエリアレイの例で比較しても、３〜６体積％の量で足り、図１（ａ）に示した方法に比べ、凡そ１／５以下にすることができる。
このことは、本発明において、ディップ槽４０を品質管理する上で、重要な意味をなす。すなわち、溶融樹脂１４内に分散する溶融半田粉同士は、お互いに接近すると半田粉同士が結合するが、その結合が繰り返されると、大きな半田球に成長してしまうこともある。そして、成長した半田球が、半導体チップ２０と回路基板２１間の隙間と同程度の大きさになると、もはや、その溶融樹脂１４は使用できない状態になる。然して、溶融樹脂１４中に含有する溶融半田粉の割合をできるだけ小さく設定することによって、ディップ槽４０を長時間安定した状態に維持させることができる。
さらに、ディップ槽４０で回路基板２１と半導体チップ２０の端子間に接続体２２を形成した後、回路基板２１及び半導体チップ２０をディップ槽４０から取り出し、回路基板２１と半導体チップ２０間の隙間に浸透した溶融樹脂１４を硬化させることによって、一連の工程で、半導体チップ２０と回路基板２１の端子間の電気的接続と、半導体チップ２０の回路基板２１への固定を連続して行なうことができるので、生産性の高いフリップチップ実装が実現できる。
本発明のフリップチップ実装方法に適用される材料は特に限定されないが、典型的な例として、以下の材料を挙げることができる。
まず、溶融樹脂１４としては、半田粉が溶融する温度で液状又は粘度が低下する樹脂であることが好ましい。例えば、半田粉が溶融する温度で液状の熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂、イソシアネート樹脂等を用いることができる。また、溶融する温度で粘度が低下する熱可塑性樹脂としては、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンシオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂、ポリフェニレンサンファイド樹脂等を用いることができる。
半田粉としては、Ｓｎ−Ａｇ系、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系の半田等を用いることができる。また、溶融する前の半田粉の粒径は、２〜３０μｍ程度の大きさが好ましい。
また、半導体チップ２０は、シリコン半導体に限らず、シリコンーゲルマニウム半導体やガリウム砒素半導体等の化合物半導体にも適用することができる。特に、薄型のシリコン半導体や、機械的強度が弱いシリコンーゲルマニウム半導体や化合物半導体に対しては、半導体チップにかかる荷重の小さい本発明の方法を適用すれば、信頼性の高いフリップチップ実装体を実現することができる。
また、半導体チップ２０を回路基板２１に直接フリップチップ実装する代わりに、半導体チップ２０がインターポーザに搭載された状態で、回路基板２１にフリップチップ実装する場合にも、本発明の方法を適用することができる。
なお、本発明のフリップチップ実装方法は、バッチ処理にも好適である。例えば、図３に示すように、複数の半導体チップ２０及び回路基板２１を、それぞれ一定の隙間をもって対向させて固定治具３１に保持し、この状態で複数の半導体チップ２０及び回路基板２１を、ディップ槽４０内に同時にディップすることによって、ディップ工程をバッチ処理することができる。
バッチ処理をするには、ある程度大型のディップ槽４０を用意しなければならないが、逆に、溶融樹脂１４中の溶融半田粉の含有量はさらに減らすことができるので、ディップ槽４０の管理はより容易になる。また、バッチ処理をすることから、スループットが上がり、量産工程においてコストダウンも期待できる。
また、ディップ槽４０のより安定した使用を図るために、ディップ槽４０を、図４又は図５に示した構成にすることもできる。
図４に示したディップ槽４０は、第１のディップ槽４０ａと、第２のディップ槽４０ｂの２つの槽で構成されている。第１のディップ槽４０ａ内にある溶融樹脂１４に含有する半田粉は未溶融の状態で管理され、第２のディップ槽４０ｂ内にある溶融樹脂１４に含有する半田粉は溶融された状態で管理されている。例えば、半田粉として、Ｓｎ−Ａｇ３．０−Ｃｕ０．５（融点：２２１℃）を用いた場合には、第１のディップ槽４０ａは、室温〜２００℃に管理され、第２のディップ槽４０ｂは、２３０〜２５０℃に管理される。
ディップ工程は、まず、固定治具に固定された半導体チップ２０及び回路基板２１を、第１のディップ槽４０ａ内にディップし、所定時間の経過後、第１のディップ槽４０ａから取り出し、引き続き、第２のディップ槽４０ｂ内に所定時間ディップを行なう。
ここで、第２のディップ槽４０ｂ内でのディップ工程は、図２（ｂ）、（ｃ）に示したディップ工程に相当し、第１のディップ槽４０ａ内でのディップ工程は、その予備工程と位置づけられるものである。すなわち、溶融した半田粉を含むディップ槽４０（もしくは４０ｂ）の容量は、溶融半田粉同士の凝集などを防ぎ安定にさせるために、また溶融状態を保つためのエネルギー消費量を小さくするためには、大きすぎない方が好ましい。その一方、ディップ槽４０の容量が小さい場合には、溶融半田粉が接続体２２の形成に消費されたときの溶融樹脂１４中における半田粉の比率変化が大きくなり、ディップ槽４０槽を安定に保つことが難しい。そこで、溶融した半田同士の凝集を防ぎながら、溶融樹脂中の半田粉の比率変化を小さくするために、未溶融の半田粉を含んだディップ槽４０ａに予備ディップを行うことが好ましい。
次に、図５（ａ）に示したディップ槽４０は、ディップ槽４０内の溶融樹脂１４が、図５（ｂ）に示すような温度勾配をもった状態で管理されている。ここで、溶融樹脂１４中に含有する半田粉は、低温側領域において未溶融状態に、高温側領域において溶融状態に維持されている。例えば、半田粉として、Ｓｎ−Ａｇ３．０−Ｃｕ０．５（融点：２２１℃）を用いた場合には、ディップ槽４０内の溶融樹脂１４は、室温〜２５０℃の温度範囲の温度勾配をもたせた状態で管理される。
図５（ａ）に示すように、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、ディップ槽４０の低温側領域で所定時間ディップした後、高温側領域に移動させて、引き続き所定時間ディップすることによって、ディップ工程が実行される。低温側領域でのディップ工程が、図４に示した予備工程に相当し、高温側領域でのディップ工程が図２（ｂ）、（ｃ）に示したディップ工程に相当する。
（第２の実施形態）
第１の実施形態で説明したフリップチップ実装方法は、溶融半田粉が含有した溶融樹脂が入ったディップ槽に、回路基板及び半導体チップを入れて、所定時間ディップすることによって、回路基板及び半導体チップの端子間に溶融半田粉を自己集合させ、接合体を形成することを特徴とするもので、この技術は、バンプ形成方法にも適用することができる。
図６（ａ）〜（ｄ）は、本発明の第２の実施形態におけるバンプ形成方法の基本的な工程を示した工程断面図である。なお、図２（ａ）〜（ｄ）に示したフリップチップ実装方法と共通する工程については、詳細な説明は省略する。
まず、図６（ａ）に示すように、複数の電極２７を有する基板２５を、平板２６に対して一定の隙間（例えば、１０〜１００μｍ）をもって対向させて固定治具３０で保持する。
次に、図６（ｂ）に示すように、一定の隙間をもって保持された基板２５及び平板２６を、溶融した半田粉（例えば、Ｓｎ−Ａｇ系半田等）を含有した溶融樹脂（例えば、エポキシ樹脂等）１４が入ったディップ槽４０内に所定時間ディップする。このとき、基板２５と平板２６間の隙間に、溶融樹脂１４が浸透し、当該隙間は溶融樹脂１４で満たされる。このディップ工程において、溶融樹脂１４中に分散している溶融半田粉は、濡れ性の高い電極２７上に自己集合することによって、図２（ｃ）に示すように、電極２７上にバンプ２８が形成される。なお、ディップ時間は、溶融樹脂１４に分散する溶融半田粉の量にもよるが、典型的には、５〜６０秒程度が好ましい。
ここで、ディップ槽４０内に浸った基板２５と平板２６間の隙間には、溶融樹脂１４が自由に浸透してくることができるので、溶融樹脂１４中に分散する溶融半田粉が、基板２５と平板２６間の隙間内に絶えず供給される格好となり、溶融半田粉同士の結合が隙間中で均一に進行することができる。
なお、一定の隙間をもって保持された基板２５及び平板２６を、図６（ｂ）、（ｃ）に示すような矢印の方向に、ディップ槽４０内で揺動させながらディップすることによって、溶融樹脂１４に分散する溶融半田粉を、より強制的に基板２５と平板２６間の隙間内に供給することができ、その結果、溶融半田粉同士の結合をより均一に進行させることができる。また、ディップ槽内の溶融樹脂を流動させながらディップすることによっても、同様の効果が得られる。
次に、バンプ２８が形成された後、図６（ｄ）に示すように、ディップ槽４０から基板２５及び平板２６を取り出し、基板２５及び平板２６間の隙間に浸透した溶融樹脂１４、及び平板を除去することによって、電極２７上にバンプが形成された基板２５を完成させる。なお、溶融樹脂１４は、例えば、イソプロピルアルコールなどの有機溶剤によって除去することができる。
ここで、平板２６は、基板２５に形成された複数の電極２７に対向する位置に、電極２７と略同形状の複数の金属パターンが予め形成されていてもよい。この場合、図６（ａ）〜（ｃ）に示した工程は、実質的に、図２（ａ）〜（ｃ）に示したフリップチップ実装工程と同じになる。金属パターンは、溶融半田粉に対して濡れ性が高いので、金属パターンの形成されていない平板２６を用いた場合に比べて、電極２７上への溶融半田粉の自己集合をより均一に進行させることができる。
なお、基板２５の材料は特に制限はないが、回路基板、半導体チップ、または半導体ウエハに適用することが好適である。なお、半導体チップに適用された場合には、本発明のバンプ形成方法によって形成されたバンプ付き半導体チップは、通常のフリップチップ実装工程に供されて、回路基板上にフリップチップ実装される。
（第３の実施形態）
図７及び図８は、本発明に係るフリップチップ実装方法を実行する実装装置５０を示した図である。
図７に示した実装装置５０は、半導体チップ（不図示）及び回路基板（不図示）を、一定の隙間をもって互いに対向させて保持する固定治具３０と、溶融した半田粉を含有した溶融樹脂１４が入ったディップ槽４０と、固定治具３０をディップ槽４０内まで搬送を行なう搬送装置６０とを備えており、必要であればさらに加熱手段７０を備えている。
かかる実装装置５０において、半導体チップ及び回路基板を保持した固定治具３０を、搬送装置６０によってディップ槽４０内に侵漬させることによって、ディップ槽４０内の溶融半田粉が、回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、当該端子間に接続体の形成が行なわれる。
接続体が形成された半導体チップ及び回路基板は、搬送装置６０によって、固定治具３０と共にディップ槽４０から取り出され、さらに、加熱手段７０に移送することによって、半導体チップ及び回路基板間の隙間に浸透した溶融樹脂１４を熱硬化させて、フリップチップ実装体を完成させる。
なお、搬送装置６０は、固定治具３０をディップ槽４０内に侵漬させた状態で、固定治具３０をディップ槽４０内で揺動運動を行なう機構が備えられており、かかる機構を作動させて、半導体チップ及び回路基板を保持した固定治具３０をディップ槽４０内に揺動させることができる。なお、「揺動」には、垂直運動、水平運動、若しくはそれらの組合せ運動を含み、又、周期的運動、非周期的運動の両方を含む。
また、ディップ槽４０は、ディップ槽４０内の溶融樹脂１４を流動させる機構が備えられている。かかる機構によって発生する溶融樹脂１４の「流動」には、例えば、波運動等があるが、周期的、非周期的の両方を含む。
加熱手段７０は、加熱ステージ（ホットプレート）や、熱風や赤外線によって加熱される加熱ボックス（オーブン）等が使用できる。
固定治具３０は、半導体チップ及び回路基板を複数組づつ保持する機構のものを使用すれば、バッチ処理に対応させることもできる。
図８は、ディップ槽４０内の溶融樹脂１４を一定の状態に維持するために設けられた機構を示したものである。
図８に示すように、パーティクルカウンター８０がディップ槽４０内の横に備えられている。このパーティクルカウンター８０によって、ディップ槽４０内の溶融樹脂１４に含有する溶融半田粉（不図示）の数または粒径を計測することができる。
溶融樹脂１４に含有する溶融半田粉は、時間経過とともに、お互いに結合してより大きな半田球に成長するので、ディップ槽４０中の溶融半田粉の粒径、及びその分布を監視することは、本発明におけるフリップチップ実装を実行する上で、重要な管理項目である。パーティクルカウンター８０を使って、溶融半田粉の粒径分布を定期的に計測することによって、安定したフリップチップ実装を実行することができる。
また、ディップ槽４０内でディップ工程を行なえば、その都度、溶融半田粉が接続体の形成に消費されるので、溶融樹脂１４に含有する溶融半田粉の量が次第に減少していくことになる。そこで、パーティクルカウンター８０を使って、溶融半田粉の数を定期的に計測することによって、安定したフリップチップ実装を実行することができる。
なお、溶融半田粉の粒径、及び数の定期的な計測によって、一定の管理基準を越した場合には、ディップ槽４０中の溶融半田粉が含有した溶融樹脂１４を入れ替える等のメンテナンスを行なうことが必要とある。
ディップ槽４０は、溶融半田粉を含有した溶融樹脂１４を循環させる循環装置９０に連結しておくこともできる。循環装置９０は、連結管９１、９２で、ディップ槽４０と連結されており、ディップ槽４０内の溶融半田粉を含有した溶融樹脂１４は、連結管９１を介して循環装置９０に流れ込み、さらに、循環装置９０から連結管９２を介して、ディップ槽４０内に戻される。
循環装置９０は、ディップ槽４０に比べて大きな容量をもっているので、そこで、溶融半田粉を含有した溶融樹脂１４の状態を一定に維持することによって、ディップ槽４０内の溶融樹脂１４を安定した状態に保持しておくことができる。
なお、図７に示した実装装置５０は、本発明に係るバンプ形成方法を実行する実装装置としても適用できる。
（第４の実施形態）
本発明に係るフリップチップ実装方法の特徴は、一定の隙間をもって保持された半導体チップ及び回路基板を、溶融半田粉を含有した溶融樹脂の入ったディップ槽内にディップすることによって、半導体チップと回路基板の端子間に溶融半田粉を自己集合させて接続体を形成するところにある。つまり、溶融樹脂中に含有する半田粉は、樹脂中で溶融していることが必要となる。
しかしながら、上述したように、溶融樹脂中に含有する半田粉は、時間経過とともに、お互いに結合してより大きな半田球に成長することは必然的に起きるので、安定した工程を維持するためには、溶融半田粉を含有する溶融樹脂の管理は欠かせない。
ところで、本願出願人は、上述のとおり、図１（ａ）〜（ｃ）で示したフリップチップ実装方法を提案している。かかるフリップチップ実装方法は、半田粉（未溶融）を含有する樹脂１３に対流添加剤１５をさらに含有させた点に特徴があり、樹脂１３を加熱して半田粉を溶融させたとき、同時に沸騰した対流添加剤１５によって、溶融半田粉が強制的に移動させられ、その結果、端子間に均一な接続体２２を得ることができるというものである。
ここで、未溶融の半田粉を含有した樹脂１３は、図１（ａ）に示すように、回路基板１０上に、通常の方法、例えば、塗布等の方法で供給される。しかしながら、回路基板１０上に供給される樹脂１３の量は少ないため、樹脂１３中に含まれる半田粉の量にバラツキが生じることも考えられる。半田粉の量にバラツキが生じると、量産工程に適用した場合、ロット間等で、端子間に形成される接続体２２にバラツキが発生し、これが、品質のバラツキの原因になることも考えられる。
本第４の実施形態におけるフリップチップ実装方法は、図１（ａ）〜（ｃ）で示したフリップチップ実装方法において、未溶融の半田粉を含有した樹脂１３を、回路基板１０上に供給する方法として、第１〜３の実施形態で採用したディップ方法を適用するものである。
図９（ａ）〜（ｄ）は、本発明の第４の実施形態におけるフリップチップ実装方法の基本的な工程を示した工程断面図である。なお、図２（ａ）〜（ｄ）に示したフリップチップ実装方法と共通する工程については、詳細な説明は省略する。
まず、図９（ａ）に示すように、複数の電極端子１２を有する半導体チップ２０を、複数の接続端子１１を有する回路基板２１に対して一定の隙間（例えば、１０〜１００μｍ）をもって対向させて、固定治具３０で保持する。
次に、図９（ｂ）に示すように、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、未溶融半田粉（例えば、Ｓｎ−Ａｇ系半田等）及び対流添加剤を含有した溶融樹脂（例えば、エポキシ樹脂等）１３が入ったディップ槽４０内に所定時間ディップする。このとき、半導体チップ２０と回路基板２１間の隙間に溶融樹脂１３が浸透し、当該隙間は溶融樹脂１３で満たされる。
次に、図９（ｃ）に示すように、ディップ槽４０から半導体チップ２０及び回路基板２１を取り出し、半導体チップ２０と回路基板２１間の隙間に浸透した溶融樹脂１３を加熱させる。この加熱工程において、半田粉が溶融するとともに、対流添加剤が沸騰して樹脂１３中を対流することによって、溶融した半田粉が、回路基板２１の接続端子１１と半導体チップ２０の電極端子１２との間に自己集合し、当該端子間に接続体２２が形成される。その後、半導体チップ２０と回路基板２１間の隙間に浸透した樹脂１３を硬化させることによって、半導体チップ２０を回路基板２１に固定させ、フリップチップ実装体を完成させる。
ここで、対流添加剤としては、半田粉が溶融する温度に樹脂１３を加熱したときに沸騰するもの、例えば、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。また、樹脂１３の加熱温度で、分解して気体を発生するもの、例えば、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウム、アソドカルボンアミド、炭酸水素ナトリウム等を用いてもよい。
本発明の第４の実施形態によれば、ディップ槽４０内にある溶融樹脂１３は、図１（ａ）に示した回路基板１０上に供給された樹脂１３に比べて、はるかに多く量があるので、その中にディップすることによって、半導体チップ２０と回路基板２１の隙間に供給された樹脂１３中に含まれる半田粉の量のバラツキを小さく抑えることができる。よって、本発明を量産工程に適用した場合でも、端子間に形成される接続体２２のバラツキを抑えることができ、安定した品質のフリップチップ実装体を提供することができる。
なお、本発明の第４の実施形態におけるフリップチップ実装方法は、そのまま、バンプ形成方法にも適用することができる。
図１０（ａ）〜（ｅ）は、本発明の第４の実施形態におけるバンプ形成方法の基本的な工程を示した工程断面図である。基本的な工程は、図９（ａ）〜（ｄ）に示したフリップチップ実装方法と共通するので、詳細な説明は省略する。
まず、図１０（ａ）に示すように、複数の電極２７を有する基板２５に対して、一定の隙間をもって対向する位置に平板２６を固定治具３０で保持する。
次に、図１０（ｂ）に示すように、一定の隙間をもって保持された基板２５及び平板２６を、半田粉及び対流添加剤を含有した溶融樹脂１３が入ったディップ槽４０内に所定時間ディップする。このとき、基板２５と平板２６間の隙間に、溶融樹脂１３が浸透し、当該隙間は溶融樹脂１３で満たされる。
次に、図１０（ｃ）に示すように、ディップ槽４０から基板２５及び平板２６を取り出し、基板２５と平板２６間の隙間に浸透した溶融樹脂１３を加熱させる。この加熱工程において、半田粉が溶融するとともに、対流添加剤が沸騰して溶融樹脂１３中を対流することによって、図１０（ｄ）に示すように、溶融した半田粉が、基板２５の電極２７上に自己集合し、バンプ２８が形成される。
その後、図１０（ｅ）に示すように、基板２５と平板２６間の隙間に浸透した溶融樹脂１３、及び平板２６を除去することによって、電極２７上にバンプが形成された基板２５を完成させる。
以上説明してきたように、本発明に係るフリップチップ実装方法、及びバンプ形成方法によれば、一定の隙間をもって保持された半導体チップ及び回路基板（基板及び平板）を、溶融した半田粉を含有した溶融樹脂の入ったディップ槽内にディップすることによって、溶融樹脂中に分散する溶融半田粉が、半導体チップと回路基板間（基板と平板間）の隙間内に絶えず供給されるので、溶融半田粉同士の結合が隙間中で均一に進行する。その結果、均一に成長した溶融半田粉が、濡れ性の高い回路基板の接続端子と半導体チップの電極端子との間（基板の電極上）に自己集合することによって、電極端子と接続端子とを電気的に接続する接続体（電極上のバンプ）を均一に形成することができる。
また、一定の隙間をもって保持された半導体チップ及び回路基板（基板及び平板）を、ディップ槽内で揺動させながらディップすることによって、あるいは、ディップ槽内の溶融樹脂を流動させながらディップすることによって、溶融樹脂に分散する溶融半田粉を、より強制的に半導体チップと回路基板間（基板と平板間）の隙間内に供給することができるので、溶融半田粉同士の結合がより均一に進行する。その結果、電極端子と接続端子との間（基板の電極上）に、より均一な接続体（バンプ）を形成することができる。加えて、溶融樹脂に分散する溶融半田粉をより効率よく隙間内に取り込むことができるので、溶融樹脂中に含有させる溶融半田粉の割合を少なく設定することができ、ディップ槽の管理が容易になる。
ところで、従来からプリント基板へのＩＣ等の部品実装において、フロー半田槽が使用されているが、この半田槽には、溶融した状態の半田のみが入っており、本発明における溶融した半田粉を含有した溶融樹脂とは全く材料の異なるものである。また、フロー半田槽は、プリント基板に挿入実装された部品の半田付けを行なうためのもので、本発明のフリップチップ実装又はバンプ形成とは全く目的及び構成が全く異なるものと言える。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
本発明によれば、次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法、及びバンプ形成方法を提供することができる。
本発明は、半導体チップを回路基板に搭載するフリップチップ実装方法、および基板の電極上にバンプを形成する方法に関する。
近年、電子機器に使用される半導体集積回路（ＬＳＩ）の高密度、高集積化に伴い、ＬＳＩチップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これらＬＳＩチップの回路基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。そして、このフリップチップ実装においては、ＬＳＩチップの電極端子上に半田バンプを形成し、当該半田バンプを介して、ＬＳＩチップの電極端子が回路基板上に形成された接続端子に一括接合されるのが一般である。
しかしながら、電極端子数が５，０００を超えるような次世代ＬＳＩを回路基板に実装するためには、１００μｍ以下の狭ピッチに対応したバンプを形成する必要があるが、現在の半田バンプ形成技術では、それに適応することが難しい。また、電極端子数に応じた多数のバンプを形成する必要があるので、低コスト化を図るためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。
同様に、半導体集積回路は、電極端子数の増大でペリフェラル配置の電極端子からエリア配置の電極端子に変化している。また、高密度化、高集積化の要求で半導体プロセスが９０ｎｍから６５ｎｍ、４５ｎｍへと進展していくことが予想される。その結果、配線の微細化が更に進み、配線間の容量が増大することにより、高速化、消費電力ロスの問題が深刻になり、配線層間の絶縁膜の低誘電率化（Ｌｏｗ−Ｋ化）の要求が更に高まっている。このような絶縁膜のＬｏｗ−Ｋ化の実現は、絶縁層材料の多孔質化（ポーラス化）によって得られるため、機械的強度が弱く、半導体の薄型化の障害になっている。また、上述のように、エリア配置の電極端子を構成する場合、Ｌｏｗ−Ｋ化による多孔質膜上の強度に問題があるため、エリア配置の電極端子上にバンプを形成すること、およびフリップチップ実装そのものが困難となっている。従って、今後の半導体プロセスの進展に対応した薄型・高密度半導体に適した低荷重フリップチップ実装法が要求されている。
従来、バンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。メッキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があり、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
こうした中、最近では、ＬＳＩチップや回路基板の電極上に、半田バンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるので、生産性にも優れており、次世代ＬＳＩの回路基板への実装に適応可能な技術として注目されている。
例えば、特許文献１に開示された技術は、半田粉とフラックスの混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、半田粉を溶融させ、濡れ性の高い電極上に選択的に半田バンプを形成させるものである。
また、特許文献２に開示された技術は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（化学反応析出型半田）を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、Ｐｂ／Ｓｎの合金を基板の電極上に選択的に析出させるものである。
しかしながら、上記特許文献１及び特許文献２に開示された技術は、ともに、ペースト状組成物を基板上に塗布により供給するので、局所的な厚みや濃度のバラツキが生じ、そのため、電極ごとの半田析出量が異なり、均一な高さのバンプが得られない。また、これらの方法は、表面に電極の形成された凹凸のある回路基板上に、ペースト状組成物を塗布により供給するので、凸部となる電極上には、十分な半田量が供給できず、フリップチップ実装において必要とされる所望のバンプ高さを得ることが難しい。
ところで、従来のバンプ形成技術を用いたフリップチップ実装は、バンプが形成された回路基板に半導体チップを搭載した後、半導体チップを回路基板に固定するために、アンダーフィルと呼ばれる樹脂を、半導体チップと回路基板の間に注入する工程をさらに必要とする。
そこで、半導体チップと回路基板の対向する電極端子間の電気的接続と、半導体チップの回路基板への固定を同時に行なう方法として、異方性導電材料を用いたフリップチップ実装技術（例えば、特許文献３参照）が開発されている。これは、回路基板と半導体チップの間に、導電粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬化性樹脂を加熱することによって、半導体チップと回路基板の電極端子間の電気的接続と、半導体チップの回路基板への固定を同時に実現するものである。
特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開２０００−３３２０５５号公報
しかしながら、上述した異方性導電材料を用いたフリップチップ実装では、導電粒子を介した機械的接触により電極間の電気的導通を得ており、安定した導通状態を得ることが難しい。
また、対向電極に挟まれた導電粒子は、樹脂の熱硬化による凝集力によって維持されているので、熱硬化性樹脂の弾性率や熱膨張率などの特性や、導電粒子の粒径分布などの特性を揃える必要があり、プロセス制御が難しいという課題がある。
すなわち、異方性導電材料を用いたフリップチップ実装は、接続端子数が５，０００を超えるような次世代ＬＳＩチップに適用するためには、生産性や信頼性の面で、解決すべき課題を多く残している。
本発明は、かかる点に鑑みてなされたもので、次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法を提供することを目的とする。また、本発明のフリップチップ実装方法の技術をバンプ形成に適用したバンプ形成方法を提供することを目的とする。
本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、半導体チップを、回路基板に対して一定の隙間をもって対向させて保持する工程と、一定の隙間をもって保持された半導体チップ及び回路基板を、溶融した半田粉を含有した溶融樹脂が入ったディップ槽内に所定時間ディップする工程と、ディップ工程において、溶融半田粉が、回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、該端子間に接続体が形成されることを特徴とする。
上記ディップ工程は、一定の隙間をもって保持された半導体チップ及び回路基板を、ディップ槽内で揺動させながら行なわれることが好ましい。また、ディップ工程は、ディップ槽内の溶融樹脂を流動させながら行なわれることが好ましい。
ある好適な実施形態において、上記ディップ工程の後、ディップ槽から半導体チップ及び回路基板を取り出し、半導体チップと回路基板間の隙間に浸透した溶融樹脂を硬化させる工程をさらに含む。
ある好適な実施形態において、上記半導体チップを保持する工程は、半導体チップ及び回路基板を固定治具に保持することによって、半導体チップを、回路基板に対して一定の隙間をもって対向させて保持させる。
また、上記半導体チップを保持する工程は、固定治具に複数の半導体チップ及び複数の回路基板を保持することによって、各半導体チップを、各回路基板に対して一定の隙間をもって対向させて保持させる工程を含み、ディップ工程は、複数の半導体チップ及び複数の回路基板を、ディップ槽内に同時にディップするバッチ処理で行なわれる。
上記ディップ工程は、ディップ槽を減圧しながら行なうことが好ましい。
ある好適な実施形態において、上記ディップ工程は、溶融樹脂に温度勾配が設けられたディップ槽内で行なわれ、溶融樹脂は、該溶融樹脂中に含有する半田粉が低温側領域において未溶融状態に、高温側領域において溶融状態に維持されており、一定の隙間をもって保持された半導体チップ及び回路基板は、ディップ槽内の低温側領域で所定時間ディップした後、高温側領域で所定時間ディップされる。
本発明のバンプ形成方法は、複数の電極を有する基板の該電極上にバンプを形成するバンプ形成方法において、基板に対して一定の隙間をもって対向する位置に平板を保持する工程と、一定の隙間をもって保持された基板及び平板を、溶融した半田粉を含有した溶融樹脂が入ったディップ槽内に一定時間ディップする工程とを含み、ディップ工程において、溶融半田粉が、基板の電極上に自己集合することによって、電極上にバンプが形成されることを特徴とする。
ある好適な実施形態において、上記ディップ工程の後、ディップ槽から基板及び平板を取り出し、基板と平板の隙間に浸透した溶融樹脂、及び平板を除去する工程をさらに含む。
上記平板は、基板に形成された複数の電極に対向する位置に、電極と略同形状の複数の金属パターンが形成されていることが好ましい。
また、上記基板は、回路基板、半導体チップ、または半導体ウエハであることが好ましい。
本発明の実装装置は、半導体チップを回路基板にフリップチップ実装する実装装置であって、半導体チップ及び回路基板を、一定の隙間をもって互いに対向させて保持する固定治具と、溶融した半田粉を含有した溶融樹脂が入ったディップ槽と、固定治具を前記ディップ槽内まで搬送を行なう搬送装置とを備え、半導体チップ及び回路基板を保持した固定治具を、搬送装置によって、ディップ槽内に侵漬させることによって、溶融半田粉が、回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、当該端子間に接続体の形成が行なわれることを特徴とする。
本発明の他の実装装置は、複数の電極を有する基板の該電極上にバンプを形成する実装装置であって、基板に対して一定の隙間をもって対向する位置に平板を保持する固定治具と、溶融した半田粉を含有した溶融樹脂が入ったディップ槽と、固定治具をディップ槽内まで搬送を行なう搬送装置とを備え、基板及び平板を保持した固定治具を、搬送装置によって、ディップ槽内に侵漬させることによって、溶融半田粉が、基板の電極上に自己集合することによって、電極上にバンプが形成されることを特徴とする。
上記搬送装置は、ディップ槽内で揺動運動を行なう機構を備えていることが好ましい。また、上記ディップ槽は、該ディップ槽内の溶融樹脂を流動させる機構を備えていることが好ましい。
ある好適な実施形態において、上記実装装置は、加熱手段をさらに備え、半導体チップ及び回路基板、又は基板及び平板を保持した固定治具を、ディップ槽から取り出し、加熱手段に移送することによって、半導体チップ及び回路基板間の隙間、又は基板及び平板間の隙間に浸透した溶融樹脂を熱硬化させる。
上記固定治具は、半導体チップ及び回路基板、又は前記基板及び平板を、それぞれ複数組づつ保持することが好ましい。
ある好適な実施形態において、上記実装装置は、パーティクルカウンターをさらに備え、該パーティクルカウンターによって、溶融樹脂に含有する溶融半田粉の数または粒径を計測することによって、前記ディップ槽の品質管理を行なう。
ある好適な実施形態において、上記ディップ槽は、溶融した半田粉を含有した溶融樹脂を循環させる循環装置に連結され、溶融した半田粉を含有した溶融樹脂を、ディップ槽及び循環装置間を循環させることによって、ディップ槽内の溶融樹脂に含有する溶融半田粉の割合が一定に維持されている。
本発明の他のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、半導体チップを、回路基板に対して一定の隙間をもって対向させて保持する工程と、一定の隙間をもって保持された半導体チップ及び回路基板を、半田粉及び対流添加剤を含有した溶融樹脂が入ったディップ槽内に一定時間ディップする工程と、ディップ槽から半導体チップ及び回路基板を取り出し、半導体チップと回路基板間の隙間に浸透した溶融樹脂を加熱させる工程とを含み、加熱工程において、半田粉が溶融するとともに、対流添加剤が沸騰して溶融樹脂中を対流することによって、溶融した半田粉が、回路基板の接続端子と半導体チップの電極端子との間に自己集合し、当該端子間に接続体が形成されることを特徴とする。
ある好適な実施形態において、上記加熱工程の後、半導体チップと回路基板間の隙間に浸透した溶融樹脂を硬化させ、半導体チップを回路基板に固定させる工程をさらに含む。
本発明の他のバンプ形成方法は、複数の電極を有する基板の該電極上にバンプを形成するバンプ形成方法において、基板に対して一定の隙間をもって対向する位置に平板を保持する工程と、一定の隙間をもって保持された基板及び平板を、半田粉及び対流添加剤を含有した溶融樹脂が入ったディップ槽内に一定時間ディップする工程と、ディップ槽から基板及び平板を取り出し、基板と平板間の隙間に浸透した溶融樹脂を加熱させる工程とを含み、加熱工程において、半田粉が溶融するとともに、対流添加剤が沸騰して溶融樹脂中を対流することによって、溶融した半田粉が、基板の電極上に自己集合し、該電極上にバンプが形成されることを特徴とする。
本発明に係るフリップチップ実装方法は、一定の隙間（ギャップ）をもって保持された半導体チップ及び回路基板を、溶融した半田粉を含有した溶融樹脂の入ったディップ槽内にディップすることによって、溶融樹脂中に分散する溶融半田粉が、半導体チップと回路基板間の隙間内に絶えず供給されるので、溶融半田粉同士の結合が隙間中で均一に進行する。その結果、均一に成長した溶融半田粉が、濡れ性の高い回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、電極端子と接続端子とを電気的に接続する接続体を均一に形成することができる。
また、一定の隙間をもって保持された半導体チップ及び回路基板を、ディップ槽内で揺動させながらディップすることによって、あるいは、ディップ槽内の溶融樹脂を流動させながらディップすることによって、溶融樹脂に分散する溶融半田粉を、より強制的に半導体チップと回路基板間の隙間内に供給することができるので、溶融半田粉同士の結合が偏らずに均一に進行する。その結果、電極端子と接続端子との間に、より均一な接続体を形成することができる。加えて、溶融樹脂に分散する溶融半田粉を効率よく隙間内に取り込むことができるので、溶融樹脂中に含有させる溶融半田粉の割合を少なく設定することができ、ディップ槽の品質管理が容易になる。
さらに、ディップ槽で回路基板と半導体チップの端子間に接続体を形成した後、回路基板及び半導体チップをディップ槽から取り出し、回路基板と半導体チップ間の隙間に浸透した溶融樹脂を硬化させることによって、一連の工程で、半導体チップと回路基板の端子間の電気的接続と、半導体チップの回路基板への固定を行なうことができるので、生産性の高いフリップチップ実装が実現できる。
本願出願人は、次世代ＬＳＩチップに適応可能なフリップチップ実装について検討を行ない、均一性よく微細バンプを形成できる新規なフリップチップ実装方法を特願２００４−２６７９１９号にて提案している。
図１（ａ）〜（ｃ）は、本願出願人が上記特許出願明細書で開示したフリップチップ実装方法の基本工程を示した図である。
まず、図１（ａ）に示すように、複数の接続端子１１が形成された回路基板２１上に、半田粉（不図示）及び添加剤１５を含有する樹脂１３を供給する。
次に、図１（ｂ）に示すように、回路基板２１上に供給された樹脂１３の表面を半導体チップ２０で当接させる。このとき、複数の電極端子１２を有する半導体チップ２０は、複数の接続端子１１を有する回路基板２１と対向させて配置される。そして、この状態で樹脂１３を加熱し、樹脂１３中に分散する半田粉を溶融させる。
溶融した半田粉は、図１（ｃ）に示すように、樹脂１３中で互いに結合し、濡れ性の高い接続端子１１と電極端子１２間に自己集合することによって、接続体２２を形成する。最後に、樹脂１３を硬化させて、半導体チップ２０を回路基板２１に固定させ、フリップチップ実装体を完成させる。
この方法の特徴は、半田粉を含有した樹脂１３に、半田粉が溶融する温度で沸騰する添加剤１５をさらに含有させた点にある。すなわち、半田粉が溶融した温度において、樹脂１３中に含有した添加剤１５（以下、対流添加剤という）が沸騰し、当該沸騰した対流添加剤１５が樹脂１３中を対流することによって、樹脂１３中に分散されている溶融半田粉の移動が促進され、溶融半田粉の均一な結合が進行する。その結果、均一に成長した溶融半田粉が、濡れ性の高い回路基板２１の接続端子１１と半導体チップ２０の電極端子１２との間に自己集合することによって、接続端子１１と電極端子１２との間に、均一性の高い接続体２２を形成することができる。
ところで、半田粉を含有した樹脂１３は、溶融した半田粉が自由に浮遊、移動できる“海”の役目をもつと考えることができる。しかしながら、溶融半田粉の結合過程は、極めて短時間に終了するので、いくら溶融半田粉が移動できる“海”を設けても、局所的な結合しか進行せず、均一な溶融半田粉の結合は得ることは難しい。
すなわち、上記方法は、半田粉の含有する樹脂１３に対流添加剤１５をさらに含有させることによって、溶融した半田粉を強制的に移動させる手段を付加することを意図したものである。
なお、対流添加剤１５は、半田粉が溶融する温度に樹脂１３を加熱したときに沸騰するものであればよく、使用する半田粉の融点にもよるが、例えば、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。
本発明は、これと同様の技術的視点に立ち、上記方法とは異なる方法で、溶融した半田粉を効率よく端子間に自己集合させ、もって、均一な接続体の形成を可能とした新規なフリップチップ実装方法を提案するものである。
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
（第１の実施形態）
図２（ａ）〜（ｄ）は、本発明の第１の実施形態におけるフリップチップ実装方法の基本的な工程を示した工程断面図である。
まず、図２（ａ）に示すように、複数の電極端子１２を有する半導体チップ２０を、複数の接続端子１１を有する回路基板２１に対して一定の隙間（例えば、１０〜１００μｍ）をもって対向させて、固定治具３０で保持する。このとき、半導体チップ２０の電極端子１２と回路基板１０の接続端子１１は、互いに対向するように位置合わせされている。
ここで、固定治具３０は、半導体チップ２０と回路基板２１を一定の隙間をもって固定できるものであれば何でもよいが、一定の隙間を保つために、半導体チップ２０と回路基板２１間にスペーサを挿入しておいてもよい。
次に、図２（ｂ）に示すように、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、溶融した半田粉（例えば、Ｓｎ−Ａｇ系半田等）を含有した溶融樹脂（例えば、エポキシ樹脂等）１４が入ったディップ槽４０内に所定時間ディップする。このとき、半導体チップ２０と回路基板２１間の隙間に、溶融樹脂１４が浸透し、当該隙間は溶融樹脂１４で満たされる。なお、ディップ槽４０は、半田粉が溶融する温度（例えば、１５０〜２５０℃）に保持されている。
このディップ工程において、溶融樹脂１４中に分散している溶融半田粉は、濡れ性の高い接続端子１１と電極端子１２との間に自己集合することによって、図２（ｃ）に示すように、当該端子間に接続体２２が形成される。なお、ディップ時間は、溶融樹脂１４に分散する溶融半田粉の量にもよるが、典型的には、５〜６０秒程度が好ましい。
ここで、ディップ槽４０内に浸った半導体チップ２０と回路基板２１間の隙間には、溶融樹脂１４が自由に浸透してくることができるので、結果的に、溶融樹脂１４中に分散する溶融半田粉が、半導体チップ２０と回路基板２１間の隙間内に絶えず供給される格好となり、溶融半田粉同士の結合が隙間中で均一に進行することができる。
なお、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、図２（ｂ）、（ｃ）に示すような矢印の方向に、ディップ槽４０内で揺動させながらディップすることによって、溶融樹脂１４に分散する溶融半田粉を、より強制的に半導体チップと回路基板間の隙間内に供給することができ、その結果、溶融半田粉同士の結合をより均一に進行させることができる。また、ディップ槽内の溶融樹脂を流動させながらディップすることによっても、同様の効果が得られる。
次に、接続体２２が形成された後、図２（ｄ）に示すように、ディップ槽４０から半導体チップ２０及び回路基板２１を取り出し、半導体チップ２０と回路基板２１間の隙間に浸透した溶融樹脂１４を硬化させることによって、半導体チップ２０を回路基板２１に固定させ、フリップチップ実装体を完成させる。
なお、半導体チップ２０と回路基板２１間の隙間は、接続体２２の形成が確保できる程度の隙間（典型的には、１０〜８０μｍ）しかないので、半導体チップ２０及び回路基板２１をディップ槽４０から取り出した後も、当該隙間に浸透した溶融樹脂１４は、一定の粘度を有することから、隙間に留まり、外に流れ出ることはない。
本発明によれば、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、溶融した半田粉を含有した溶融樹脂１４の入ったディップ槽４０内にディップすることによって、溶融樹脂１４中に分散する溶融半田粉が、半導体チップ２０と回路基板２１間の隙間内に絶えず供給されるので、溶融半田粉同士の結合を、当該隙間中で均一に進行させることができる。これにより、均一に成長した溶融半田粉が、濡れ性の高い回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、端子間を電気的に接続する接続体を均一に形成することができる。
また、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、ディップ槽４０内で揺動させながらディップすることによって、あるいは、ディップ槽４０内の溶融樹脂１４を流動させながらディップすることによって、溶融樹脂１４に分散する溶融半田粉を、より強制的に半導体チップ２０と回路基板２１間の隙間内に供給することができるので、溶融半田粉同士の結合がより均一に進行する。その結果、半導体チップ２０と回路基板２１の端子間に、より均一な接続体を形成することができる。
ところで、ディップ槽４０内の溶融樹脂１４には、一定の割合で溶融半田粉が含有されているが、この溶融半田粉は、半導体チップ２０と回路基板２１の端子間を接続する接続体２２の形成に供されることになるので、少なくとも接続体２２を形成するだけの量の半田粉が、溶融樹脂１４中に含有されていなければならない。
もし、半田粉を含有した溶融樹脂１４を、図１（ａ）に示すような方法で、回路基板２１（又は半導体チップ２０）の表面の限られた領域内にだけ供給したとすると、溶融樹脂１４内に含有させる最低量の半田粉は、回路基板２１（又は半導体チップ２０）の表面に対し、全ての接続端子１１（又は電極端子１２）が占める割合と同程度の量が必要となる。この量は、接続端子１１の配置によって異なるが、例えば、エリアアレイを想定したときには、１５〜３０体積％の半田粉を溶融樹脂１４中に含有させておく必要がある。
これに対し、本発明による半導体チップ２０及び回路基板２１を、溶融樹脂１４の入ったディップ槽４０内でディップする方法においては、溶融樹脂１４に分散する溶融半田粉を、随時、半導体チップ２０と回路基板２１間の隙間内に取り込むことができるので、溶融樹脂１４中に含有させる溶融半田粉は、図１（ａ）に示した方法に比べ、非常に少ない割合にすることができる。
特に、ディップ工程において、半導体チップ２０及び回路基板２１を、ディップ槽４０内で揺動させることによって、あるいは、ディップ槽４０内の溶融樹脂１４を流動させることによって、より潤滑に溶融半田粉を隙間内に取り込むことができるので、上記効果をより発揮させることができる。
なお、ディップ工程において、ディップ槽を減圧しながら行なってもよい。減圧することによって、溶融樹脂内のバブルの発生を抑制することができ、より潤滑に溶融半田粉を隙間内に取り込むことができるので、上記効果をさらに発揮させることができる。
本発明における溶融樹脂１４中に含有させる溶融半田粉の割合は、ディップ槽４０の大きさによっても変わるが、前述のエリアレイの例で比較しても、３〜６体積％の量で足り、図１（ａ）に示した方法に比べ、凡そ１／５以下にすることができる。
このことは、本発明において、ディップ槽４０を品質管理する上で、重要な意味をなす。すなわち、溶融樹脂１４内に分散する溶融半田粉同士は、お互いに接近すると半田粉同士が結合するが、その結合が繰り返されると、大きな半田球に成長してしまうこともある。そして、成長した半田球が、半導体チップ２０と回路基板２１間の隙間と同程度の大きさになると、もはや、その溶融樹脂１４は使用できない状態になる。然して、溶融樹脂１４中に含有する溶融半田粉の割合をできるだけ小さく設定することによって、ディップ槽４０を長時間安定した状態に維持させることができる。
さらに、ディップ槽４０で回路基板２１と半導体チップ２０の端子間に接続体２２を形成した後、回路基板２１及び半導体チップ２０をディップ槽４０から取り出し、回路基板２１と半導体チップ２０間の隙間に浸透した溶融樹脂１４を硬化させることによって、一連の工程で、半導体チップ２０と回路基板２１の端子間の電気的接続と、半導体チップ２０の回路基板２１への固定を連続して行なうことができるので、生産性の高いフリップチップ実装が実現できる。
本発明のフリップチップ実装方法に適用される材料は特に限定されないが、典型的な例として、以下の材料を挙げることができる。
まず、溶融樹脂１４としては、半田粉が溶融する温度で液状又は粘度が低下する樹脂であることが好ましい。例えば、半田粉が溶融する温度で液状の熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂、イソシアネート樹脂等を用いることができる。また、溶融する温度で粘度が低下する熱可塑性樹脂としては、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンシオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂、ポリフェニレンサンファイド樹脂等を用いることができる。
半田粉としては、Ｓｎ−Ａｇ系、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系の半田等を用いることができる。また、溶融する前の半田粉の粒径は、２〜３０μｍ程度の大きさが好ましい。
また、半導体チップ２０は、シリコン半導体に限らず、シリコンーゲルマニウム半導体やガリウム砒素半導体等の化合物半導体にも適用することができる。特に、薄型のシリコン半導体や、機械的強度が弱いシリコンーゲルマニウム半導体や化合物半導体に対しては、半導体チップにかかる荷重の小さい本発明の方法を適用すれば、信頼性の高いフリップチップ実装体を実現することができる。
また、半導体チップ２０を回路基板２１に直接フリップチップ実装する代わりに、半導体チップ２０がインターポーザに搭載された状態で、回路基板２１にフリップチップ実装する場合にも、本発明の方法を適用することができる。
なお、本発明のフリップチップ実装方法は、バッチ処理にも好適である。例えば、図３に示すように、複数の半導体チップ２０及び回路基板２１を、それぞれ一定の隙間をもって対向させて固定治具３１に保持し、この状態で複数の半導体チップ２０及び回路基板２１を、ディップ槽４０内に同時にディップすることによって、ディップ工程をバッチ処理することができる。
バッチ処理をするには、ある程度大型のディップ槽４０を用意しなければならないが、逆に、溶融樹脂１４中の溶融半田粉の含有量はさらに減らすことができるので、ディップ槽４０の管理はより容易になる。また、バッチ処理をすることから、スループットが上がり、量産工程においてコストダウンも期待できる。
また、ディップ槽４０のより安定した使用を図るために、ディップ槽４０を、図４又は図５に示した構成にすることもできる。
図４に示したディップ槽４０は、第１のディップ槽４０ａと、第２のディップ槽４０ｂの２つの槽で構成されている。第１のディップ槽４０ａ内にある溶融樹脂１４に含有する半田粉は未溶融の状態で管理され、第２のディップ槽４０ｂ内にある溶融樹脂１４に含有する半田粉は溶融された状態で管理されている。例えば、半田粉として、Ｓｎ−Ａｇ3.0−Ｃｕ0.5（融点：２２１℃）を用いた場合には、第１のディップ槽４０ａは、室温〜２００℃に管理され、第２のディップ槽４０ｂは、２３０〜２５０℃に管理される。
ディップ工程は、まず、固定治具に固定された半導体チップ２０及び回路基板２１を、第1のディップ槽４０ａ内にディップし、所定時間の経過後、第1のディップ槽４０ａから取り出し、引き続き、第２のディップ槽４０ｂ内に所定時間ディップを行なう。
ここで、第２のディップ槽４０ｂ内でのディップ工程は、図２（ｂ）、（ｃ）に示したディップ工程に相当し、第１のディップ槽４０ａ内でのディップ工程は、その予備工程と位置づけられるものである。すなわち、溶融した半田粉を含むディップ槽４０（もしくは４０ｂ）の容量は、溶融半田粉同士の凝集などを防ぎ安定にさせるために、また溶融状態を保つためのエネルギー消費量を小さくするためには、大きすぎない方が好ましい。その一方、ディップ槽４０の容量が小さい場合には、溶融半田粉が接続体２２の形成に消費されたときの溶融樹脂１４中における半田粉の比率変化が大きくなり、ディップ槽４０槽を安定に保つことが難しい。そこで、溶融した半田同士の凝集を防ぎながら、溶融樹脂中の半田粉の比率変化を小さくするために、未溶融の半田粉を含んだディップ槽４０ａに予備ディップを行うことが好ましい。
次に、図５（ａ）に示したディップ槽４０は、ディップ槽４０内の溶融樹脂１４が、図５（ｂ）に示すような温度勾配をもった状態で管理されている。ここで、溶融樹脂１４中に含有する半田粉は、低温側領域において未溶融状態に、高温側領域において溶融状態に維持されている。例えば、半田粉として、Ｓｎ−Ａｇ3.0−Ｃｕ0.5（融点：２２１℃）を用いた場合には、ディップ槽４０内の溶融樹脂１４は、室温〜２５０℃の温度範囲の温度勾配をもたせた状態で管理される。
図５（ａ）に示すように、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、ディップ槽４０の低温側領域で所定時間ディップした後、高温側領域に移動させて、引き続き所定時間ディップすることによって、ディップ工程が実行される。低温側領域でのディップ工程が、図４に示した予備工程に相当し、高温側領域でのディップ工程が図２（ｂ）、（ｃ）に示したディップ工程に相当する。
（第２の実施形態）
第１の実施形態で説明したフリップチップ実装方法は、溶融半田粉が含有した溶融樹脂が入ったディップ槽に、回路基板及び半導体チップを入れて、所定時間ディップすることによって、回路基板及び半導体チップの端子間に溶融半田粉を自己集合させ、接合体を形成することを特徴とするもので、この技術は、バンプ形成方法にも適用することができる。
図６（ａ）〜（ｄ）は、本発明の第２の実施形態におけるバンプ形成方法の基本的な工程を示した工程断面図である。なお、図２（ａ）〜（ｄ）に示したフリップチップ実装方法と共通する工程については、詳細な説明は省略する。
まず、図６（ａ）に示すように、複数の電極２７を有する基板２５を、平板２６に対して一定の隙間（例えば、１０〜１００μｍ）をもって対向させて固定治具３０で保持する。
次に、図６（ｂ）に示すように、一定の隙間をもって保持された基板２５及び平板２６を、溶融した半田粉（例えば、Ｓｎ−Ａｇ系半田等）を含有した溶融樹脂（例えば、エポキシ樹脂等）１４が入ったディップ槽４０内に所定時間ディップする。このとき、基板２５と平板２６間の隙間に、溶融樹脂１４が浸透し、当該隙間は溶融樹脂１４で満たされる。このディップ工程において、溶融樹脂１４中に分散している溶融半田粉は、濡れ性の高い電極２７上に自己集合することによって、図２（ｃ）に示すように、電極２７上にバンプ２８が形成される。なお、ディップ時間は、溶融樹脂１４に分散する溶融半田粉の量にもよるが、典型的には、５〜６０秒程度が好ましい。
ここで、ディップ槽４０内に浸った基板２５と平板２６間の隙間には、溶融樹脂１４が自由に浸透してくることができるので、溶融樹脂１４中に分散する溶融半田粉が、基板２５と平板２６間の隙間内に絶えず供給される格好となり、溶融半田粉同士の結合が隙間中で均一に進行することができる。
なお、一定の隙間をもって保持された基板２５及び平板２６を、図６（ｂ）、（ｃ）に示すような矢印の方向に、ディップ槽４０内で揺動させながらディップすることによって、溶融樹脂１４に分散する溶融半田粉を、より強制的に基板２５と平板２６間の隙間内に供給することができ、その結果、溶融半田粉同士の結合をより均一に進行させることができる。また、ディップ槽内の溶融樹脂を流動させながらディップすることによっても、同様の効果が得られる。
次に、バンプ２８が形成された後、図６（ｄ）に示すように、ディップ槽４０から基板２５及び平板２６を取り出し、基板２５及び平板２６間の隙間に浸透した溶融樹脂１４、及び平板を除去することによって、電極２７上にバンプが形成された基板２５を完成させる。なお、溶融樹脂１４は、例えば、イソプロピルアルコールなどの有機溶剤によって除去することができる。
ここで、平板２６は、基板２５に形成された複数の電極２７に対向する位置に、電極２７と略同形状の複数の金属パターンが予め形成されていてもよい。この場合、図６（ａ）〜（ｃ）に示した工程は、実質的に、図２（ａ）〜（ｃ）に示したフリップチップ実装工程と同じになる。金属パターンは、溶融半田粉に対して濡れ性が高いので、金属パターンの形成されていない平板２６を用いた場合に比べて、電極２７上への溶融半田粉の自己集合をより均一に進行させることができる。
なお、基板２５の材料は特に制限はないが、回路基板、半導体チップ、または半導体ウエハに適用することが好適である。なお、半導体チップに適用された場合には、本発明のバンプ形成方法によって形成されたバンプ付き半導体チップは、通常のフリップチップ実装工程に供されて、回路基板上にフリップチップ実装される。
（第３の実施形態）
図７及び図８は、本発明に係るフリップチップ実装方法を実行する実装装置５０を示した図である。
図７に示した実装装置５０は、半導体チップ（不図示）及び回路基板（不図示）を、一定の隙間をもって互いに対向させて保持する固定治具３０と、溶融した半田粉を含有した溶融樹脂１４が入ったディップ槽４０と、固定治具３０をディップ槽４０内まで搬送を行なう搬送装置６０とを備えており、必要であればさらに加熱手段７０を備えている。
かかる実装装置５０において、半導体チップ及び回路基板を保持した固定治具３０を、搬送装置６０によってディップ槽４０内に侵漬させることによって、ディップ槽４０内の溶融半田粉が、回路基板の接続端子と半導体チップの電極端子との間に自己集合することによって、当該端子間に接続体の形成が行なわれる。
接続体が形成された半導体チップ及び回路基板は、搬送装置６０によって、固定治具３０と共にディップ槽４０から取り出され、さらに、加熱手段７０に移送することによって、半導体チップ及び回路基板間の隙間に浸透した溶融樹脂１４を熱硬化させて、フリップチップ実装体を完成させる。
なお、搬送装置６０は、固定治具３０をディップ槽４０内に侵漬させた状態で、固定治具３０をディップ槽４０内で揺動運動を行なう機構が備えられており、かかる機構を作動させて、半導体チップ及び回路基板を保持した固定治具３０をディップ槽４０内に揺動させることができる。なお、「揺動」には、垂直運動、水平運動、若しくはそれらの組合せ運動を含み、又、周期的運動、非周期的運動の両方を含む。
また、ディップ槽４０は、ディップ槽４０内の溶融樹脂１４を流動させる機構が備えられている。かかる機構によって発生する溶融樹脂１４の「流動」には、例えば、波運動等があるが、周期的、非周期的の両方を含む。
加熱手段７０は、加熱ステージ（ホットプレート）や、熱風や赤外線によって加熱される加熱ボックス（オーブン）等が使用できる。
固定治具３０は、半導体チップ及び回路基板を複数組づつ保持する機構のものを使用すれば、バッチ処理に対応させることもできる。
図８は、ディップ槽４０内の溶融樹脂１４を一定の状態に維持するために設けられた機構を示したものである。
図８に示すように、パーティクルカウンター８０がディップ槽４０内の横に備えられている。このパーティクルカウンター８０によって、ディップ槽４０内の溶融樹脂１４に含有する溶融半田粉（不図示）の数または粒径を計測することができる。
溶融樹脂１４に含有する溶融半田粉は、時間経過とともに、お互いに結合してより大きな半田球に成長するので、ディップ槽４０中の溶融半田粉の粒径、及びその分布を監視することは、本発明におけるフリップチップ実装を実行する上で、重要な管理項目である。パーティクルカウンター８０を使って、溶融半田粉の粒径分布を定期的に計測することによって、安定したフリップチップ実装を実行することができる。
また、ディップ槽４０内でディップ工程を行なえば、その都度、溶融半田粉が接続体の形成に消費されるので、溶融樹脂１４に含有する溶融半田粉の量が次第に減少していくことになる。そこで、パーティクルカウンター８０を使って、溶融半田粉の数を定期的に計測することによって、安定したフリップチップ実装を実行することができる。
なお、溶融半田粉の粒径、及び数の定期的な計測によって、一定の管理基準を越した場合には、ディップ槽４０中の溶融半田粉が含有した溶融樹脂１４を入れ替える等のメンテナンスを行なうことが必要とある。
ディップ槽４０は、溶融半田粉を含有した溶融樹脂１４を循環させる循環装置９０に連結しておくこともできる。循環装置９０は、連結管９１、９２で、ディップ槽４０と連結されており、ディップ槽４０内の溶融半田粉を含有した溶融樹脂１４は、連結管９１を介して循環装置９０に流れ込み、さらに、循環装置９０から連結管９２を介して、ディップ槽４０内に戻される。
循環装置９０は、ディップ槽４０に比べて大きな容量をもっているので、そこで、溶融半田粉を含有した溶融樹脂１４の状態を一定に維持することによって、ディップ槽４０内の溶融樹脂１４を安定した状態に保持しておくことができる。
なお、図７に示した実装装置５０は、本発明に係るバンプ形成方法を実行する実装装置としても適用できる。
（第４の実施形態）
本発明に係るフリップチップ実装方法の特徴は、一定の隙間をもって保持された半導体チップ及び回路基板を、溶融半田粉を含有した溶融樹脂の入ったディップ槽内にディップすることによって、半導体チップと回路基板の端子間に溶融半田粉を自己集合させて接続体を形成するところにある。つまり、溶融樹脂中に含有する半田粉は、樹脂中で溶融していることが必要となる。
しかしながら、上述したように、溶融樹脂中に含有する半田粉は、時間経過とともに、お互いに結合してより大きな半田球に成長することは必然的に起きるので、安定した工程を維持するためには、溶融半田粉を含有する溶融樹脂の管理は欠かせない。
ところで、本願出願人は、上述のとおり、図１（ａ）〜（ｃ）で示したフリップチップ実装方法を提案している。かかるフリップチップ実装方法は、半田粉（未溶融）を含有する樹脂１３に対流添加剤１５をさらに含有させた点に特徴があり、樹脂１３を加熱して半田粉を溶融させたとき、同時に沸騰した対流添加剤１５によって、溶融半田粉が強制的に移動させられ、その結果、端子間に均一な接続体２２を得ることができるというものである。
ここで、未溶融の半田粉を含有した樹脂１３は、図１（ａ）に示すように、回路基板１０上に、通常の方法、例えば、塗布等の方法で供給される。しかしながら、回路基板１０上に供給される樹脂１３の量は少ないため、樹脂１３中に含まれる半田粉の量にバラツキが生じることも考えられる。半田粉の量にバラツキが生じると、量産工程に適用した場合、ロット間等で、端子間に形成される接続体２２にバラツキが発生し、これが、品質のバラツキの原因になることも考えられる。
本第４の実施形態におけるフリップチップ実装方法は、図１（ａ）〜（ｃ）で示したフリップチップ実装方法において、未溶融の半田粉を含有した樹脂１３を、回路基板１０上に供給する方法として、第１〜３の実施形態で採用したディップ方法を適用するものである。
図９（ａ）〜（ｄ）は、本発明の第４の実施形態におけるフリップチップ実装方法の基本的な工程を示した工程断面図である。なお、図２（ａ）〜（ｄ）に示したフリップチップ実装方法と共通する工程については、詳細な説明は省略する。
まず、図９（ａ）に示すように、複数の電極端子１２を有する半導体チップ２０を、複数の接続端子１１を有する回路基板２１に対して一定の隙間（例えば、１０〜１００μｍ）をもって対向させて、固定治具３０で保持する。
次に、図９（ｂ）に示すように、一定の隙間をもって保持された半導体チップ２０及び回路基板２１を、未溶融半田粉（例えば、Ｓｎ−Ａｇ系半田等）及び対流添加剤を含有した溶融樹脂（例えば、エポキシ樹脂等）１３が入ったディップ槽４０内に所定時間ディップする。このとき、半導体チップ２０と回路基板２１間の隙間に溶融樹脂１３が浸透し、当該隙間は溶融樹脂１３で満たされる。
次に、図９（ｃ）に示すように、ディップ槽４０から半導体チップ２０及び回路基板２１を取り出し、半導体チップ２０と回路基板２１間の隙間に浸透した溶融樹脂１３を加熱させる。この加熱工程において、半田粉が溶融するとともに、対流添加剤が沸騰して樹脂１３中を対流することによって、溶融した半田粉が、回路基板２１の接続端子１１と半導体チップ２０の電極端子１２との間に自己集合し、当該端子間に接続体２２が形成される。その後、半導体チップ２０と回路基板２１間の隙間に浸透した樹脂１３を硬化させることによって、半導体チップ２０を回路基板２１に固定させ、フリップチップ実装体を完成させる。
ここで、対流添加剤としては、半田粉が溶融する温度に樹脂１３を加熱したときに沸騰するもの、例えば、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。また、樹脂１３の加熱温度で、分解して気体を発生するもの、例えば、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウム、アソドカルボンアミド、炭酸水素ナトリウム等を用いてもよい。
本発明の第４の実施形態によれば、ディップ槽４０内にある溶融樹脂１３は、図１（ａ）に示した回路基板１０上に供給された樹脂１３に比べて、はるかに多く量があるので、その中にディップすることによって、半導体チップ２０と回路基板２１の隙間に供給された樹脂１３中に含まれる半田粉の量のバラツキを小さく抑えることができる。よって、本発明を量産工程に適用した場合でも、端子間に形成される接続体２２のバラツキを抑えることができ、安定した品質のフリップチップ実装体を提供することができる。
なお、本発明の第４の実施形態におけるフリップチップ実装方法は、そのまま、バンプ形成方法にも適用することができる。
図１０（ａ）〜（ｅ）は、本発明の第４の実施形態におけるバンプ形成方法の基本的な工程を示した工程断面図である。基本的な工程は、図９（ａ）〜（ｄ）に示したフリップチップ実装方法と共通するので、詳細な説明は省略する。
まず、図１０（ａ）に示すように、複数の電極２７を有する基板２５に対して、一定の隙間をもって対向する位置に平板２６を固定治具３０で保持する。
次に、図１０（ｂ）に示すように、一定の隙間をもって保持された基板２５及び平板２６を、半田粉及び対流添加剤を含有した溶融樹脂１３が入ったディップ槽４０内に所定時間ディップする。このとき、基板２５と平板２６間の隙間に、溶融樹脂１３が浸透し、当該隙間は溶融樹脂１３で満たされる。
次に、図１０（ｃ）に示すように、ディップ槽４０から基板２５及び平板２６を取り出し、基板２５と平板２６間の隙間に浸透した溶融樹脂１３を加熱させる。この加熱工程において、半田粉が溶融するとともに、対流添加剤が沸騰して溶融樹脂１３中を対流することによって、図１０（ｄ）に示すように、溶融した半田粉が、基板２５の電極２７上に自己集合し、バンプ２８が形成される。
その後、図１０（ｅ）に示すように、基板２５と平板２６間の隙間に浸透した溶融樹脂１３、及び平板２６を除去することによって、電極２７上にバンプが形成された基板２５を完成させる。
以上説明してきたように、本発明に係るフリップチップ実装方法、及びバンプ形成方法によれば、一定の隙間をもって保持された半導体チップ及び回路基板（基板及び平板）を、溶融した半田粉を含有した溶融樹脂の入ったディップ槽内にディップすることによって、溶融樹脂中に分散する溶融半田粉が、半導体チップと回路基板間（基板と平板間）の隙間内に絶えず供給されるので、溶融半田粉同士の結合が隙間中で均一に進行する。その結果、均一に成長した溶融半田粉が、濡れ性の高い回路基板の接続端子と半導体チップの電極端子との間（基板の電極上）に自己集合することによって、電極端子と接続端子とを電気的に接続する接続体（電極上のバンプ）を均一に形成することができる。
また、一定の隙間をもって保持された半導体チップ及び回路基板（基板及び平板）を、ディップ槽内で揺動させながらディップすることによって、あるいは、ディップ槽内の溶融樹脂を流動させながらディップすることによって、溶融樹脂に分散する溶融半田粉を、より強制的に半導体チップと回路基板間（基板と平板間）の隙間内に供給することができるので、溶融半田粉同士の結合がより均一に進行する。その結果、電極端子と接続端子との間（基板の電極上）に、より均一な接続体（バンプ）を形成することができる。加えて、溶融樹脂に分散する溶融半田粉をより効率よく隙間内に取り込むことができるので、溶融樹脂中に含有させる溶融半田粉の割合を少なく設定することができ、ディップ槽の管理が容易になる。
ところで、従来からプリント基板へのＩＣ等の部品実装において、フロー半田槽が使用されているが、この半田槽には、溶融した状態の半田のみが入っており、本発明における溶融した半田粉を含有した溶融樹脂とは全く材料の異なるものである。また、フロー半田槽は、プリント基板に挿入実装された部品の半田付けを行なうためのもので、本発明のフリップチップ実装又はバンプ形成とは全く目的及び構成が全く異なるものと言える。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
本発明によれば、次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法、及びバンプ形成方法を提供することができる。
図１（ａ）〜（ｃ）は、対流添加剤を含有する樹脂を用いたフリップチップ実装方法を示す工程断面図である。 図２（ａ）〜（ｄ）は、本発明の第１の実施形態におけるフリップチップ実装方法を示す工程断面図である。 図３は、本発明の第１の実施形態における固定治具の構成を示す断面図である。 図４は、本発の第１の実施形態におけるディップ槽の一形態を示す断面図である。 図５（ａ）、（ｂ）は、本発の第１の実施形態におけるディップ槽の一形態を示す断面図である。 図６（ａ）〜（ｄ）は、本発明の第２の実施形態におけるバンプ形成方法を示す工程断面図である。 図７は、本発明の第３の実施形態における実装装置の構成を示す図である。 図８は、本発明の第３の実施形態におけるディップ槽の構成を示す図である。 図９（ａ）〜（ｄ）は、本発明の第４の実施形態におけるフリップチップ実装方法を示す工程断面図である。 図１０（ａ）〜（ｅ）は、本発明の第４の実施形態におけるバンプ形成方法を示す工程断面図である。
符号の説明
１０ 回路基板
１１ 接続端子
１２ 電極端子
１３，１４ 樹脂
１５ 対流添加剤
２０ 半導体チップ
２１ 回路基板
２２ 接続体
２５ 基板
２６ 平板
２７ 電極
２８ バンプ
３０，３１ 固定治具
４０，４０ａ，４０ｂ ディップ槽
５０ 実装装置
６０ 搬送装置
７０ 加熱手段
８０ パーティクルカウンター
９０ 循環装置
９１，９２ 連結管

Claims (23)

  1. 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、
    前記半導体チップを、前記回路基板に対して一定の隙間をもって対向させて保持する工程と、
    前記一定の隙間をもって保持された半導体チップ及び回路基板を、溶融した半田粉を含有した溶融樹脂が入ったディップ槽内に所定時間ディップする工程と
    を含み、
    前記ディップ工程において、前記溶融半田粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって、該端子間に接続体が形成されることを特徴とする、フリップチップ実装方法。
  2. 前記ディップ工程は、前記一定の隙間をもって保持された半導体チップ及び回路基板を、前記ディップ槽内で揺動させながら行なわれる、請求項１に記載のフリップチップ実装方法。
  3. 前記ディップ工程は、前記ディップ槽内の前記溶融樹脂を流動させながら行なわれる、請求項１に記載のフリップチップ実装方法。
  4. 前記ディップ工程の後、前記ディップ槽から前記半導体チップ及び回路基板を取り出し、前記半導体チップと前記回路基板間の隙間に浸透した前記溶融樹脂を硬化させる工程をさらに含む、請求項１に記載のフリップチップ実装方法。
  5. 前記半導体チップを保持する工程は、前記半導体チップ及び前記回路基板を固定治具に保持することによって、前記半導体チップを、前記回路基板に対して一定の隙間をもって対向させて保持する、請求項１に記載のフリップチップ実装方法。
  6. 前記半導体チップを保持する工程は、前記固定治具に複数の半導体チップ及び複数の回路基板を保持することによって、前記各半導体チップを、前記各回路基板に対して一定の隙間をもって対向させて保持する工程を含み、
    前記ディップ工程は、前記複数の半導体チップ及び前記複数の回路基板を、前記ディップ槽内に同時にディップするバッチ処理で行なわれる、請求項５に記載のフリップチップ実装方法。
  7. 前記ディップ工程は、前記ディップ槽を減圧しながら行なわれる、請求項１に記載のフリップチップ実装方法。
  8. 前記ディップ工程は、前記溶融樹脂に温度勾配が設けられたディップ槽内で行なわれ、
    前記溶融樹脂は、該溶融樹脂中に含有する半田粉が低温側領域において未溶融状態に、高温側領域において溶融状態に維持されており、前記一定の隙間をもって保持された半導体チップ及び回路基板は、前記ディップ槽内の低温側領域で所定時間ディップした後、高温側領域で所定時間ディップされる、請求項１に記載のフリップチップ実装方法。
  9. 複数の電極を有する基板の該電極上にバンプを形成するバンプ形成方法において、
    前記基板に対して一定の隙間をもって対向する位置に平板を保持する工程と、
    前記一定の隙間をもって保持された基板及び平板を、溶融した半田粉を含有した溶融樹脂が入ったディップ槽内に所定時間ディップする工程と
    を含み、
    前記ディップ工程において、前記溶融半田粉が、前記基板の電極上に自己集合することによって、前記電極上にバンプが形成されることを特徴とするバンプ形成方法。
  10. 前記ディップ工程の後、前記ディップ槽から前記基板及び平板を取り出し、前記基板と前記平板の隙間に浸透した前記溶融樹脂、及び前記平板を除去する工程をさらに含む、請求項９に記載のバンプ形成方法。
  11. 前記平板は、前記基板に形成された複数の電極に対向する位置に、前記電極と略同形状の複数の金属パターンが形成されている、請求項９に記載のバンプ形成方法。
  12. 前記基板は、回路基板、半導体チップ、または半導体ウエハである、請求項９に記載のバンプ形成方法。
  13. 半導体チップを回路基板にフリップチップ実装する実装装置であって、
    前記半導体チップ及び前記回路基板を、一定の隙間をもって互いに対向させて保持する固定治具と、
    溶融した半田粉を含有した溶融樹脂が入ったディップ槽と、
    前記固定治具を前記ディップ槽内まで搬送を行なう搬送装置と
    を備え、
    前記半導体チップ及び前記回路基板を保持した固定治具を、前記搬送装置によって、前記ディップ槽内にディップし、前記溶融半田粉を、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合させるとによって、当該端子間に接続体の形成を行うことを特徴とする、実装装置。
  14. 複数の電極を有する基板の該電極上にバンプを形成する実装装置であって、
    前記基板に対して一定の隙間をもって対向する位置に平板を保持する固定治具と、
    溶融した半田粉を含有した溶融樹脂が入ったディップ槽と、
    前記固定治具を前記ディップ槽内まで搬送を行なう搬送装置と
    を備え、
    前記基板及び平板を保持した固定治具を、前記搬送装置によって、前記ディップ槽内にディップし、前記溶融半田粉を、前記基板の電極上に自己集合させることによって、前記電極上にバンプを形成することを特徴とする、実装装置。
  15. 前記搬送装置は、前記ディップ槽内で揺動運動を行なう機構を備えている、請求項１３または１４に記載の実装装置。
  16. 前記ディップ槽は、該ディップ槽内の前記溶融樹脂を流動させる機構を備えている、請求項１３または１４に記載の実装装置。
  17. 前記実装装置は、加熱手段をさらに備え、
    前記半導体チップ及び回路基板、又は前記基板及び平板を保持した固定治具を、前記ディップ槽から取り出し、前記加熱手段に移送することによって、前記半導体チップ及び回路基板間の隙間、又は前記基板及び平板間の隙間に浸透した前記溶融樹脂を熱硬化させる、請求項１３または１４に記載の実装装置。
  18. 前記固定治具は、前記半導体チップ及び回路基板、又は前記基板及び平板を、それぞれ複数組づつ保持することができる、請求項１３または１４に記載の実装装置。
  19. 前記実装装置は、パーティクルカウンターをさらに備え、
    前記パーティクルカウンターによって、前記溶融樹脂に含有する溶融半田粉の数または粒径を計測することによって、前記ディップ槽の品質管理を行なう、請求項１３または１４に記載の実装装置。
  20. 前記ディップ槽は、溶融した半田粉を含有した溶融樹脂を循環させる循環装置に連結され、
    前記溶融した半田粉を含有した溶融樹脂を、前記ディップ槽及び前記循環装置間を循環させることによって、前記ディップ槽内の溶融樹脂に含有する溶融半田粉を一定の割合で維持する、請求項１３または１４に記載の実装装置。
  21. 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、
    前記半導体チップを、前記回路基板に対して一定の隙間をもって対向させて保持する工程と、
    前記一定の隙間をもって保持された半導体チップ及び回路基板を、半田粉及び対流添加剤を含有した溶融樹脂が入ったディップ槽内に所定時間ディップする工程と、
    前記ディップ槽から前記半導体チップ及び回路基板を取り出し、前記半導体チップと前記回路基板間の隙間に浸透した前記溶融樹脂を加熱させる工程と
    を含み、
    前記加熱工程において、前記半田粉が溶融するとともに、前記対流添加剤が沸騰して前記溶融樹脂中を対流することによって、前記溶融した半田粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合し、当該端子間に接続体が形成されることを特徴とする、フリップチップ実装方法。
  22. 前記加熱工程の後、前記半導体チップと前記回路基板間の隙間に浸透した前記溶融樹脂を硬化させ、前記半導体チップを前記回路基板に固定させる工程をさらに含む、請求項２１に記載のフリップチップ実装方法。
  23. 複数の電極を有する基板の該電極上にバンプを形成するバンプ形成方法において、
    前記基板に対して一定の隙間をもって対向する位置に平板を保持する工程と、
    前記一定の隙間をもって保持された基板及び平板を、半田粉及び対流添加剤を含有した溶融樹脂が入ったディップ槽内に所定時間ディップする工程と、
    前記ディップ槽から前記基板及び平板を取り出し、前記基板と前記平板間の隙間に浸透した前記溶融樹脂を加熱させる工程と
    を含み、
    前記加熱工程において、前記半田粉が溶融するとともに、前記対流添加剤が沸騰して前記溶融樹脂中を対流することによって、前記溶融した半田粉が、前記基板の電極上に自己集合し、該電極上にバンプが形成されることを特徴とする、バンプ形成方法。
JP2006522161A 2005-03-15 2006-03-07 フリップチップ実装方法、バンプ形成方法、フリップチップ実装装置、およびバンプ形成装置 Expired - Fee Related JP4495158B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005072526 2005-03-15
JP2005072526 2005-03-15
PCT/JP2006/304351 WO2006098187A1 (ja) 2005-03-15 2006-03-07 フリップチップ実装方法およびバンプ形成方法

Publications (2)

Publication Number Publication Date
JPWO2006098187A1 true JPWO2006098187A1 (ja) 2008-08-21
JP4495158B2 JP4495158B2 (ja) 2010-06-30

Family

ID=36991535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006522161A Expired - Fee Related JP4495158B2 (ja) 2005-03-15 2006-03-07 フリップチップ実装方法、バンプ形成方法、フリップチップ実装装置、およびバンプ形成装置

Country Status (4)

Country Link
US (2) US7927997B2 (ja)
JP (1) JP4495158B2 (ja)
CN (1) CN100585822C (ja)
WO (1) WO2006098187A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法
JP5002587B2 (ja) * 2006-03-28 2012-08-15 パナソニック株式会社 バンプ形成方法およびバンプ形成装置
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
US9425064B2 (en) * 2012-12-18 2016-08-23 Maxim Integrated Products, Inc. Low-cost low-profile solder bump process for enabling ultra-thin wafer-level packaging (WLP) packages
US8877558B2 (en) * 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US9370227B2 (en) 2013-09-25 2016-06-21 Eliana Ghantous Customizable clutch with interchangeable shells and drop-in clasps
KR20170013939A (ko) * 2014-05-29 2017-02-07 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 공극 형성용 조성물, 그 조성물을 사용하여 형성된 공극을 구비한 반도체 장치, 및 그 조성물을 사용한 반도체 장치의 제조방법
WO2016015188A1 (en) * 2014-07-28 2016-02-04 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
WO2016015189A1 (en) * 2014-07-28 2016-02-04 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
CN104438010B (zh) * 2014-11-27 2016-09-07 北京时代民芯科技有限公司 一种用于非气密性倒装焊器件真空涂覆工艺的装置
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法
US20230253748A1 (en) * 2022-02-08 2023-08-10 e-con Systems India Private Limited Method for Securing the Electrical Contacts in a Connector System

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法
WO2006095602A1 (ja) * 2005-03-07 2006-09-14 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
WO2006123478A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH05181155A (ja) * 1991-12-30 1993-07-23 Casio Comput Co Ltd 半導体装置の製造方法
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
GB2389460A (en) * 1998-12-22 2003-12-10 Nec Corp Mounting semiconductor packages on substrates
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
JP3409781B2 (ja) * 2000-09-05 2003-05-26 住友電気工業株式会社 光半導体モジュールの製造方法
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7646095B2 (en) * 2003-09-30 2010-01-12 Panasonic Corporation Semiconductor device
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US20060019468A1 (en) * 2004-07-21 2006-01-26 Beatty John J Method of manufacturing a plurality of electronic assemblies
US7187066B2 (en) * 2004-09-22 2007-03-06 Intel Corporation Radiant energy heating for die attach
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7372134B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Integrated circuit edge protection method and apparatus
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
JP4393538B2 (ja) * 2007-07-25 2010-01-06 新光電気工業株式会社 磁性はんだボールの配列装置および配列方法
US8405228B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with package underfill and method of manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法
WO2006095602A1 (ja) * 2005-03-07 2006-09-14 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
JP2008172215A (ja) * 2005-03-29 2008-07-24 Matsushita Electric Ind Co Ltd フリップチップ実装体及びその実装装置並びにバンプ形成装置
WO2006123478A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体

Also Published As

Publication number Publication date
US8691683B2 (en) 2014-04-08
US20070243664A1 (en) 2007-10-18
CN100585822C (zh) 2010-01-27
US7927997B2 (en) 2011-04-19
JP4495158B2 (ja) 2010-06-30
WO2006098187A1 (ja) 2006-09-21
US20110162578A1 (en) 2011-07-07
CN101128924A (zh) 2008-02-20

Similar Documents

Publication Publication Date Title
JP4495158B2 (ja) フリップチップ実装方法、バンプ形成方法、フリップチップ実装装置、およびバンプ形成装置
KR101109221B1 (ko) 플립칩 실장방법 및 범프형성방법
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
JP4477062B2 (ja) フリップチップ実装方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
KR20070052791A (ko) 플립 칩 실장 방법 및 플립 칩 실장체
WO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
JP2007277526A (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
US7905011B2 (en) Bump forming method and bump forming apparatus
JP2007095763A (ja) フリップチップ実装方法および基板間接続方法
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090901

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100408

R150 Certificate of patent or registration of utility model

Ref document number: 4495158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees