KR101067429B1 - 반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치 - Google Patents

반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치 Download PDF

Info

Publication number
KR101067429B1
KR101067429B1 KR1020090027951A KR20090027951A KR101067429B1 KR 101067429 B1 KR101067429 B1 KR 101067429B1 KR 1020090027951 A KR1020090027951 A KR 1020090027951A KR 20090027951 A KR20090027951 A KR 20090027951A KR 101067429 B1 KR101067429 B1 KR 101067429B1
Authority
KR
South Korea
Prior art keywords
resin substrate
resin
water content
substrate
heating
Prior art date
Application number
KR1020090027951A
Other languages
English (en)
Other versions
KR20090105847A (ko
Inventor
데루지 이노마타
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Priority to KR1020090027951A priority Critical patent/KR101067429B1/ko
Publication of KR20090105847A publication Critical patent/KR20090105847A/ko
Application granted granted Critical
Publication of KR101067429B1 publication Critical patent/KR101067429B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

반도체장치의 품질의 열화를 막는 반도체장치를 제조하는 방법 및 이런 제조방법으로 제조된 반도체장치가 제공된다. 수지기판(11)에서 수분함유량의 시간변화를 결정하는 작업(공정 S1); 복수의 전기전도성범프들(B)을 통해 수지기판(11)에 반도체소자(12)를 접속하는 작업(공정 S3); 상기 범프들을 통해 접속을 유지하면서 상기 수지기판 및 상기 반도체소자를 가열하여 수지기판(11)의 수분함유량을 0.02% 보다 낮거나 동일하게 제어하는 제1가열작업(공정 S6); 및 상기 범프들을 통해 접속을 유지하면서 상기 수지기판 및 상기 반도체소자를 가열함으로써 상기 수지기판(11)의 수분함유량을 0.02%보다 낮거나 동일하게 제어하는 제1가열작업(공정 S6); 및 수지기판(11)의 수분함유량이 0.02%보다 낮거나 동일한 조건 하에서, 반도체소자(12), 수지기판(11) 및 솔더범프들(B)에 의해 형성된 공간을 수지(15)로 채우는 작업이 실시된다.
보이드, 단락, 수분함유량, 가열작업

Description

반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치{Process for manufacturing semiconductor device and semiconductor device manufactured by such process}
본 발명은 반도체장치를 제조하기 위한 방법 및 이러한 방법에 의해 제조된 반도체장치에 관한 것이다.
본 출원은 일본 특허출원 제2008-096912호를 기초로 하고 이의 내용은 참조로 여기에 통합된다.
종래, 플립칩구성은 수천 개 이상의 핀을 구비한 반도체소자를 위한 적절한 패키지기술이다. 이러한 구성에 있어서, 반도체소자는 범프를 통해 기판에 접속된다. 범프를 보호하기 위해, 언더필(underfill)로 언급되는 수지가 기판, 반도체소자 및 범프 사이에 형성된 갭으로 주입되고, 주입된 수지가 경화된다.
이러한 구성에 있어서, 언더필이 사용되는 경우 다음의 문제가 알려져 있다. 언더필수지의 경화시 대량의 수분이 기판에 함유되어 있는 경우, 수분이 기판으로부터 증발되어 언더필수지에 보이드를 생성한다. 보이들의 이러한 생성은 반도체소자의 품질에 열화를 가져온다. 이런 상황을 고려하여, 일본 공개특허공보 제2004- 260096호는 회로소자가 기판에 결합되고 언더필수지가 제공된 후 언더필수지를 가지는 기판을 물의 끓는점 보다 낮은 온도에서 가열하기 위한 제1가열단계 및 제1가열단계에서의 가열온도보다 높은 온도에서 가열하기 위한 제2가열단계를 실행하는 것을 개시한다. 언더필수지의 점성이 제1가열단계에서 증가되어 수분이 언더필수지로 침투하는 것을 방지할 수 있다는 것도 개시되어 있다. 일본 공개특허공보 제2004-260096호의 종래기술은, 회로소자가 기판에 접속된 후, 5시간 동안 120℃의 가열로에서 기판을 가열함으로써 기판에서의 수분이 제거된다는 것을 개시하고 있다. 또한, 본 발명을 위한 관련기술은 일본 공개특허공보 제2002-313841호에 개시된 기술을 포함할 수 있다.
일본 공개특허공보 제2004-260096호에 개시된 방법에 있어서, 언더필수지의 점성은 제1가열단계에서 물의 끓는점 아래의 온도에서 증가된 후 제2가열단계에서 언더필수지가 경화된다. 물의 끓는점 아래의 온도에서 경화반응을 초기화 할 수 없는 언더필수지의 유형이 사용되는 경우, 언더필수지의 점성이 제1가열단계에서 충분히 증가될 수 없다고 생각된다. 따라서, 이러한 방법은 보이드의 생성을 확실히 방지할 수 없다. 한편, 일본 공개특허공보 제2004-260096호에 개시된 방법은 이후 데시케이터에 보관되는 회로소자 및 기판을 가열하고 건조하는 것을 포함하고, 데시케이터에 보관되더라도 데시케이터의 습도가 0%는 아니기 때문에 기판은 수분을 흡수할 수 있다. 따라서, 언더필에서 보이드가 생성되는 것을 확실히 방지하는 것은 어렵다.
본 발명의 일면에 따르면, 수지기판 및 수지기판에 실장될 반도체소자를 포함하는 반도체장치를 제조하는 방법에 있어서, 상기 방법은, 상기 수지기판에 대해 복수의 전기전도성범프들을 통해 상기 반도체소자와 상기 수지기판을 전기적으로 접속하는 단계; 상기 범프들을 통해 상기 반도체소자와 상기 수기기판의 접속을 유지하면서 상기 수지기판과 상기 반도체소자를 가열함으로써 상기 수지기판의 수분함유량을 0.02%보다 낮거나 동일하게 제어하는 단계; 및 상기 반도체소자, 상기 수지기판 및 상기 범프에 의해 둘러싸인 공간을 수지로 채우고 수지를 경화시키는 단계를 포함하고, 상기 수지로 공간을 채우고 수지를 경화하는 단계는 상기 수지기판의 수분함유량이 0.025보다 낮거나 동일한 조건 하에서 상기 수지로 공간을 채우는 단계를 포함하는 반도체장치를 제조하는 방법이 제공된다.
본 발명의 이러한 면에 따르면, 반도체소자, 수지기판 및 범프로 둘러싸인 공간은 수지기판의 수분함유량이 0.02% 보다 아래이거나 동일한 조건 하에서 수지로 채워지고, 수지가 경화된다. 이것은 수지에서의 보이드의 생성을 확실히 방지할 수 있다. 또한, 본 발명의 상술한 면은, 수지기판의 수분함유량이 0.02%보다 낮거나 동일한 조건 하에서 수지를 공급함으로써, 일본 공개특허 제2004-260096호에 개시된 수지유형에 따라 보이드의 생성을 피할 수 없는 문제를 방지한다. 따라서, 본 발명에 따른 방법에 의해 제조된 반도체장치의 품질의 열화가 방지될 수 있다.
또한, 본 발명의 다른 면에 따르면, 상술한 방법에 의해 제조된 반도체장치도 제공된다.
본 발명에 따르면, 반도체장치를 제조하는 방법 및 이 방법에 의해 제조된 반도체장치가 제공되어, 반도체장치의 품질의 열화를 방지하고 수지에 보이드가 생성되는 것을 확실히 방지할 수 있다.
본 발명의 상술한 및 다른 목적, 이점 및 특징이 첨부도면과 함께 다음의 바람직한 실시예의 설명으로부터 보다 명백해 질 것이다.
본 발명은 설명적인 실시예를 참조로 이하에서 설명될 것이다. 본 기술분야의 숙련자들은 많은 변경 실시예들이 본 발명의 교시를 사용해 이루어질 수 있고 본 발명은 설명을 위해 개시된 실시예들에 제한되지 않는다는 것을 인식할 것이다.
도면을 기초로, 본 발명의 실시예가 이후 설명된다. 우선, 본 실시예에 따라 제조된 반도체장치(1)의 구조는 도 1을 참조로 설명될 것이다. 반도체장치(1)는 수지기판(11) 및 수지기판(11)에 실장된 반도체소자들(12)을 구비한다.
여기서, 본 실시예의 수지기판은 반도체소자(12) 측에서 표면에 대해 노출된 절연층, 솔더레지스트막(113) 등과 같은 수지층을 가진 기판 유형을 의미하고, 금속시트 등에 의해 완전히 코팅된 표면을 가진 다층부재 유형을 포함하지 않는다. 본 실시예에서, 수지기판(11)은 소위 빌트업기판이고, 한 쌍의 빌트업층들(111) 및 이 한 쌍의 빌드업층(111) 사이에 개재된 코어층(112)을 구비한다.
빌드업층(111)은 수지를 함유하는 절연층들(111A) 및 컨덕터인터커넥트층들(111B)로 구성되고, 이들은 교대로 배치되는데, 예를 들어, 복수의 절연층들(111A) 및 복수의 컨덕터인터케넥트층들(111B)을 구비한다. 이는 각각의 빌트업 층들(111)을 구성하는 1 내지 5개의 절연층들(111A)을 구비하는 것이 바람직하고, 1 내지 5개의 컨덕터인터커텍트층들(111B)을 구비하는 것이 바람직하다. 절연층(111A)을 구성하기 위한 수지는 예를 들어, 에폭시수지 등을 포함할 수 있다. 컨덕터인터커넥트층들(111B)에 접속된 전기컨덕터들(111C)은 절연층들(111A)에 배치된다. 전기컨덕터(112B, 예를 들어, 구리금속)가 절연층(112A)을 관통해 연장되고 전기컨덕터(112B)가 빌트업층(111)의 컨덕터인터커텍트층(111B)에 접속되는 코어층(112)이 구성된다.
코어층(112)의 절연층(112A) 및 빌트업층(111)의 절연층(111A)은 예를 들어 주성분으로 에폭시수지와 같은 수지로 구성된다. 또한, 코어층(112)의 절연층(112A)은 화이버베이스부재를 포함할 수 있다. 또한, 여기에 형성된 개구들을 가진 솔더레지스트막(113, 절연막)은 빌트업층(111)의 표면에 제공된다. 컨덕터인터커넥트층(111B)에 접속된 솔더부들(114)은 이 절연막(113)의 각 개구로부터 노출된다. 일반적인 땝남레지스트막(113)은, 예를 들어, 수지를 함유하는 에폭시를 사용함으로써 형성된 막을 포함한다. 여기서, 솔더부(114)는 Sn/Bi, Sn/Ag와 같은 리드프리솔더(lead-free solder)로 구성된다. 솔더부(114)는 이후 논의되는 바와 같이 솔더범프들(B)의 배치에 따라 형성된다.
반도체소자(12)는 플립칩구성에서 수지기판(11)에 접속된다. 보다 상세하게는 복수의 솔더펌프들(B)이 반도체소자(12)의 표면에 접속되고 이러한 솔더범프들(B)은 수지기판(11)의 솔더부(114)에 접속되어 반도체소자(12)와 수지기판(11) 사이에 전기접속을 제공한다. 솔더범프(B)는 주석/비스무스(Sn/Bi), 주석/ 은(Sn/Ag) 등과 같은 리드프리솔더로 구성된다. 인접한 솔더범프들(B) 사이의 거리(도 1의 W)는 200㎛보다 작거나 동일하다. 또한, 솔더범프들(B) 사이의 거리는 75㎛보다 크거나 동일하다.
상술한 반도체소자(12), 솔더범프들(B) 및 수지기판(11) 사이에 생성된 공간은 수지(언더필수지, 15)로 채워진다. 이러한 수지(15)는 반도체소자(12), 솔더범프들(B), 및 수지기판(11)과 접촉하도록 채워진다. 수지(15)의 일반적인 재료는, 예를 들어, 주성분으로 무기필러를 구비한 열경화성 에폭시수지를 함유하는 수지를 포함한다.
상술한 바와 같은 반도체장치(1)는 다음 공정에 따라 제조된다. 우선, 본 실시예에서의 반도체장치(1)를 제조하기 위한 공정의 개요가 도 2를 참조로 설명될 것이다. 본 실시예는,
수지기판(11)에 수분함유량의 시간변화를 미리 결정하는 작업(S1);
복수의 전기전도성 범프들(B)을 통해 수지기판(11)에 반도체소자(12)를 접속하는 작업(S3);
범프들을 통해 접속을 유지하면서 수지기판 및 반도체소자를 가열함으로써 0.02% 보다 낮거나 동일하게 수지기판(11)의 수분함유량을 제어하기 위한 제1가열작업(S6); 및
수지기판(11) 상의 복수의 전기전도성범프들(B)을 통해 반도체소자(12)와 수지기판을 접속하는 작업 후, 및 0.02% 보다 낮거나 동일하게 수지기판(11)의 수분함유량을 제어하기 위한 제1가열작업 전에 실행되는, 수지기판(11) 및 반도체소 자(12)를 가열함으로써 수지기판(11) 및 반도체소자(12)의 가스를 제거하여 수지기판(11)의 성분으로부터 가스를 제거하는 제2가열작업(S5)을 포함한다.
이 후, 반도체소자(12), 수지기판(11) 및 범프들(B)에 의해 둘러싸인 갭을 수지기판의 수분함유량이 0.02%보다 낮거나 동일한 조건 하에서 수지로 채우고 수지를 경화시키는 작업이 실시된다(S7, S8).
수지기판(11)의 가스를 제거하기 위한 제2가열작업의 끝으로부터 0.02% 보다 낮거나 동일하게 수지기판(11)의 수분함유량을 제어하기 위한 제1가열작업의 개시까지 경과된 시간이 결정되고 0.02%보다 낮거나 동일하게 수지기판(11)의 수분함유량을 제어하는 제1가열작업 직전에 수지기판(11)의 수분함유량이 결정된다. 다음, 0.02%보다 낮거나 동일한 수지기판(11)의 수분함유량을 제어하기 위한 제1가열작업을 위한 가열시간은 결정된 수분함유량을 기초로 이루어지고 수지기판(11)의 수분함유량은 0.02%보다 낮거나 동일하도록 제어된다.
다음, 본 실시예의 반도체장치(1)를 제조하기 위한 공정이 상세히 설명될 것이다. 우선, 수지기판(11)의 수분함유량의 시간변화는 소정의 환경(소정습도 및 온도) 하에서 결정된다(S1). 여기서, “소정환경(소정습도 및 온도 하에서)”라는 의미는 제2가열작업의 완료로부터 제1가열작업의 개시시까지 수지기판(11)이 보관된 곳에서의 습도 및 온도를 의미한다.
예를 들어, 습도 50% 및 온도 22.5℃에서 수지기판(11)의 수분함유량의 시간변화는 도 3 및 도 4에서 보이는 바와 같다. 도 4는 도 3에 보이는 변화의 일부를 보여준다.
다음, 수지기판(11)은 열처리된다(S2). 어떤 반도체소자(12)도 수지기판(11)에 마련되지 않고 따라서 수지기판(11) 그 자체로 열처리된다. 이런 공정 S2에서 열처리공정의 목적은 리플로우솔더링공정시 수분증발에 의해 기판의 파손을 방지하기 위해 수지기판(11)에 함유된 수분을 증발시키기 위해서이다. 공정 S2에서 가열온도 T0는 수지기판(11)의 용융온도 및 솔더부(114)의 녹는점 중 가장 낮은 것보다 낮게 되도록 선택된다.
이후, 반도체소자(12)가 수지기판(11)에 대해 솔더범프들(B)을 통해 마련된다. 반도체소자(12)가 마련된 수지기판(11)은 리플로우 노에 배치된 후 리플로우솔더링공정이 실시되어 땜남범프들(B)로 수지기판(11)의 솔더부(113)의 접속을 제공한다. 이것은 수지기판(11) 및 반도체소자(12) 사이에 전기접속을 제공한다(S3). 솔더부(114)로 솔더범프들(B)을 접속하기 위한 플럭스를 사용하는 경우에 있어서, 플럭서를 위한 세정이 요구된다면, 반도체장치(1)를 위한 플럭스세정이 실시된다. 플럭스세정은 유기용매를 사용하여 실시된다(S4).
다음, 반도체장치(1)는 가열장치(가열노)(제2가열작업, 열처리공정 a, S5)로 열처리된다. 이 단계에서 열처리공정의 목적은 수지기판(11)으로부터 수지기판(11)의 성분인 가스를 생성(제거)하고 이후 작업에서 수지기판(11)의 성분인 가스를 생성하는 것을 방지하기 위한 것이다. 플럭스세정이 실시되는 경우, 플럭스세정작업동안 수지기판에 부착된 세정용액성분 및 세정용액을 제거하기 위해 사용되는 수분의 제거가 동시에 실시된다. 그 이유는 열처리공정(열처리공정 a, S5)을 실시함으로써 이후 작업에서 수지기판(11)으로부터 수지기판(11)에 흡수된 성분인 가스의 방출을 방지하기 위한 것이다. 이러한 공정 S5에서 가열온도 T1은 수지기판(11)의 용융온도, 솔더부(114)의 용융점, 솔더범프(B)의 용융점 중 가장 낮은 것보다 낮게 되도록 선택된다. 이런 열처리공정작업에 있어서, 복수의 반도체장치(1)가 동시에 열처리될 수 있다.
상술한 작업에 의해 처리된 반도체장치(1)는 소정시간동안 소정습도 및 온도(공정 S1에서의 습도 및 온도)에서 세정실에 보관된다. 여기서, 반도체장치(1)를 보관하는 작업을 요구하는 이유는 다음과 같다. 많은 반도체장치(1)가 가열작업 S5에서 동시에 처리될 수 있고, 반도체장치(1) 중 적은 수(예컨대, 1개)만이 수지를 주입하기 위한 이후 작업의 하나의 처리 싸이클에서 처리될 수 있다. 따라서, 수지(15)의 주입은 가열작업 S5의 완료 직후 처리된 모든 반도체장치(1)에 대해 하나의 공정에서 실시될 수 없고, 따라서, 장치를 보관하는 작업이 요구된다.
다음으로, 반도체장치(1)를 위한 열처리공정이 가열장치(제1가열작업, 열처리공정 b, 공정 S6)로 실시된다. 일반적인 가열장치는 핫플레이트 등과 같은 가열유닛을 가진 장치를 포함하고, 대기에 개방된 가열유닛을 가진 가열장치의 유형이 사용될 수 있거나 벽 등으로 둘러싸임으로써 폐쇄된 가열유닛을 가진 가열장치의 다른 유형이 사용될 수도 있다. 여기서 열처리공정의 목적은 공정 S5의 완료로부터 공정 S6의 개시시까지 수지기판(11)에 흡수된 수분을 제거하기 위한 것이다. 공정 S5의 완료로부터 공정 S6의 개시시까지 경과된 시간이 결정된다. 다음으로, 수지기판(11)의 수분함유량은 공정 S1에서 결정된 수지기판(11)의 수분함유량의 시간변화를 기초로 얻어진다. 이러한 경우에 있어서, 공정 S5의 완료 직후 수지기판의 수분 함유량은 0%라는 가정이 이루어진다. 다음으로, 공정 S6에서의 가열시간은 열처리공정에 의해 0.02% 보다 낮거나 동일한 수지기판(11)의 획득된 수분함유량을 가지도록 정의된다. 상술한 것에 부가하여, 열처리조건을 정의하기 위해, 공정 S6의 가열온도에서 가열시간의 관계 및 수지기판(11)의 수분함유량이 미리 결정되고 가열시간은 상술한 관계 및 수지기판(11)에서 수분함유량의 시간변화를 기초로 얻은 수지기판(11)의 수분함유량으로부터 정의된다(도 5 참조).
여기서, 0.025보다 낮거나 동일하게 수분함유량을 제어하는 중요성이 설명될 것이다. 도 5는 수지기판(11)의 수분함유량과 소정온도(95℃)에서의 가열시간 사이의 관계(도 1에서 좌측 세로좌표 및 가로좌표) 및 소정온도(95℃)에서의 가열시간 및 수지(15)에 생성된 보이드의 빈도수 사이의 관계(도 5에서 우측 가로좌표 및 세로좌표)를 보여준다. 이 그래프에 있어서, 75㎛ 이상의 구멍을 가진 보이드들이 보이드들로 고려된다. 수분함유량이 0.02%보다 낮거나 동일하다면 어떠한 보이드도 수지(15)에 생성되지 않는다는 것이 도 5를 참조로 하여 알 수 있다. 따라서, 가열은 0.02%보다 낮거나 동일한 수지기판(11)의 수분함유량을 제공하도록 제어되어야 한다. 상술한 것에 부가하여, 0.02% 보다 낮거나 동일하게 수지기판(11)의 수분함유량을 제어함으로써 수지(15)에서의 보이드가 생성되는 것을 방지하는 현상은, 절연층, 컨덕터인터커넥트층 등과 같은 많은 층들 또는 코어층의 존재에 관계없이, 각각 빌트업층들을 구성하는 1 내지 5개의 절연층들 및 1 내지 5개의 컨덕터인터커넥트층들과 같이 일반적인 수의 층들을 구비한 빌트업수지기판(111)에 보통 포함되는 일반적인 수지기판에 대해 동일하게 적용될 수 있다. 이런 현상에 대한 이유는 수지기판의 표면측의 절연층에 함유된 수분에 부가하여, 수지기판의 보다 낮은 절연층에 함유된 수분이 보이드를 생성할 수 있다는 것이 고려된다. 또한, 열처리공정은 수분으로 인해 보이드들을 생성하는 기초를 제거하기 때문에 수지기판(11)에서의 수분함유량을 0.02%보다 낮거나 동일하게 제어함으로써 수지(15)에서의 보이드의 생성을 방지하는 현상은 수지(15) 재료의 유형과는 독립적이다. 또한, 공정 S6에서 가열온도 T2는 95℃보다 높거나 동일하고 T1보다 낮은 온도가 되는 것이 바람직하다. T2는 T1보다 낮게 되도록 선택되어 수지기판(11)으로부터 가스를 제거하는 것이 방지된다.
여기서, 공정 S5 및 S6에서 생산제어는 도 6에서 보이는 제어유닛(32)을 사용함으로써 실행될 수 있다. 제어유닛(32)은 공정 S5를 실시하기 위한 가열장치(31) 및 공정 S6를 실시하기 위한 가열장치(33)에 접속되고, 카운터(321), 가열시간계산유닛(322) 및 보관유닛(323)을 포함한다. 카운터(321)는 가열장치(31) 및 가열장치(33)에 접속되고 가열장치(31)에서 열처리공정의 완료를 탐지하고 가열장치(33)에서 열처리공정의 개시를 탐지하며, 가열장치(31)에서의 열처리공정의 완료로부터 가열장치(33)에서의 열처리공정의 개시시까지 경과된 시간을 기록한다. 예를 들어, 가열장치(31)에서의 가열이 완료되는 경우, 가열의 완료를 지시하는 신호가 반도체장치를 식별하는 로트번호로 제어유닛(32)에 보내진다. 다음, 조작자가 가열장치(33)에 대해 반도체장치를 위한 로트번호를 입력하고 가열장치(33)에 가열이 개시되면, 반도체장치 및 가열의 개시를 지시하는 신호를 식별하는 로트번호가 제어유닛(32)으로 보내진다. 가열시간계산유닛(322)은 카운터(321)에 의해 카운트 된 시간을 얻고 가열시간을 계산한다. 보관유닛(323)에 보관된 (공정 S1에 의해 얻은, 도 3 및 4 참조) 수분함유량의 시간변화가 읽어지고 카운터(321)에 의해 카운트된 시간과 관련된 수분함유량이 얻어진다. 다음으로, (도 5에서 좌측가로좌표 및 세로좌표에 의해 지시된) 가열시간 및 가열장치(33)의 가열온도에서 수분함유량 사이의 관계가 저장유닛(323)으로부터 읽어내어지고, 0.02%보다 낮거나 동일한 수분함유량을 이루기 위한 가열시간이 얻은 수분함유량으로부터 읽어내어진다.
이것은 가열장치(33)에서 가열시간을 계산하게 한다.
다음으로, 수지기판(11), 반도체소자(12) 및 솔더범프들(B)에 의해 형성된 공간이 수지기판(11)에서 수분함유량이 0.02%보다 낮거나 동일한 조건 하에서 수지(15)로 채워진다(공정 S7). 디스펜서 등과 같은 공급장치가 수지(15)를 공급하기 위해 사용된다. 여기서, 수지기판(11)의 수분함유량이 0.02%보다 낮거나 동일한 조건 하에서 수지(15)를 공급하기 위해, 공정 S6에 이어서 수지(15)를 공급하기 위한 작업이 실시되는 것이 바람직하다. 상술한 것에 부가하여, 0.02%의 수분함유량을 이루기 위한 충분한 시간으로서 공정이, 공정 S6 직후 수지기판(11)의 수분함유량으로부터 시작하는 경우, 공정 S7은 공정 S6과 연속하여 실시될 필요는 없다. 예를 들어, 수지기판(11)의 수분함유량이 공정 S6에서 0.00%이도록 제어된다. 도 4에서 보이는 바와 같이, 약 30분의 지속시간은 수지기판(11)의 수분함유량이 0.02%가 되기 위해 요구된다. 따라서, 30분 내와 같이 공정 S6의 완료로부터 공정 S7의 개시까지의 시간이 걸리는 것이 바람직하다. 또한, 본 작업에 있어서, 수지기판(11)에서의 수분함유량의 제어는 도 7에 보이는 바와 같이 제어유닛(4)을 사용하여 실시 될 수 있다. 예를 들어, 카운터(41), 제어유닛(42) 및 보관유닛(43)을 가진 제어유닛(4)이 사용된다. 카운터(41)는 가열장치(33)에서 열처리공정의 완료 직후 시간(예를 들어, 가열장치(33)의 문을 여는 시점)을 0으로 설정하고, 수지의 공급개시에 요구되는 지속시간(예를 들어, 반도체장치가 실장되는 시간)을 카운트한다. 다음으로, 보간유닛(43)에 보관된 수지기판(11)에서의 수분함유량의 시간변화(예를 들어, 도 3 및 4 참조, 수지기판(11)이 공정 S6의 완료로부터 수지의 공급개시시까지 배치된 환경에서의 시간변화)가 제어유닛(42)에 의해 읽어내어지고, 수지기판(11)의 수분함유량은 카운터(41)에 의해 카운트된 지속시간으로부터 탐지된다.
다음으로, 제어유닛(42)은 수지기판(11)의 수분함유량이 0.02%보다 낮거나 동일한지 여부를 결정하고 수지기판(11)의 수분함유량이 0.02%보다 크다면, 수지(15)를 공급하지 않는 명령이 수지(15)를 공급하는 공급장치(5)에 보내져 수지(15)의 공급을 중단하고, 수분함유량이 0.02%보다 낮거나 동일하면 공급장치(5)는 수지(15)를 공급하도록 지시하여 수지(15)를 공급한다. 또한, 공정 S6의 완료로부터 수지의 공급개시시까지 반도체장치(1)가 보관된 위치(대기)에서 수지기판(11)의 수분함유량의 시간변화가 미리 얻어질 수 있고 이후 보관유닛(43)에 보관될 수 있다.
이후(반도체장치(1)를 제거함이 없이 수지를 채운 직후), 반도체장치(1)는 가열장치(가열노)에서 열처리되어 수지(15)를 경화시킨다. 이 열처리는 수지기판의 수분함유량이 0.025보다 낮거나 동일한 조건 하에서 실시된다. 이 작업에서 가열온도 T3은 바람직하게는 T1보다 낮을 수 있다. T3은 수지기판(11)으로부터 가스를 제 거하는 것을 방지하기 위해 T1보다 낮게 선택된다(제3가열작업, 열처리공정 c, 공정 S8).
다음으로, 반도체장치(1)가 가열장치(가열노)에서 다시 가열된다(열처리공정 d, 공정 S9). 이 작업에서 열처리공정(가열온도 T4)은 T1보다 높은 온도를 이루는 열처리공정이 언더필수지의 소정특정을 얻기 위해 요구되는 경우 실시된다. 반도체장치(1)는 상술한 작업에 의해 완료된다.
다음으로, 본 실시예의 유리한 효과가 설명될 것이다. 본 실시예에 있어서, 수지(15)는 수지기판(11)의 수분함유량이 0.02%보다 낮거나 동일한 조건하에서 반도체소자(12), 수지기판(11) 및 범프들(B)에 의해 둘러싸인 공간이나 틈에 공급되고 수지(15)가 경화된다. 이것은 수지(15)에 보이드들이 생성되는 것을 방지한다. 이것은 제조된 반도체장치(1)의 품질열화를 방지한다. 특히, 본 실시예에서, 솔더범프들(B) 사이의 거리는 200㎛보다 작거나 동일하게 제공된다. 솔더범프들(B)이 이런 협소한 범프간 거리를 구비하도록 배치되는 경우, 수지(15)에서의 보이드는 솔더범프들(B) 사이에 원치 않는 접속을 야기할 수 있다. 이러한 보이드들의 생성은 용융된 솔더범프들(B) 및 용융된 솔더부들(114)이 보이드들로 들어가도록 하여 솔더범프들(B) 사이의 전기접속을 생성하고 이에 의해 단락회로를 야기시킬 수 있다. 솔더범프들(B) 및 솔더부들(114)이 본 실시예에서 리드프리솔더로 구성되어 있기 때문에, 반도체장치(1)가 마더보드에 설치되는 경우, 솔더범프들(B) 및/또는 솔더부들(114)이 용융되어 보이드들에서 이런 용융된 재료의 침투를 야기할 수 있다. 이에 반해, 수지(15)에서의 보이드들의 생성이 본 실시예에서의 공정에 따라 방지 될 수 있기 때문에 반도체장치(1)의 품질에서의 열화가 방지될 수 있다.
종래 반도체장치에 있어서, 리드함유솔더가 종종 수지기판과 반도체소자를 접속하기 위한 범프들로 사용되었다. 따라서, 반도체장치가 반도체장치를 마더보드상에 실장하기 위한 공정에서 가열되더라도, 범프들은 용융되지 않고 따라서, 범프들의 접속으로 인한 단락회로가 거의 발생되지 않는다. 또한, 수지기판을 구비한 반도체소자를 연결하는 범프들 사이의 거리는 종래 반도체장치에서는 상대적으로 크다(예를 들어, 약 250㎛). 따라서, 작은 보이드들이 언더필에서 생성되더라도, 보이드들은 범프들을 연결할 수 없다. 따라서, 범프들이 용융되더라도, 범프들이 접속되어 단락회로를 야기하는 일은 거의 일어나지 않는다. 반대로, 본 실시예의 반도체장치(1)에 있어서, 땜남범프들(B) 사이의 거리는 200㎛보다 작거나 동일하게 선택되고 상술한 바와 같이, 리드프리솔더는 범프들(B) 및 솔더부(114)에 사용된다. 따라서, 가열시간 및 보관시간은 상대적으로 작은 보이드들의 생성을 막을 수 있어야 한다. 따라서, 본 실시예에서, 수지기판(11)에서 수분함유량의 시간변화는 미리 결정되고 수지기판(11)으로부터 가스를 빼내기 위한 가열작업의 완료로부터(공정 S5) 0.02%보다 작거나 동일한 수지기판(11)의 수분함유량을 제공하기 위한 가열작업의 개시까지 경과한 시간이 결정된다. 다음, 0.02%보다 작거나 동일한 수지기판(11)의 수분함유량을 제공하기 위한 가열작업 직전에 수지기판(11)의 수분함유량은 수지기판(11)의 수분함유량의 시간변화의 데이터 및 결정된 시간을 기초로 결정되고, 가열공정은 0.02% 보다 낮거나 동일하도록 수지기판(11)의 제어된 수분함유량을 달성하기 위해 결정된 수분함유량을 기초로 실시된다. 이것은 수지기 판(11)의 수분함유량이 0.02%보다 낮거나 동일하게 되도록 하여 수지(15)에서 보이드가 생성되는 것은 막을 수 있다.
한편, 일본 공개특허공보 제2002-313841호는 기판이 건조된 후 실런트(sealant)가 공급된 후, 반도체칩이 압축적으로 부착되고 실런트가 경화되는 것이 개시되어 있다. 이에는 또한 실런트의 공급이 반도체칩의 압축적인 결합공정 및 실런트의 경화공정으로부터 건조온도에서의 기판의 온도를 유지하기 위해, 이러한 공정에서 짧은 시간주기동안 실시되어야 한다는 것이 개시되어 있다. 이러한 유형의 공정에서, 기판을 건조하는 것으로부터 실런트를 공급하기까지의 일련의 작업은 신속히 실시되고 따라서, 복수의 기판이 건조되어야 하는 경우, 건조온도에서 모든 기판을 유지하면서 실런트의 공급을 실행하는 것은 어렵다. 또한, 일본 공개특허공보 제2002-313841호도 기판을 건조한 후 여전히 세워두는 것으로 인해 기판의 온도가 감소된다면 기판이 다시 가열되어 반도체칩의 압축적인 결합 및 실런트의 경화를 실행할 수 있다. 건조온도에 대한 기판 온도의 이러한 증가는 기판에서 수분이 충분히 제거되지 않게 한다. 따라서, 기판에서 수분으로 인한 보이드들의 생성이 실런트에서 야기될 수 있다. 반대로, 수지기판(11)에서 수분함유량이 0.02%를 넘을 경우 수지(15)에서 보이드들이 쉽게 생성되고 수지기판(11)에서 수분함유량의 시간 변화가 결정된다는 것이 본 실시예에서 발견되었다. 따라서, 반도체장치의 수가 열처리작업 S5에서 다루어지고 처리된 반도체장치가 소정위치에서 보관되더라도, 수지기판(11)에서의 수분함유량은 수지기판(11)의 수분함유량의 시간변화 및 보관시간에 기초해 계산될 수 있다. 다음, 가열처리가 계산된 수분함유량에 따라 열처리 작업 S6에서 실시되어 수지기판(11)의 수분함유량이 0.02% 보다 낮거나 동일하게 되도록 제어된 후 수지는 보이드들의 생성을 방지할 수 있는 이러한 조건을 유지하면서 공급된다.
또한, 현재 사용되는 많은 언더필수지들은 100℃ 보다 높거나 동일한 온도에서 경화된다. 따라서, 일본 공개특허공보 제2004-260096호에 개시된 공정에 있어서, 일본 공개특허공보 제2004-260096호의 제1가열작업에서 언더필수지의 점성을 충분히 증가시키는 것은 어렵다. 따라서, 보이드들의 생성을 확실히 방지하는 것은 어렵다. 또한, 일본 공개특허공보 제2004-260096호에 개시된 제1가열작업에서 사용된 조건 하에서 언더필수지의 증가된 점성을 제공하는 특별한 수지를 사용할 필요가 있고 이는 일반적인 목적의 인더필수지를 사용할 수 없는 문제를 야기한다. 반대로, 수지(15)가 본 실시예에서 0.02% 보다 낮거나 동일한 수지기판(11)의 수분함유량을 제공하기 위한 조건 하에서 공급되기 때문에, 보이드의 생성이 확실히 방지될 수 있고 수지(15)를 위한 특별한 조성을 가진 수지를 사용할 필요가 없어진다.
또한, 일반적으로 짧은 주기의 시간 내에 수지로 밀봉을 실시하기 위해, 범프들 사이의 공간이 언더필수지로 채워지는 경우 언더필수지의 감소된 점성을 제공할 필요가 있다. 언더필수지의 감소된 점성을 제공하기 위한 방법으로서 가열처리를 사용하는 것이 일반적이다. 물의 끓는점 아래 온도까지 수지가 가열되는 경우 증가된 점성을 보여주는 수지의 유형의 사용은 일본 공개특허공보 제2004-2009호에서 개시된 공정에서 요구된다. 이러한 언더필수지가 범프들 사이의 공간에 주입되는 경우, 수지의 점성의 감소가 점성의 증가를 얻기 위한 상술한 온도보다 낮은 온 도까지 수지를 가열함으로써 이루어져야만 한다. 이러한 경우에 있어서, 수지의 적절한 점성은 모세관현상을 통해 언더필수지를 적절히 공급하기 위해 얻어질 수 없다고 생각된다. 또한, 언더필수지의 공급이 실시될 수 있더라도, 긴 주기의 시간은 수지밀봉의 완료까지 요구된다고 생각된다. 이에 반해, 몰의 끓는점 아래의 온도에서 증가된 점성을 보이는 특정수지의 사용이 본 실시예에서는 요구되지 않고 일반적인 언더필수지가 사용될 수 있어 언더필수지의 신속한 공급이 이루어질 수 있다.
본 발명은 상술한 실시예에 제한되지 않고 본 발명의 목적을 달성하기 위한 범위 내에서 수정이나 개선도 본 발명에 포함된다. 예를 들어, 코어층(112) 및 빌트업층(111)을 가진 빌트업기판이 상술한 실시예에서 수지기판(11)에 대해 사용되는 반면, 수지기판(11)은 이에 제한되지 않고 코어층을 가지지 않은 빌트업기판도 사용될 수 있다.
또한, 수지기판(11)이 상술한 실시예에서 솔더레지스트막(113)을 가지는 반면, 수지기판(11)은 이에 제한되지 않고 수지기판(11)은 솔더레지스트막(113)을 포함하지 않을 수 있다. 또한, 반도체장치(1)는 상술한 실시예에서 공정 S9에서 가열되나 이 공정은 이에 제한되지 않고 공정 S9의 가열작업이 실시되지 않을 수 있다.
(실시예)
다음으로, 본 발명의 예들이 설명될 것이다.
우선, 수지기판의 수분함유량의 시간변화가 측정된다. 본 예에서, 에폭시수지가 함유된 글래스크로스(glass cloth)를 가진 코어층 및 코어층 아래와 위에 배치된 한 쌍의 빌트업층들을 구비한 빌트업기판이 수지기판으로 사용된다. 각각의 빌트업층들은 에폭시수지 및 컨덕터인터커넥트층을 포함하는 2개의 절연층을 구비한다. 또한, 솔더레지스트는 수지기판의 표면에 형성된다. 수지기판은 베이크노(bake furnace)에 배치되고 8시간 동안 125℃에서 가열된다. 125℃에서 8시간동안의 이러한 가열은 수지기판의 수분함유량을 0%가 되게 한다. 수지기판의 무게는 베이크챔버가 개방되는 시점으로부터 3분내에 전기화학저울로 측정된다. 이러한 경우에 있어서, 수지기판의 무게(수지기판의 초기무게)는 20.45643g이다. 다음으로, 측정된 무게의 수지기판이 22.5℃의 온도 및 50%의 습도에서 세정룸에 남겨지고 소정시간 후 수지기판의 무게가 전기화학저울로 측정된다. 예를 들어, 5분 후의 수지기판의 무게는 20.45730g이다. 수분함유량은 다음 식에 따라 얻어졌다.
[(각 경과시간에서의 수지기판의 무게-수지기판의 초기무게)/수지기판의 초기무게]× 100(%)
상술한 작업은 측정장치에서의 에러를 감소시킬 목적으로 10개의 수지기판의 총 무게를 얻기 위해 실시되었다. 경과시간에 대한 수분함유량의 관계는 도 3 및 4를 준비한 결과로부터 계산되었다.
다음으로, 반도체소자가 도 3 및 4의 준비시에 사용된 유형과 같은 유형의 수지기판에 마련되고, 공정 S2 내지 공정 S5가 실시되었다. 공정 S5 직후 기판의 수분함유량은 0%이었다. 다음으로, 기판이 22.5℃의 온도 및 50%의 습도에서 480분 동안 세정룸에 남겨지고 수지기판의 수분함유량이 0.055%가 되도록 제어된다. 다음으로 이런 반도체장치는 95℃(가열유닛(핫플레이트) 주변이 대기에 개방됨)에서 가열되고 경과시간도 기록되었고, 반도체장치의 무게가 소정 경과시간 각각에서 전기 화학저울로 측정되었다. 다음으로, 수지기판의 수분함유량이 계산되었다.
[(0.055%의 수분함유량에서 반도체장치의 무게-각 경과시간에서 반도체장치의 무게)/0%의 수분함유량에서 반도체장치의 무게]× 100(%)
도 5에서 좌측 가로좌표 및 세로좌표에 의해 보이는 가열시간에 대한 수분함유량의 관계는 상술한 결과에 의해 마련되었다.
다음 예들에 사용된 수지기판 및 비교예에는 도 3 내지 5를 마련하기 위해 사용된 수지기판의 유형과 동일하다.
(예 1)
다음으로, 반도체소자가 상술한 실시예와 같은 수지기판에 마련되고 공정 S2 내지 S5가 실시되었다. 수지기판을 구비한 반도체소자를 접속하기 위한 범프들의 범프피치(범프간 거리)는 169㎛이다. 솔더부 및 수지기판의 상술한 범프들은 리드프리솔더로 구성된다(보다 상세하게는 Sn3Ag0.5Cu). 이 후, 기판이 22.5℃의 온도 및 50%의 습도에서 480분 동안 세정룸에 남겨진다. 이 시간에서 기판의 수분함유량은 도 3 및 4에 따라 0.055%가 되도록 고려된다. 다음, 반도체장치가 95℃의 온도에서 가열장치에 배치(가열유닛(핫플레이트)의 주위는 대기에 개방됨)된 후 150초 이후 꺼내진다. 이러한 경우에 있어서, 수지기판의 수분함유량은 0.02%였다(도 5). 수지(언더필)는 기판이 가열장치로부터 꺼내어진 후 3분내에 공급된다. 수지의 공급이 3분내에 개시되기 때문에 수지기판의 수분함유량은 0.02%로 생각된다. 열경화성에폭시수지가 수지로 사용되었다. 이후(수지를 채운 직후(수지기판의 수분함유량이 0.02%인 조건 하에서)) 기판은 2시간동안 125℃에서 135℃까지 가열되어 수지를 경화시킨다.
(예2)
0.055%의 수분함유량의 수지기판을 가진 반도체장치가 예1에서와 유사하게 가열장치에 마련되고 330초 이후 꺼내어진다. 이 시간에서, 기판의 수분함유량은 0.017%였다. 수지는 기판이 가열장치로부터 꺼내어진 후 3분내에 공급되었다. 수지의 공급이 3분내에 개시되기 때문에 수지기판의 수분함유량은 0.017%로 생각된다. 다음, 수지가 예1과 유사하게 경화되었다 .
(비교예1)
가열장치에서 기판을 마련하지 않고 0.055%의 수분함유량의 수지기판을 가진 반도체장치로 수지가 공급된 다음 수지가 경화되었다. 수지의 유형 및 경화조건은 예1에서 사용된 것과 동일하다.
(비교예2)
예1과 유사하게, 0.055%의 수분함유량의 수지기판을 가진 반도체장치가 가열장치에 배치되고 90초후 꺼내어졌다. 이 시간에 있어서, 기판의 수분함유량은 0.025%였다. 수지는 기판이 가열장치로부터 꺼내어진 후 3분 내에 공급되었다. 수지의 공급이 3분내에 개시되기 때문에 수지기판의 수분함유량은 0.025%라고 생각된다. 다음 수지가 예1과 유사하게 경화되었다.
(예 및 비교예의 결과)
수분함유량을 가진 각각의 수지(언더필수지) 반도체장치에서 생성된 보이드 들의 수의 관계가 측정되었다. 생성된 보이드들의 수는 SAT(scanning acoustic tomograph)에 의해 그리고 평탄한 단면부에 대해서는 관찰에 의해 계산되었다. 75㎛ 이상의 직경을 가진 보이드들이 생성된 보이드들로서 계산되었다. 결과는 도 5에 보여진다.
수지기판의 수분함유량이 0.02%보다 작거나 동일한 경우 보이드가 생성되지 않는다는 것이 도 5로부터 알 수 있다. 반대로, 비교예들에서는 보이드들이 생성되는 것을 알 수 있다. 많은 보이드들이 비교예1에서 생성되기 때문에, 이런 결과가 도 5에서 보인다. 또한, 기판의 설치시 사용된 열처리공정이 각 비교예들의 각각의 반도체장치에 대해 실시되는 경우, 보이드들에서의 솔더의 침투가 각 경우에 확인되었고 단락회로가 발생되었다. 반대로, 각 실시예에서의 반도체장치가 기판에 배치되는 경우, 보이드의 존재로 인한 단락회로가 야기되지 않고 따라서, 반도체장치의 품질에 어떠한 영향도 발견되지 않았다.
본 발명은 상술한 실시예에 제한되지 않고 본 발명의 사상 및 범위로부터 벗어남 없이 수정 및 변경될 수 있다는 것이 명백하다.
도 1은 본 발명의 실시예에 따른 반도체장치를 도시한 단면도이다.
도 2는 본 발명에 따른 반도체장치를 제조하기 위한 방법을 보여주는 흐름도이다.
도 3은 소정 온도 및 습도에서 수지기판의 보관시간에 대한 수분함유량의 관계를 나타내는 그래프이다.
도 4는 도 3의 부분 확대 그래프이다.
도 5는 가열시간에 대한 수지기판의 함유량의 관계 및 가열시간에 대해 생성된 보이드의 수의 관계를 보여주는 그래프이다.
도 6은 반도체장치의 제조시 사용된 장치의 개략적인 블록도이다.
도 7은 반도체장치의 제조시 사용된 장치의 개략적인 블록도이다.
*도면의 주요부분에 대한 부호의 설명*
1: 반도체장치 11 : 수지기판
12 : 반도체소자 15 : 언더필수지
111 : 빌트업층 112 : 코어층
113 : 솔더레지스트막 114 : 솔더부

Claims (7)

  1. 수지기판 및 수지기판에 실장될 반도체소자를 포함하는 반도체장치를 제조하는 방법에 있어서,
    상기 방법은
    상기 수지기판에 대해 복수의 전기전도성범프들을 통해 상기 반도체소자와 상기 수지기판을 전기적으로 접속하는 단계;
    상기 범프들을 통해 상기 반도체소자와 상기 수지기판의 접속을 유지하면서 상기 수지기판과 상기 반도체소자를 가열함으로써 상기 수지기판의 수분함유량을 0.02%보다 낮거나 동일하게 제어하는 단계; 및
    상기 반도체소자, 상기 수지기판 및 상기 범프에 의해 둘러싸인 공간을 수지로 채우고 수지를 경화시키는 단계를 포함하고,
    상기 수지로 공간을 채우고 수지를 경화하는 단계는 상기 수지기판의 수분함유량이 0.02%보다 낮거나 동일한 조건 하에서 상기 수지로 공간을 채우는 단계를 포함하는 반도체장치를 제조하는 방법.
  2. 제1항에 있어서,
    상기 방법은 상기 수지기판의 수분함유량에서 시간변화를 결정하는 단계;
    수분함유량을 제어하는 단계에서 사용된 가열온도에서 가열시간 동안 상기 수지기판의 수분함유량의 관계를 결정하는 단계; 및
    상기 수지기판 및 상기 반도체소자를 가열함으로써 상기 수지기판 및 상기 반도체소자의 가스를 제거하여 상기 수지기판의 성분으로부터 가스를 제거하는 단계로서, 상기 수지기판의 상기 복수의 전기전도성범프들을 통해 반도체소자와 수지기판을 전기적으로 접속하는 단계 후, 그리고 수분함유량을 제어하는 단계 전에, 상기 수지기판 및 반도체소자의 가스를 제거하는 단계;를 더 포함하고,
    상기 수지기판 및 반도체소자의 가스를 제거하는 단계의 완료 후 수분함유량을 제어하는 단계의 개시시까지 경과한 시간이 결정되고 수분함유량을 제어하는 단계 직전 상기 수지기판의 수분함유량이 상기 수지기판의 수분함유량의 시간변화에 기초해 결정되고,
    수분함유량을 제어하는 단계에서의 가열시간이, 상기 결정된 수분함유량, 및 수분함유량을 제어하는 단계에서의 가열온도에서 상기 수지기판의 수분함유량과 가열시간 사이의 관계에 기초해 결정되어, 상기 수지기판의 수분함유량이 상기 수분함유량을 제어하는 단계에서 0.02%보다 낮거나 동일하게 제공되는 반도체장치를 제조하는 방법.
  3. 제2항에 있어서, 상기 반도체소자, 상기 수지기판 및 상기 범프를 상기 수지로 채우는 단계 후, 상기 반도체소자, 상기 수지기판, 상기 범프 및 상기 수지를 가열함으로써 상기 수지를 경화하는 단계를 더 포함하고,
    상기 수지기판 및 반도체소자의 가스를 제거하는 단계에서 가열온도가 수분함유량을 제어하는 단계에서의 가열온도 및 상기 수지를 경화하는 단계에서의 가열 온도 보다 높은 반도체장치를 제조하는 방법.
  4. 제1항에 있어서, 상기 범프에 접속된 솔더부는 상기 수지기판의 표면에 형성되고 상기 범프 및 상기 솔더부는 리드프리솔더로 형성된 반도체장치의 제조방법.
  5. 제1항에 있어서, 인접한 범프들 사이의 거리는 200㎛ 보다 적거나 동일한 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 수지기판은 교대로 배치된 절연층 및 컨덕터인터커넥트층들로 구성된 빌트업기판이고, 기판의 표면에 개구를 가진 절연막을 가지고, 상기 절연층은 수지를 함유하는 반도체장치를 제조하는 방법.
  7. 제1항에 따른 반도체장치를 제조하는 방법에 의해 제조된 반도체장치.
KR1020090027951A 2008-04-03 2009-04-01 반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치 KR101067429B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090027951A KR101067429B1 (ko) 2008-04-03 2009-04-01 반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-096912 2008-04-03
KR1020090027951A KR101067429B1 (ko) 2008-04-03 2009-04-01 반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치

Publications (2)

Publication Number Publication Date
KR20090105847A KR20090105847A (ko) 2009-10-07
KR101067429B1 true KR101067429B1 (ko) 2011-09-27

Family

ID=41535508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090027951A KR101067429B1 (ko) 2008-04-03 2009-04-01 반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치

Country Status (1)

Country Link
KR (1) KR101067429B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167836A (ja) 1997-08-21 1999-03-09 Fujitsu Ltd 半導体チップ実装方法
KR100398716B1 (ko) 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US20050227475A1 (en) 2004-03-18 2005-10-13 Yu-Chih Chen Method of conductive particles dispersing
KR20070116895A (ko) * 2005-04-06 2007-12-11 마쯔시다덴기산교 가부시키가이샤 플립 칩 실장 방법 및 범프 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167836A (ja) 1997-08-21 1999-03-09 Fujitsu Ltd 半導体チップ実装方法
KR100398716B1 (ko) 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US20050227475A1 (en) 2004-03-18 2005-10-13 Yu-Chih Chen Method of conductive particles dispersing
KR20070116895A (ko) * 2005-04-06 2007-12-11 마쯔시다덴기산교 가부시키가이샤 플립 칩 실장 방법 및 범프 형성 방법

Also Published As

Publication number Publication date
KR20090105847A (ko) 2009-10-07

Similar Documents

Publication Publication Date Title
JP2012064911A (ja) パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
KR20110032492A (ko) 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법
JP3334693B2 (ja) 半導体装置の製造方法
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
TW200950626A (en) Method of making printed wiring board and method of making printed circuit board unit
JP5530859B2 (ja) 配線基板の製造方法
KR100690245B1 (ko) 저융점 솔더를 이용한 솔더 접합 방법 및 이를 이용한 볼그리드 어레이 패키지의 수리 방법
US8546922B2 (en) Wiring board
US20090250826A1 (en) Process for manufacturing semiconductor device and semiconductor device manufactured by such process
US20050012208A1 (en) Method of surface-mounting semiconductor chip on PCB
KR101067429B1 (ko) 반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20070041369A (ko) 전자소자의 생산방법
JP2014143316A (ja) フリップチップ部品の樹脂封止方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
KR101109240B1 (ko) 반도체 패키지 기판의 제조방법
JP6069960B2 (ja) 半導体パッケージの製造方法
CN100543954C (zh) 被动组件黏着制程方法及被动组件
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法
JP2005340230A (ja) プリント配線板および部品実装体の製造方法
JP2010171367A (ja) 配線基板
JP3967989B2 (ja) 半田バンプ付き配線基板の製造方法
JP6680608B2 (ja) 配線基板およびその製造方法
JP4142947B2 (ja) 配線基板の製造方法
JP2010050212A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee