KR20070041369A - 전자소자의 생산방법 - Google Patents

전자소자의 생산방법 Download PDF

Info

Publication number
KR20070041369A
KR20070041369A KR1020060099492A KR20060099492A KR20070041369A KR 20070041369 A KR20070041369 A KR 20070041369A KR 1020060099492 A KR1020060099492 A KR 1020060099492A KR 20060099492 A KR20060099492 A KR 20060099492A KR 20070041369 A KR20070041369 A KR 20070041369A
Authority
KR
South Korea
Prior art keywords
solder
heating
solvent
temperature
resin component
Prior art date
Application number
KR1020060099492A
Other languages
English (en)
Other versions
KR100771644B1 (ko
Inventor
데루지 이노마타
마사토시 스기우라
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20070041369A publication Critical patent/KR20070041369A/ko
Application granted granted Critical
Publication of KR100771644B1 publication Critical patent/KR100771644B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06Solder feeding devices; Solder melting pans
    • B23K3/0646Solder baths
    • B23K3/0692Solder baths with intermediary means for bringing solder on workpiece, e.g. rollers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 땜납 속의 보이드(void)를 감소시키고 땜납을 확실히 용융시킬 수 있는 전자소자의 생산방법을 제공한다. 위의 전자소자는 금속접합(전극 (11))을 가진 요소(기판(1))을 포함하는 것으로서, 위의 전자소자의 생산방법은,
위의 접합(전극(11))에 용제, 수지성분, 활성제 및 용가재를 포함한 땜납(5)을 공급하는 단계와; 제1가열온도로 소정의 시간동안 땜납에 열을 가하고 유지하는 제1가열공정을 수행하는 단계와; 용제와 수지성분을 증발시키기 위해 제1가열온도보다 높은 제2가열온도로 일정시간동안 땜납에 열을 가하고 유지하는 제2가열공정을 수행하는 단계; 및 땜납에 열을 가하여 땜납을 녹이는 제3가열공정을 수행하는 단계; 를 포함하여 구성된다.
땜납, 반도체소자, 땜납범프, 보이드(void), 산화막, 접합

Description

전자소자의 생산방법{METHOD OF MANUFACTURING AN ELECTRONIC COMPONENT}
상기 본 발명의 효과와 양태는 다음에서 설명하는 도면의 설명에 의해 보다 명료해진다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 땜납범프를 생성하는 단계를 보여주는 패턴다이어그램이다.
도 2는 리프로 화로(a reflow furnace)를 보여주는 패턴다이어그램이다.
도 3은 땜납의 가열 양상을 보여주는 그래프이다.
본 발명은 전자소자의 생산방법에 관한 것이다.
땜납은 전통적으로 전자소자를 형성하는 요소들 간의 결합에 주로 사용되고 있다.
예를 들어, 어느 전자소자를 형성하는 제1요소와 제2요소는 아래에서 설명하는 바와 같이 땜납에 의해 서로 결합된다.
땜납(전도성 Paste)은 전자소자를 형성하는 제1요소와 제2요소의 접합면에 제공되고, 제2요소가 제1요소 위에 위치하게 된다. 그 다음, 제1요소 및 제2요소는 땜납이 녹지 않을 정도의 온도로 소정의 시간동안 예열(preheated)된다.
예열은 제1요소 및 제2요소의 온도를 균등하게(to uniform) 하기 위하여 수행된다.
예열이 완성될 시기에 이르러서는 땜납의 온도는 상승하고, 땜납을 녹이기 위한 주 가열공정(main heating)이 수행된다.
그 후, 땜납은 제1요소 및 제2요소와 함께 결합되도록 냉각된다( 예컨데, 일본 공개공보 제2004-6682호).
다음과 같은 방법이 제안된다. 그것은, 땜납이 제1요소의 면에 공급되고, 예열이 행해지며, 땜납 속에 존내하는 용제(solvent)가 증발한다. 그 다음, 땜납을 녹이기 위하여, 땜납의 녹는점과 동일하거나 그 이상의 온도로 가열하여 제2요소가 결합된다( 예컨데, 일본 공개공보 제2000-68639호).
나아가, 다음과 같은 방법이 제안된다. 제1요소와 제2요소가 땜납이 그 사이에 위치되도록 정열되고, 플럭스(flux)를 증발시키기 위해 가열된다. 그 다음, 땜납을 천천히 녹인다( 예컨데, 일본 공개공보 제8-281421호).
그러나, 위의 참조문헌에서 제시된 기술들은 다음과 같은 점에서 문제점이 있다.
위의 일본 공개공보 제2004-6682호, 제2000-68639호, 제8-281421호 등에서 제시된 기술은, 제1요소와 제2요소를 결합시키는 땜납에 많은 수의 보이드(voids)가 발생하고, 그 보이드를 감소시키기가 곤란하다. 땜납에 존재하는 다수의 보이드는, 제1요소와 제2요소간 결합에 있어서의 신뢰성을 저하시킨다.
위의 일본 공개공보 제2004-6682호, 제2000-68639호, 제8-281421호 등에서 제시된 기술은, 땜납이 잘 녹지 않는다는 문제도 있다.
상기 문제점들은, 전자소자를 형성하는 제1요소와 제2요소가 땜납에 의해 결합되는 경우뿐만 아니라, 위의 일본 공개공보에 제시된 기술에 따르면, 전자소자를 형성하는 요소에 땜납범프(solder bumps)가 형성되는 경우에도 발생한다.
더욱 구체적으로, 땜납 속에 다수의 보이드가 남아있고, 땜납이 충분히 녹지 않기 때문에, 필요한 모양을 가지는 땜납범프가 생기지 않는다.
일본 공개공보 제2004-6682호에 제시된 기술에 대하여, 본 발명자는 땜납 속에 존재하는 다수의 보이드를 줄이는 것이 곤란한 이유는 다음과 같다고 추측한다.
일본 공개공보 제2004-6682호의 도 3에서 볼 수 있듯이, 주 가열공정은 땜납이 용융상태로 있을 때, 보이드를 발생시키고, 발생된 보이드는 위쪽으로 상승하여 제거됨으로써 땜납 속에 남아 있지 않도록 한다.
그러나, 용융된 땜납으로부터 보이드를 제거하기 위해서는 보이드의 내압이 그 표면장력보다 커야만 한다. 내압을 높이기 위해서는 땜납이 녹는점보다 높은 온도로써 가열되어야 한다. 여기서, 전자소자를 형성하는 요소가 고온을 견디지 못하고 질적으로 저하될 가능성이 있다. 이러한 이유로 인하여 일본 공개공보 제2004-6682호에서는 땜납으로부터 보이드를 제거하여 그 수를 감소시키는 것이 곤란하다고 여겨진다.
일본 공개공보 제2000-68639호에 제시된 기술에 대하여, 본 발명자는 땜납 속의 보이드의 수를 감소시키는 것이 곤란한 이유는 다음과 같다고 추측한다.
발생된 보이드는, 땜납 속의 용제(solvent)와 수지성분(a resin component)의 증발에 기인하는 것으로 보인다.
일본 공개공보 제2000-68639호에서는, 땜납 속의 용제는 예열에 의해 증발하지만, 땜납 속의 수지성분의 증발은 전혀 일어나지 않는 것으로 여겨진다. 따라서, 땜납 속의 잔여 보이드가 충분히 감소되기 않는 것으로 생각된다.
일본 공개공보 제8-281421호에서는, 비록 땜납 속의 플럭스(flux)의 증발이 기술되어 있지만, 플럭스 내의 용제 또는 수지성분 중 어느 것이 증발하는지에 대해서는 분명하지 않다. 본 발명자는 일본 공개공보 제2000-68639호에 대한 설명에서 밝힌 바와 같이, 다수의 보이드를 충분히 제거하기 어려운 것은 오직 용제만이 증발할 경우라고 생각된다.
나아가, 상기 일본 공개공보에서 제시된 기술에서, 본 발명자는 땜납이 충분히 용융되지 않는 이유가, 땜납의 표면에 형성된 산화막(an oxide film)이 충분히 제거되지 않았기 때문이라고 생각한다. 본 발명자는 땜납의 표면 위에 형성되는 산화막이 땜납의 용융을 방해하는 것이라고 추측하고 있다.
본 발명은, 땜납을 확실히 녹일 수 있도록 함으로써 땜납 속의 보이드를 감소시키는 전자소자의 생산방법을 제공하는데 있다.
본 발명은 상기 설명한 지식과 가정하에서 제공된다.
본 발명에 따르면, 금속 접합부를 가지는 요소를 포함한 전자소자의 생산방 법이 제공된다. 본 발명의 전자소자의 생산방법은, 용제(a solvent)와 수지(a resin)성분, 활성제(an activator) 및 용가재(a brazing filler metal)로 이루어진 땜납을 제공하는 단계와; 땜납에 열이 가해지고, 소정의 시간동안 그 온도를 유지하는 제1가열공정과; 땜납에 열이 가해지고, 용제와 수지성분을 증발시키기 위해 제1가열공정의 온도보다 높은 온도로 소정의 시간동안 그 온도를 유지하는 제2가열공정; 및 땜납에 열이 가해져 땜납을 녹이기 위한 제3가열공정; 을 포함한다.
땜납 속에 포함된 활성제는, 용제가 땜납 속에 충분히 포함된 상태에서 작용하여 땜납(5)의 표면 위에 형성된 산화막(an oxygen film)을 제거한다.
본 발명에 따르면, 제1가열공정의 온도는 땜납 속의 용제와 수지성분의 증발에 필요한 제2가열공정의 온도보다 낮다.
그러므로 용제가 땜납 속에서 충분히 포함되어 있기 때문에 제1가열공정에서 활성제가 충분히 그 기능을 수행하고, 땜납의 표면에 형성된 산화막이 확실히 제거될 수 있다. 이와 같은 방법에서, 제3가열공정이 수행되고, 거기서 땜납은 확실히 녹는다.
나아가, 땜납은 소정의 시간동안 제1가열온도로 유지되므로 땜납의 표면 위에 형성된 산화막이 확실히 제거될 수 있다.
본 발명에 있어서, 제2가열공정은 용제와 수지성분을 증발하기 위하여 수행된다. 이러한 이유로, 제3가열 및 땜납의 용융공정에서는 용제와 수지성분의 증발은 거의 일어나지 않는다. 그러므로 땜납 속에 발생한 보이드의 수는 충분히 감소될 수 있다.
또한, 본 발명에 있어서, 소정의 시간동안 땜납이 제2가열온도로 유지되기 때문에 용제와 수지성분은 더욱 확실히 증발될 수 있다.
이 경우, 본 발명에 있어서, 제1가열온도는 소정의 온도범위 내에서 다소 떨어질 수 있고, 땜납의 온도가 소정의 시간동안 유지되는 동안 땜납의 온도도 제1가열온도의 범위 내에서 다소 변동할 수도 있다.
이와 유사하게, 제2가열온도 또한 소정의 범위 내에서 다소 떨어질 수 있다.
제2가열공정은, 제1가열온도보다 높은 제1-2가열온도로 땜납에 열을 가하고, 용제와 수지성분 중 어느 하나를 증발하기 위해 소정의 시간동안 그 온도로 유지하는 단계와; 제1가열온도 및 제1-2가열온도보다 높은 제2-2가열온도로 땜납에 열을 가하고, 용제와 수지성분 중 다른 어느 하나를 증발시키기 위해 그 온도를 유지하는 단계; 를 포함할 수 있다.
이하, 본 발명을 첨부된 도면에 따라 설명한다. 당업자의 입장에서 본 발명의 기술을 사용한 많은 변형이 가능하며, 또한, 본 발명이, 설명을 보조하기 위한 도면에 의해 제한되지 않는다.
이하, 본 발명의 실시예에 따른 전자소자의 생산방법의 개요를 설명한다.
본 발명의 실시예에 따른 전자소자의 생산방법은, 금속접합(전극11)을 갖는 요소(기판1)을 포함하는 전자소자를 생산하는 방법으로서, 접합(전극11)에 용제, 수지성분, 활성제, 요변제(a thixotropic agent) 및 금속 용가재(a brazing filler metal)가 포함된 땜납(5)을 공급하는 단계와; 땜납(5)에 열을 가하고, 소정의 시간동안 그 온도를 유지하는 제1가열공정과; 땜납(5)에 열을 가하고, 제1가열공정시의 온도보다 높은 온도로 소정의 시간동안 그 온도를 유지하여 용제와 수지성분을 증발시키는 제2가열공정과; 땜납(5)에 열을 가하여 땜납을 녹이는 제3가열공정; 을 포함한다.
이하, 전자소자의 생산방법을 설명한다.
도 1a에 나타낸 바와 같이, 실리콘 웨이퍼와 같은 기본소재(10)와 기본소재의 상면에 형성된 전극(11)을 가지는 기판(1)이 준비된다.
기판(1)은 실리콘 삽입체(a silicon interposer), 회로기판 또는 이와 유사한 것이다.
전극(11)은 금속으로 된 것으로서, 접합으로서의 역할을 한다. 다수의 전극(11)이 배열된다.
전극(11)의 배열패턴에 상응하는 복수의 개구부(41)를 가지는 금속 마스크(4)가 준비된다. 위의 마스크(4)는 기판(1) 위에 배열된다.
땜납(5)은 예컨데,스퀴지(squeegee,6)등을 사용하여 금속 마스크(4) 위에 코팅된다. 여기서, 땜납(5)은 금속 마스크(4)의 개구부(41)내에 채워지고, 접합으로서 기능을 하는 기판(1)의 전극(11)에 공급된다.
이 경우, 땜납(5)은, 용제(a solvent), 수지성분(a resin component), 활성제(an activator), 요변제(a thixotropic agent) 및 용가재(a brazing filler metal)를 포함하고 있다.
플럭스는 용제, 수지성분, 활성제 및 요변제로 구성된다.
용제는 유기용제(an orgarnic solvent)를 포함한다. 이 때, 용제는 단일 타 입의 유기용제로 구성될 수도 있고, 서로 다른 타입의 유기 용제를 포함할 수도 있다.
수지성분은 예컨데, 송진(rosin)과 같은 천연 수지, 송진 유도체(a rosin modified derivative), 페놀수지, 아크릴 수지와 이와 유사한 합성수지를 포함한다.
활성제는 땜납 위에 형성되는 산화막을 제거하기 위해 사용된다. 예를 들어, 활성제는 유기산염(유기 아민 염화수소(organic amine hydrochloride)) 또는 할로겐화수소염(hydrogen halide salt)을 포함한다.
용가재는 예를 들어 납,은,구리,인동,알루미늄,니켈,주석 및 이와 유사한 금속을 포함한다. 이러한 금속들은 하나 또는 둘 이상의 조합으로 사용될 수 있다.
바람직하게는, 85 중량% 이상의 납과 15 중량% 이하의 주석을 포함한(소위,경납이라고 한다) 용가재가 사용된다.
금속 마스크(4)는 기판(1)로부터 제거된다. 도 1b에서 나타낸 바와 같이, 전극(11)위에 땜납(5)이 찍혀 있는(printed) 상태가 된다.
상면에 땜납(5)이 프린트된 기판(1)은, 도 2와 같이 리프로 화로(a reflow furnace,7)로 보내져 가열된다.
이 때, 리프로 화로(7)내는, 바깥 공기의 산소보다 낮은 산소집중(an oxygen concentration)을 가진 저산소 분위기(a low-oxygen atmosphere)이다.
리프로 화로(7) 안에는 각각 다른 온도로 세팅된 다수의 히터(71-71a,71b,71c)가 배치된다. 기판(1)은 각 컨베이어(도시하지 않음)에 의해 각 히터 들 위에 놓여져 땜납(5)에 열이 가해진다.
이 경우, 땜납(5)에 가해지는 가열 양상은 도 3에 나타난 바와 같다.
기판(1)은 제1히터(71a)위에 위치한다. 땜납(5)은 제1히터(71a)에 의해 가열된다(제1가열공정). 여기서, 땜납(5)의 온도는 제1가열온도까지 상승하게 된다. 제1가열온도에서, 땜납(5) 속의 용제와 수지성분은 거의 증발이 일어나지 않는다. 이 경우, 제1가열온도는 예를 들어, 땜납(5) 속의 용제, 수지성분 및 가용재의 타입에 따라 다르지만 약 140℃~170℃ 정도가 된다.
땜납(5)의 온도가 제1가열온도에 도달하면 땜납(5)은 소정의 시간동안 그 온도로 유지된다. 예를 들어, 땜납(5)은 제1가열온도에서 30~120 초 동안 유지된다(도 3에서 T1=30~120 초이다). 땜납(5)이 소정의 시간동안 제1가열온도로 유지되는 동안 땜납(5)의 온도는 제1가열온도의 범위내에서 다소의 변동이 있을 수 있다.
제1가열공정에 있어서, 제1가열온도가 땜납(5) 속의 활성제와 수지성분이 작용하는데 필요한 시간동안 유지되므로, 땜납(5)의 표면 위에 형성된 산화막이 충분히 제거된다.
여기서, 상기 설명한 바와 같이, 리프로 화로(7)내의 분위기가 저산소 상태이기 때문에 땜납(5)의 표면에 형성된 산화막이 제거된 이후에는 거의 산화막이 다시는 형성되지 않는다고 볼 수 있다.
그 다음, 기판(1)은 컨베이어(도시하지 않음)에 의해 제2히터(71b)로 이송된다. 제2히터(71b)의 온도는 제1히터(71a)의 온도보다 높게 설정되어 있다.
기판(1)이 제2히터(71b)위에 놓여지면, 땜납(5)에 열을 가하기 위한 가열(제 2가열공정)이 이루어진다. 여기서, 땜납(5)의 온도는 제1가열온도보다 높은 제2가열온도까지 높아진다. 제2가열온도는 땜납(5) 속의 용제와 수지성분이 증발하는 온도로서, 땜납(5)의 녹는점보다는 낮다.
땜납(5)은 소정의 시간동안(예컨데,T2=30초 이상이고, 90초 이하) 땜납(5) 속의 용제와 수지성분을 증발시키기 위해 제2가열온도로 유지된다(제2가열공정).
여기서, 제2가열온도는 예를 들어, 용제, 수지성분, 용가재 및 기타 땜납(5) 속 성분의 타입에 따라 다르지만 약 290℃ 이상이고, 이것은 땜납(5)의 녹는점보다 낮은 온도이다.
땜납(5)이 소정의 시간동안 제2가열온도로 유지되는 동안, 땜납(5)의 온도는 제2가열온도의 범위내에서 다소 변동할 수 있다.
기판(1)은 도시되지 않은 컨베이어에 의해 제3히터(71c)위로 이송된다. 제3히터(71c)의 온도는 제2히터(71b)의 온도보다 높게 설정되어 있다.
기판(1)이 제3히터(71c)위에 놓여지면, 땜납(5)에 가열과정(제3가열과정)이 행해진다. 여기서, 땜납(5)의 온도는 땜납(5)의 녹는점보다 같거나 높다.
여기서, 85% 이상의 납과 15% 이하의 주석이 포함된 용가재를 포함하는 땜납(5)이 사용될 경우, 땜납(5)의 온도는 예를 들어 300℃ 이상으로 설정된다(제3가열공정).
위의 방법에 있어서, 땜납(5)는 녹으면서 기본 소재(10) 위의 전극(11)과 접합한다.
땜납(5)이 녹는점 또는 그 보다 높은 온도에서 소정의 시간(도3의 T3)동안 가열된 후에, 기판(1)은, 땜납(5)을 서냉시키기 위해 컨베이어에 의해 제3히터(71c)로부터 제거된다. 여기서, 전극(11)위의 땜납(5)은 응고되어 도 1c와 같이 소정 형상의 땜납범프(2)를 형성하게 된다. 더욱 구체적으로, 기판(1)과, 기판(1)의 전극(11)위에 형성된 땜납범프(2)를 가진 반도체소자(전자소자)가 얻어진다.
이하, 본 실시예의 효과를 설명한다.
땜납(5)속에 포함된 활성제는 용제가 땜납(5)속에 충분히 포함된 상태로 작용하여 땜납(5)의 표면 위에 형성되는 산화막을 제거한다.
본 실시예에서, 땜납(5)은 그 속에 포함된 용제와 수지성분을 증발시키는 제2가열공정의 온도보다 낮은 제1가열온도에서 가열된다. 이러한 이유로, 땜납(5)이 소정의 시간동안 제1가열온도로 유지되는 제1가열공정에서는, 용제가 충분히 포함되어 있기 때문에 활성제는 충분히 그 기능을 발휘할 수 있는 것이다. 따라서, 땜납(5)의 표면 위에 형성된 산화막이 확실히 제거될 수 있다.
소정의 시간동안 제1가열온도로 땜납(5)이 유지되는 제1가열공정에 있어서, 제1가열온도는 제2가열온도보다 낮기 때문에 땜납(5) 속의 수지성분은 거의 증발이 일어나지 않는다. 따라서, 땜납(5)의 표면 위에 형성되는 산화막은 수지성분의 조작(operating)에 의해 확실히 제거될 수 있다.
나아가, 본 실시예에서는, 땜납(5)이 제1가열온도로 소정시간동안 유지되므로, 산화막이 확실히 제거될 수 있다.
여기서, 산화막이 확실히 제거되기 때문에 땜납(5)의 용융공정에서도 땜납(5)을 확실히 녹일 수 있게 되며, 따라서, 원하는 형상의 땜납범프(2)를 얻을 수 있게 된다.
본 실시예에서, 땜납(5)는 용제와 수지성분을 증발시키기 위해 땜납(5)의 녹는점보다 낮은 제2가열온도로 유지된다. 따라서, 땜납(5)이 녹을 때에는 용제와 수지성분의 증발은 거의 일어나지 않는다.
여기서, 땜납(5)이 녹을 때에는 용제 및 수지성분의 증발이 일어나지 않으므로, 땜납(5) 속(이 경우에는 땜납범프(2))에 형성된 보이드의 수는 충분히 감소될 수 있다.
땜납(5)은 소정의 시간동안 제2가열온도로 유지되므로, 용제와 수지성분은 더욱 확실히 증발될 수 있다.
따라서, 땜납범프(2)내의 보이드의 수가 감소되므로, 전통적으로 땜납범프(2)가 형성된 이후 행해지는 보이드 검사공정(a void inspection step)이 생략될 수 있게 된다.
땜납범프(2)내의 보이드를 제거하기 위하여, 진공 리프로 화로(a vacuum reflow furnace)가 사용될 수 있지만, 진공 리프로 화로는 값이 비싸고 반도체소자의 생산단가가 높아지는 단점이 있다.
이와는 반대로, 본 실시예에서는 전통적인 리프로 화로(7)가 사용될 수 있다. 땜납범프(2)내의 보이드는 오로지 리프로 화로(7)내에 있는 히터(71-71a,71b,71c)의 온도를 조절하는 것에 의해서만 제거될 수 있다. 따라서, 반도체소자(3)의 생산단가의 상승을 막을 수 있다.
본 발명은 상기 실시예에 한정되지 않는다. 본 발명의 목적범위 내의 변형, 개량 내지 이와 유사한 것들은 본 발명의 범위에 포함된다.
본 실시예에서, 제1가열온도, 제2가열온도 및 제3가열온도가 예시되어 있으나, 이는 상기 온도에 한정되지 않는다. 제1가열온도, 제2가열온도 및 제3가열온도는 땜납을 구성하는 용제,수지성분,용가재 및 활성제의 종류 또는 땜납이 적용될 소자의 재료 등에 따라 적절히 선택될 수 있는 것이다.
본 실시예에서, 땜납범프(2)는 기판(1)위에 형성된다. 그러나, 본 발명은 위 실시예의 위치배열(configuration)에 한정되지 않는다. 예를 들어, 본 발명에 따른 전자소자의 생산방법을 사용함으로써, 금속접합의 기능을 하는 전극(11)을 가진 기판(1)과 금속접합의 기능을 하는 단자를 가진 반도체패키지는, 전자소자로서 반도체소자를 생산하기 위해 땜납에 의해 서로 연결될 수도 있다.
좀 더 구체적으로, 금속접합(전극(11))을 가지는 요소(기판(1))의 접합(전극(11)) 위의 땜납(5)이 녹은 상태에서, 다른 요소(반도체패키지)의 금속접합(단자)이 또 다른 요소(반도체패키지)의 땜납과 접촉된다.
나아가, 본 실시예에서 복수의 히터(71-71a,71b,71c)를 가지는 리프로 화로(7)는 땜납범프(2)를 형성하기 위해 사용하였으나, 본 발명은 이에 한정되지 않는다. 오직 하나의 히터를 가지는 리프로 화로도 사용될 수 있다. 이 경우, 히터의 온도는 높아질 것이고 땜납의 가열공정을 수행하도록 제어될 수 있다.
본 실시예의 제2가열공정에 있어서, 땜납(5)속의 용제와 수지성분은 동일한 온도에서 증발하지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 땜납 속의 용제와 수지성분이 매우 다른 온도(예컨데, 용제의 증발온도가 수지성분의 증발온도 보다 상대적으로 매우 낮을 때)에서 증발할 때에는, 용제의 최고 용융점 부근에서 소정시간동안 열이 가해진 이후에 수지성분의 최고 용융점 부근에서 일정시간동안 열이 땜납에 가해 질 수 있다.
즉, 본 발명의 제2가열공정은 두 단계의 가열공정을 포함할 수 있는 것이다. 제2가열공정은, 제1가열온도보다 높은 제1-2가열온도(용제의 최고증발온도)로 일정시간동안 열을 가하며 유지하는 단계와, 제1가열온도 및 제1-2가열온도보다 높은 제2-2가열온도(수지성분의 최고증발온도)로 일정시간동안 열을 가하며 이를 유지하는 단계를 포함할 수 있다.
그러나, 용제와 수지성분의 최고증발온도가 거의 같은 경우에 있어서는, 그 온도로 일정시간동안 열이 가해질 때면 용제는 당연히 증발할 것이다. 이러한 이유로, 수지성분의 최고증발온도(용제와 수지성분의 최고증발온도 중 높은 온도)로 열을 가하는 것만으로도 용제와 수지성분을 모두 증발시킬 수 있게 될 것이다.
(실험예)
이하, 본 발명의 실험예를 설명한다.
상기 실시예와 같이, 실리콘 웨이퍼인 기본소재와 그 기본 소재 위에 형성된 전극을 포함하는 기판이 구비되었다.
땜납은 상기 실시예에서와 같은 방법으로 기판의 전극 위에 프린트되었다.
땜납은, 용제(유기용제), 수지성분(송진(rosin)), 활성제(유기 아민 염화수소), 요변제 및 용가재(95중량%의 납과 5중량%의 주석)를 포함한 땜납이 사용되었다.
상기 실시예에서와 같이, 땜납은 땜납범프를 형성하기 위해 가열되었다.
이 경우, 제1가열온도는 140℃~170℃로 세팅되며, 30~120초 동안 유지되었다.
제2가열온도는 290℃ 이상이며 땜납의 용융점 이하로 세팅되었다. 땜납은 제2가열온도로 30초 이상 90초 이하로 유지되었다.
땜납의 용융공정에 있어서는, 땜납의 온도는 308℃ 이상이었다.
위 실험예에서, 땜납은 용융될 수 있었으며 형성된 땜납범프의 형상은 반구형(semispherical)이었으며, 원하는 형상이 얻어졌다.
이러한 효과는 땜납이 제1가열온도로 소정시간동안 가열될 때, 용제와 수지성분은 거의 증발이 일어나지 않고 억제되므로 땜납의 표면 위에 형성된 산화막을 제거하기 위한 활성제가 충분히 그 기능을 발휘하기 때문이다.
각 땜납범프 내의 보이드는 X-ray 검사장치에 의해 관찰되었다.
X-ray 검사장치의 X-ray 전송이미지를 사용함으로써 보이드의 수를 관측하는데, 땜납범프 면적의 10%이상의 면적을 가지는 것들(결합도에 역효과를 내는 것으로 생각됨)만이 산입되었다.
이 경우, 땜납범프 면적의 10%이상의 면적을 가지는 보이드는 관측되지 않았으므로, 보이드의 생성률은 0%이었다.
땜납은 용제와 수지성분을 충분히 증발시키기 위하여 소정의 시간동안 제2가열온도로 가열되었기 때문에, 땜납범프 면적의 10%이상의 면적을 가지는 보이드는 관측되지 않았던 것으로 생각된다.
위 실험예에 사용된 X-ray 검사장치는 땜납범프가 형성되는 기판에 X-ray를 조사(irradiate)하는 X-ray 발생기와, X-ray 발생기로부터 방출되거나 기판을 통해 전송된 X-ray의 전송이미지를 탐지하는 X-ray 전송이미지 발생장치 및 부대장치를 가지고 있다.
(비교예)
위 실험예에서와 같은 기판이 준비되고 기판위의 전극 상에 땜납이 프린트되었다.
비교예에서는, 제2가열온도로 소정의 시간동안 유지되는 제2가열공정이 수행되지 않았다.
이외의 부분은 상기 실험예와 동일하다.
땜납범프 내의 보이드는 상기 실험예와 같은 X-ray 검사장치에 의해 관측되었다. X-ray 전송이미지에서 땜납범프 면적의 10%이상의 면적을 가지는 보이드만이 산입되었다. 결과적으로, 땜납범프 면적의 10%이상의 면적을 가지는 보이드의 발생률( 즉, (보이드가 생성된 땜납범프의 수)/(전체 범프의 수))는 2.2% 이었다.
위의 비교예에서, 땜납에 대한 제2가열공정이 행해지지 않았다. 결과적으로, 땜납은 용제와 수지성분이 충분히 증발되지 아니한 상태에서 녹은 것이라 생각되고, 많은 수의 보이드가 생성된 것으로 판단된다.
본 발명이 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 및 범위를 일탈하지 아니한 변경이나 변형이 가해질 수 있음은 분명하다.
상기와 같은 구성을 가지는 전자소자의 생산방법은, 땜납(5)속에 포함된 활성제가 땜납(5)속에 충분히 포함된 상태의 용제로 인하여 땜납(5)의 표면 위에 형성되는 산화막을 유효 적절하게 제거할 수 있다.
나아가, 산화막이 확실히 제거되기 때문에 땜납(5)의 용융공정에서도 땜납(5)을 확실히 녹일 수 있게 되며, 따라서, 원하는 형상의 땜납범프(2)를 얻을 수 있게 된다.

Claims (6)

  1. 금속 접합(a metal junction)을 가지는 요소(member)를 포함하는 전자소자의 생산방법에 있어서,
    상기 접합에 용제(a solvent),수지성분(a resin component),활성제(an activator) 및 용가재(a brazing filler metal)를 포함한 땜납을 공급하는 단계와;
    제1가열온도로 일정시간동안 땜납에 열을 가하며 유지하는 제1가열공정을 수행하는 단계와;
    상기 제1가열온도보다 높은 제2가열온도로 일정시간 땜납에 열을 가하여 상기 용제와 수지성분을 증발시키기 위한 제2가열공정을 수행하는 단계; 및
    제3가열온도로 열을 가하여 상기 땜납을 용융시키는 제3가열공정을 수행하는 단계; 를 포함하는 전자소자의 생산방법.
  2. 제1항에 있어서, 상기 제1가열공정에서 땜납의 표면 위에 형성된 산화막(an oxide film)이 제거되는 것을 특징으로 하는 전자소자의 생산방법.
  3. 제2항에 있어서, 상기 제1가열공정에서, 땜납에 포함된 용제와 수지성분의 증발이 억제되는 동안에 상기 산화막이 제거되는 것을 특징으로 하는 전자소자의 생산방법.
  4. 제1항에 있어서, 상기 제2가열공정의 제2가열온도가 상기 땜납의 용융점보다 낮은 것을 특징으로 하는 전자소자의 생산방법.
  5. 제1항에 있어서, 상기 요소(member)는 접합으로서 전극(an electrode)을 가지는 기판(a substrate)이고,
    상기 전자소자는 상기 기판과, 기판의 전극 위에 형성된 땜납범프(a solder bump)를 가지는 반도체소자인 것을 특징으로 하는 전자소자의 생산방법.
  6. 제1항에 있어서, 상기 제1가열공정, 제2가열공정 및 제3가열공정은 공기보다 낮은 산소집중(an oxygen concentration)을 가진 저산소 분위기에서 수행되는 것을 특징으로 하는 전자소자의 생산방법.
KR1020060099492A 2005-10-13 2006-10-12 전자소자의 생산방법 KR100771644B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00298789 2005-10-13
JP2005298789A JP2007109859A (ja) 2005-10-13 2005-10-13 電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20070041369A true KR20070041369A (ko) 2007-04-18
KR100771644B1 KR100771644B1 (ko) 2007-11-01

Family

ID=38035493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099492A KR100771644B1 (ko) 2005-10-13 2006-10-12 전자소자의 생산방법

Country Status (4)

Country Link
US (1) US20070228115A1 (ko)
JP (1) JP2007109859A (ko)
KR (1) KR100771644B1 (ko)
TW (1) TW200807585A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306029A (ja) * 2007-06-08 2008-12-18 Smk Corp 導電性塗料を用いたプリント回路基板のリフローはんだ付け方法
KR20090005488A (ko) * 2007-07-09 2009-01-14 삼성전자주식회사 리플로우 장치 및 방법
KR20090080623A (ko) * 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
MY176643A (en) 2016-11-22 2020-08-19 Senju Metal Industry Co Soldering method
JP7405019B2 (ja) * 2020-06-26 2023-12-26 Tdk株式会社 金属端子付き電子部品の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840305A (en) * 1987-03-30 1989-06-20 Westinghouse Electric Corp. Method for vapor phase soldering
CA2026165A1 (en) * 1989-10-19 1991-04-20 John C. Hansen Perfluoro-n,n,n',n'-tetrapropyldiaminopropane and use thereof in vapor phase heating
JPH06320260A (ja) * 1993-05-14 1994-11-22 Tokuyama Soda Co Ltd 蒸気相はんだ付け方法及び装置
JP3335307B2 (ja) * 1998-03-19 2002-10-15 株式会社東芝 ソルダーペースト及びハンダ接合形成用フラックス
JP3556922B2 (ja) * 2001-05-07 2004-08-25 富士通株式会社 バンプ形成方法
JP2004006682A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 半導体装置の実装方法
CN1972779A (zh) * 2004-05-28 2007-05-30 P·凯金属公司 焊膏和方法
US20060091184A1 (en) * 2004-10-28 2006-05-04 Art Bayot Method of mitigating voids during solder reflow
US7531387B1 (en) * 2005-03-29 2009-05-12 Panasonic Corporation Flip chip mounting method and bump forming method
JP6092333B2 (ja) * 2015-09-02 2017-03-08 株式会社東芝 プラント運転支援装置、プラント運転支援プログラム、及びプラント運転支援方法

Also Published As

Publication number Publication date
JP2007109859A (ja) 2007-04-26
KR100771644B1 (ko) 2007-11-01
US20070228115A1 (en) 2007-10-04
TW200807585A (en) 2008-02-01

Similar Documents

Publication Publication Date Title
JPH07323390A (ja) フラックス組成物および対応するはんだ付け方法
KR100771644B1 (ko) 전자소자의 생산방법
JP2006134982A (ja) 半田接合用ペーストおよび半田接合方法
TW200404636A (en) Reflow soldering method
JP6790504B2 (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP5517433B2 (ja) リードレス電子部品の実装方法及び実装構造
JP3266414B2 (ja) はんだ供給法
JP2008218552A (ja) 電子部品の実装基板および実装方法
JP2001244299A (ja) 配線基板及びその製造方法
JP3705152B2 (ja) 半田バンプの形成方法
JP2002057453A (ja) 半導体装置のリペア方法
JP2004006818A (ja) リフロー法とソルダペースト
JP3487177B2 (ja) プリコート半田の形成方法
JPH0969680A (ja) 電子部品の実装方法
JP3722096B2 (ja) 実装基板の製造方法
JP2006351901A (ja) 電子部品のバンプ形成方法および電子部品の基板への実装方法
JP3997614B2 (ja) 実装ハンダ付け方法
JPH10215064A (ja) 弱耐熱性電子部品の実装方法
JP6680608B2 (ja) 配線基板およびその製造方法
JP3691972B2 (ja) パッドへのはんだ付着方法
JPH08236921A (ja) 電子部品の半田付け方法
KR20240009171A (ko) 솔더 범프의 형성 방법
JP2004172292A (ja) 半田バンプを具備する電子部品、配線基板及びその電子部品の配線基板への実装方法
JP2001308127A (ja) 半田突起印刷方法及び電子部品実装方法
JP2004311679A (ja) はんだ付け方法とそのプリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee