KR20110032492A - 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법 - Google Patents

솔더 볼 접합 방법 및 메모리 모듈 리페어 방법 Download PDF

Info

Publication number
KR20110032492A
KR20110032492A KR1020090090006A KR20090090006A KR20110032492A KR 20110032492 A KR20110032492 A KR 20110032492A KR 1020090090006 A KR1020090090006 A KR 1020090090006A KR 20090090006 A KR20090090006 A KR 20090090006A KR 20110032492 A KR20110032492 A KR 20110032492A
Authority
KR
South Korea
Prior art keywords
solder ball
pad
solder
package
tin
Prior art date
Application number
KR1020090090006A
Other languages
English (en)
Other versions
KR101660787B1 (ko
Inventor
오남용
한성찬
김재영
최재훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090090006A priority Critical patent/KR101660787B1/ko
Priority to US12/881,439 priority patent/US8070048B2/en
Publication of KR20110032492A publication Critical patent/KR20110032492A/ko
Application granted granted Critical
Publication of KR101660787B1 publication Critical patent/KR101660787B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8102—Applying permanent coating to the bump connector in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81232—Applying energy for connecting using an autocatalytic reaction, e.g. exothermic brazing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81359—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1163—Chemical reaction, e.g. heating solder by exothermic reaction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

솔더 볼 접합 방법은 솔더 볼에 제1 물질을 도포하고, 솔더 볼이 부착될 기판의 패드에 제1 물질과 발열 반응하는 제2 물질을 도포하고, 제1 물질과 제2 물질이 반응하도록 솔더 볼과 패드를 접촉시킨 후, 제1 물질과 제2 물질의 발열 반응시 발생하는 열을 이용하여 솔더 볼과 패드를 접합한다.

Description

솔더 볼 접합 방법 및 메모리 모듈 리페어 방법{Method of jointing a solder ball and method of repairing memory module}
본 발명은 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법에 관한 것으로, 보다 상세하게는 솔더 볼을 기판에 접합하는 솔더 볼 접합 방법 및 모듈 기판 상에 부착된 다수의 패키지 중 불량 패키지를 수리하는 메모리 모듈 리페어 방법에 관한 것이다.
일반적으로 리플로우 공정을 이용하여 반도체 패키지의 패키지 기판에 솔더 볼을 접합하거나, 솔더 볼이 접합된 반도체 패키지를 모듈 기판에 접합하여 메모리 모듈을 형성한다. 상기 리플로우 공정은 상기 솔더 볼에 솔더 페이스트를 도포하고 상기 솔더 페이스트를 가열하여 이루어진다.
상기 솔더 페이스트를 가열할 때, 상기 패키지 기판, 상기 모듈 기판 및 상기 반도체 패키지의 반도체 칩에도 열이 가해져 열 손상의 발생할 수 있다. 상기 열 손상의 예로는 상기 반도체 패키지가 휘어지는 워페이지, 상기 기판이 여러 층으로 분리되는 기판 박리, 상기 솔더 볼이 상기 솔더 페이스트에 의해 젖지 않는 젖음 불량을 들 수 있다. 상기 열 손상으로 인해 상기 반도체 패키지 및 메모리 모 듈의 품질이 저하될 수 있다.
본 발명은 열 손상없이 솔더 볼을 기판의 패드에 접합하기 위한 솔더 볼 접합 방법을 제공한다.
본 발명은 열 손상없이 불량 패키지를 리페어하기 위한 메모리 모듈 리페어 방법을 제공한다.
본 발명에 따른 솔더 볼 접합 방법은 다음과 같다. 우선 솔더 볼에 제1 물질을 도포하고, 상기 솔더 볼이 부착될 기판의 패드에 상기 제1 물질과 발열 반응하는 제2 물질을 도포한다. 상기 솔더 볼과 상기 패드를 접촉시켜 상기 제1 물질과 상기 제2 물질의 발열 반응시 발생하는 열을 이용하여 상기 솔더 볼과 상기 패드를 접합한다.
본 발명의 일 실시예들에 따르면, 상기 솔더 볼과 상기 패드의 접합은 상기 발열 반응에 의해 발생하는 열로 상기 솔더 볼을 용융하여 이루어질 수 있다.
본 발명의 일 실시예들에 따르면, 상기 제1 물질은 염화마그네슘(MgCl2), 설탕(C12H22O11) 및 산화칼슘(CaO) 중 어느 하나이고, 상기 제2 물질은 물 또는 촉매를 함유한 물일 수 있다.
본 발명의 일 실시예들에 따르면, 상기 솔더 볼은 주석-비스무트(Sn-Bi)계 또는 주석 -인듐(Sn-In)계일 수 있다.
본 발명의 일 실시예들에 따르면, 상기 솔더 볼 접합 방법은 상기 솔더 볼에 상기 제1 물질을 도포 및 상기 패드에 상기 제2 물질을 도포하기 전에 상기 솔더 볼과 상기 패드 중 적어도 하나에 솔더 페이스트를 도포하고, 상기 제1 물질과 상기 제2 물질의 발열 반응시 발생하는 열로 상기 솔더 페이스트를 용융하여 상기 솔더 볼과 상기 패드를 접합할 수 있다.
본 발명의 일 실시예들에 따르면, 상기 솔더 페이스트의 융점은 상기 솔더 볼의 융점보다 낮을 수 있다.
본 발명의 일 실시예들에 따르면, 상기 솔더 페이스트는 주석-비스무트(Sn-Bi)계 또는 주석 -인듐(Sn-In)계일 수 있다.
본 발명에 따른 메모리 모듈 리페어 방법은 다음과 같다. 우선, 모듈 기판 상에 다수의 BGA 패키지가 부착된 메모리 모듈에서 불량 패키지를 상기 모듈 기판으로부터 제거한다. 이후, 정상 BGA 패키지의 솔더 볼에 제1 물질을 도포하고, 상기 불량 BGA 패키지가 제거된 상기 모듈 기판의 패드에 상기 제1 물질과 발열 반응하는 제2 물질을 도포한다. 상기 정상 BGA 패키지의 솔더 볼과 상기 패드를 접촉시켜 상기 제1 물질과 상기 제2 물질의 발열 반응시 발생하는 열을 이용하여 상기 정상 BGA 패키지의 솔더 볼과 상기 패드를 접합한다.
본 발명의 일 실시예들에 따르면, 상기 불량 패키지를 상기 모듈 기판으로부터 제거하는 공정은 상기 불량 BGA 패키지의 솔더볼과 상기 모듈 기판의 접합 부위로 상기 제1 물질을 도포하고, 상기 접합 부위로 상기 제2 물질을 도포하여 상기 제1 물질과 상기 제2 물질의 발열 반응으로 인한 열을 발생시키고, 상기 불량 BGA 패키지를 상기 모듈 기판으로부터 분리하여 이루어진다.
본 발명의 일 실시예들에 따르면, 상기 제1 물질은 염화마그네슘(MgCl2), 설탕(C12H22O11) 및 산화칼슘(CaO) 중 어느 하나이고, 상기 제2 물질은 물 또는 촉매를 함유한 물일 수 있다.
본 발명의 일 실시예들에 따르면, 상기 솔더 볼은 주석-비스무트(Sn-Bi)계 또는 주석 -인듐(Sn-In)계일 수 있다.
본 발명에 따른 메모리 모듈 리페어 방법은 다음과 같다. 우선, 모듈 기판에 BGA 패키지가 부착된 메모리 모듈에서 상기 모듈 기판의 패드와 이격된 불량 솔더 볼의 접합 부위로 제1 물질을 도포한다. 상기 접합 부위로 상기 제1 물질과 발열 반응하는 제2 물질을 도포하여 상기 제1 물질과 상기 제2 물질의 발열 반응으로 인한 열을 발생시킨다. 상기 열을 이용하여 상기 접합 불량이 발생한 솔더 볼을 상기 패드에 접합한다.
본 발명의 일 실시예들에 따르면, 상기 제1 물질은 염화마그네슘(MgCl2), 설탕(C12H22O11) 및 산화칼슘(CaO) 중 어느 하나이고, 상기 제2 물질은 물 또는 촉매를 함유한 물일 수 있다.
본 발명의 일 실시예들에 따르면, 상기 솔더 볼은 주석-비스무트(Sn-Bi)계 또는 주석 -인듐(Sn-In)계일 수 있다.
본 발명의 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법에 따르면, 두 물질의 발열 반응에 의해 발생하는 열로 상기 솔더 볼 또는 솔더 페이스트를 가열하 여 상기 솔더 볼을 기판의 패드에 접합하거나, 상기 기판으로부터 불량 BGA 패키지를 제거한다. 상기 솔더 볼의 접합 부위만을 선택적으로 가열할 수 있으므로, 상기 솔더 볼이 접합되는 기판의 워페이지와 박리, 상기 기판에 부착되는 패키지에 포함된 반도체 칩의 크랙 등을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것 으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 1a 및 도 1b는 본 발명의 일 실시예들에 따른 솔더 볼 접합 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 볼 그리드 어레이(Ball Grid Array, 이하 BGA) 패키지(110) 및 모듈 기판(120)을 준비한다.
상기 BGA 패키지(110)는 패키지 기판(111), 반도체 칩(112), 본딩 와이어(113), 몰딩 부재(114) 및 솔더 볼(115)을 포함한다.
상기 패키지 기판(111)은 상기 반도체 칩(112)이 실장되는 상면과 상기 솔더 볼(115)이 부착되는 하면을 갖는다. 상기 기판(111)은 상기 상면과 하면을 전기적으로 연결하는 배선(미도시)을 갖는다. 상기 패키지 기판(111)은 중앙에 상하를 관통하는 개구(111a)를 갖는다.
상기 반도체 칩(112)은 상기 기판(111)의 상면에 부착된다. 이때, 상기 반도체 칩(112)은 하면에 패드(미도시)를 갖는다.
상기 본딩 와이어(113)는 상기 개구(111a)를 통해 상기 반도체 칩(112)의 패드와 상기 기판(111)의 배선을 전기적으로 연결한다.
상기 몰딩 부재(114)는 상기 기판(111)에 구비되어 상기 반도체 칩(112) 및 상기 본딩 와이어(113)를 감싼다. 상기 몰딩 부재(114)는 물리적 화학적 외부 환경으로부터 상기 반도체 칩(112) 및 상기 본딩 와이어(113)를 보호한다. 상기 몰딩 부재(114)의 예로는 에폭시 수지를 들 수 있다.
상기 솔더 볼(115)은 상기 패키지 기판(111)의 하면에 다수가 구비된다. 상기 솔더 볼(115)은 상기 기판(111)의 배선과 전기적으로 연결되며, 외부 접속 단자로 작용한다. 상기 솔더 볼(115)은 150℃ 이하의 저융점을 가질 수 있다. 예를 들면, 상기 솔더 볼(115)은 주석-비스무트(Sn-Bi)계 또는 주석-인듐(Sn-In)계를 포함할 수 있다. 상기 주석-비스무트계는 주석 58%와 비스무트 42%로 이루어지며, 약 139℃의 융점을 갖는다. 상기 주석-인듐계는 주석 50.9%와 인듐 49.1%로 이루어지며, 융점이 약 117℃이다.
한편, 상기 반도체 칩(112)은 상면에 패드(미도시)를 가질 수 있으며, 이때 상기 본딩 와이어(113)는 상기 개구(111a)를 통하지 않고 상기 반도체 칩(112)의 패드와 상기 기판(111)의 배선을 전기적으로 연결한다.
또한, 상기 본딩 와이어(113)가 아닌 솔더 펌프, 솔더 볼 등과 같은 솔더 부재가 상기 반도체 칩(112)의 패드와 상기 기판(111)의 배선을 전기적으로 연결할 수 있다.
상기 모듈 기판(120)은 상면에 다수의 패드(121)를 갖는다. 상기 패드(121)의 위치는 상기 BGA 패키지(110)의 솔더 볼(115)의 위치와 대응한다. 상기 패드(121)는 상기 모듈 기판(121)의 배선(미도시)과 연결된다.
상기 솔더 볼(115)에 제1 물질(130)을 도포한다. 일 예로, 상기 제1 물질(130)의 도포는 상기 솔더 볼(115)의 접합 부위를 상기 제1 물질(130)이 담긴 용기에 침지하여 이루어질 수 있다. 다른 예로, 상기 제1 물질(130)의 도포는 상기 솔더 볼(115)의 접합 부위로 상기 제1 물질(130)을 분사하여 이루어질 수 있다.
상기 패드(121)에 제2 물질(140)을 도포한다. 예를 들면, 상기 제2 물질(140)의 도포는 상기 패드(121)의 접합 부위를 상기 제2 물질(140)이 담긴 용기에 침지하거나, 상기 패드(121)의 접합 부위로 상기 제2 물질(140)을 분사하여 이루어질 수 있다.
한편, 블로잉(Blowing) 수단(미도시)을 사용하여 상기 솔더 볼(115)의 접합 부위 및 상기 패드(121)의 접합 부위 이외의 부분에 도포된 제1 물질(130) 및 상기 제2 물질(140)을 블로잉하여 제거할 수 있다. 따라서, 상기 접합 부위 이외의 부분에 도포된 제1 물질(330)과 제2 물질과 반응하여 열이 발생하는 것을 방지할 수 있으므로, 상기 인접하는 솔더 볼(315)이 단락되는 것을 방지할 수 있다.
상기 제2 물질(140)은 상기 제1 물질(130)과 발열 반응한다. 상기 발열 반응에 의해 발생한 열이 상기 솔더 볼(115)을 용융시킬 수 있다면, 상기 제1 물질(130)과 상기 제2 물질(140)은 어느 것이나 무방하다. 즉, 상기 솔더 볼(115)을 용융시킬 수 있는 열이 발생하도록 상기 제1 물질(130)과 상기 제2 물질(140)이 선택될 수 있다. 다만, 인접하는 솔더 볼(121) 또는 인접하는 패드(121) 사이의 전기적 단락을 방지하기 위해 상기 제1 물질(130)과 상기 제2 물질(140)은 금속을 포함하지 않는 것이 바람직하다. 그러나, 상기 제1 물질(130)과 상기 제2 물질(140)이 상기 솔더 볼(121) 및 패드(121)의 접합 부위에만 도포되는 경우, 상기 제1 물질(130)과 상기 제2 물질(140)이 금속을 포함할 수도 있다.
일 예로, 상기 제1 물질(130)은 염화마그네슘(MgCl2)이고, 상기 제2 물질(140)은 물일 수 있다. 다른 예로, 상기 제1 물질(130)은 설탕(C12H22O11)이고, 상기 제2 물질(140)은 촉매를 함유한 물일 수 있다. 상기 촉매로는 수소 이온, 수크라아제 등을 들 수 있다. 상기 촉매가 수소 이온인 경우, 상기 촉매를 함유한 물은 산성 용액일 수 있다. 또 다른 예로, 상기 제1 물질(130)은 산화칼슘(CaO)이고, 상기 제2 물질(140)은 물일 수 있다. 한편, 상기 제1 물질(130)과 상기 제2 물질(140)은 서로 바뀔 수 있다.
도 1b를 참조하면, 상기 BGA 패키지(110)의 솔더 볼(115)과 상기 모듈 기판(120)의 패드(121)를 접촉한다. 상기 솔더 볼(115)과 상기 패드(121)의 접촉에 따라 상기 제1 물질(130)과 상기 제2 물질(140)이 반응하여 제3 물질(150)을 형성하고 열을 발생한다.
일 예로, 상기 제1 물질(130)이 염화마그네슘이고 제2 물질(140)이 물인 경우, 상기 염화마그네슘과 상기 물이 반응하여 상기 제3 물질(150)인 염화마그네슘수화물(MgCl2·nH2O)을 형성하면서 열이 발생한다. 다른 예로, 상기 제1 물질(130)이 설탕이고, 제2 물질(140)이 촉매를 함유한 물인 경우, 상기 설탕이 가수분해되어 상기 제3 물질(150)인 포도당(C6H12O6)과 과당(C6H12O6)을 형성하면서 열이 발생한다. 또 다른 예로, 상기 제1 물질(130)이 산화칼슘이고, 제2 물질(140)이 물인 경우, 상기 산화칼슘과 상기 물이 반응하여 상기 제3 물질(150)인 수산화칼슘(Ca(OH)2)을 형성하면서 열이 발생한다.
상기 제1 물질(130)과 상기 제2 물질(140)의 반응에 따라 발생하는 열에 의해 상기 솔더 볼(115)이 용융되어 상기 패드(121)와 접합된다.
한편, 상기 제3 물질(150)은 상기 솔더 볼(115)과 상기 패드(121)의 전기적 연결에 영향을 미치지 않으므로 상기 제3 물질(150)은 제거되지 않을 수 있다. 다른 예로, 상기 제3 물질(150)은 별도의 세정 용액을 이용하여 제거될 수 있다. 상기 세정 용액으로는 탈이온수 또는 별도의 세정 용제를 들 수 있다.
상기 BGA 패키지(110)의 솔더 볼(115)과 상기 모듈 기판(120)의 패드(121)를 접합하여 상기 BGA 패키지(110) 및 상기 모듈 기판(120)을 포함하는 메모리 모듈(100)을 형성한다.
상기 제1 물질(130)과 상기 제2 물질(140)이 반응하는 부위에서만 상기 열이 발생한다. 즉, 상기 솔더 볼(115)과 상기 패드(121)의 접합 부위에서만 열이 발생한다. 따라서, 상기 메모리 모듈(100)의 열 손상을 방지하여 상기 BGA 패키지(110) 및 모듈 기판(120)의 워페이지, 상기 모듈 기판(120)의 박리, 상기 반도체 칩(112)의 크랙 등을 방지할 수 있다. 그러므로, 상기 열 손상으로 인해 상기 메모리 모듈(100)의 품질을 향상시킬 수 있다.
도 2a 내지 도 2c는 본 발명의 일 실시예들에 따른 메모리 모듈 리페어 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 메모리 모듈(200)은 모듈 기판(220) 상에 다수의 볼 그리드 어레이(Ball Grid Array, 이하 BGA) 패키지(210)가 부착된다.
상기 BGA 패키지(210)는 패키지 기판(211), 반도체 칩(212), 본딩 와이어(213), 몰딩 부재(214) 및 솔더 볼(215)을 포함하고, 상기 모듈 기판(220)은 패드(221)를 갖는다. 상기 BGA 패키지(210) 및 상기 모듈 기판(220)에 대한 구체적인 설명은 도 1a를 참조한 BGA 패키지(110) 및 모듈 기판(120)에 대한 설명과 실질적으로 동일하다.
상기 BGA 패키지(210) 중에는 상기 모듈 기판(220)의 패드(221)와 전기적으로 연결되지 않은 솔더 볼(215)을 갖는 BGA 패키지(210)가 존재할 수 있다. 즉, 상기 모듈 기판(220)과의 접합이 불량한 BGA 패키지(210)가 존재할 수 있다. 상기 접합이 불량한 BGA 패키지(210)의 솔더 볼(215)과 상기 모듈 기판(220)의 패드(221)의 접합 부위로 제1 물질(230)을 도포한다. 일 예로, 상기 제1 물질(230)의 도포는 상기 접합 부위로 상기 제1 물질(230)을 분사하여 이루어질 수 있다.
한편, 블로잉(Blowing) 수단(미도시)을 사용하여 상기 접합 부위 이외의 부분에 도포된 제1 물질(230)을 블로잉하여 제거할 수 있다. 따라서, 상기 접합 부위 이외의 부분에 도포된 제1 물질(230)이 후술하는 제2 물질과 반응하여 열이 발생하는 것을 방지할 수 있으므로, 상기 인접하는 솔더 볼(215)이 단락되는 것을 방지할 수 있다.
도 2b를 참조하면, 상기 접합이 불량한 솔더 볼(215)과 패드(221)의 접합 부위에 제2 물질(240)을 도포한다. 상기 제2 물질(240)은 상기 제1 물질(230)과 발열 반응한다. 일 예로, 상기 제2 물질(240)의 도포는 상기 접합 부위로 상기 제2 물질(240)을 분사하여 이루어질 수 있다.
상기 제1 물질(230)과 상기 제2 물질(240)은 서로 발열 반응하며 상기 발열 반응에 의해 발생한 열이 상기 솔더 볼(215)을 용융시킬 수 있다면, 상기 제1 물질(230)과 상기 제2 물질(240)은 어느 것이나 무방하다. 즉, 상기 솔더 볼(215)을 용융시킬 수 있는 열이 발생하도록 상기 제1 물질(230)과 상기 제2 물질(240)이 선택될 수 있다. 다만, 인접하는 솔더 볼(221) 또는 인접하는 패드(221) 사이의 전기적 단락을 방지하기 위해 상기 제1 물질(230)과 상기 제2 물질(240)은 금속을 포함하지 않는 것이 바람직하다. 그러나, 상기 제1 물질(230)과 상기 제2 물질(240)이 상기 솔더 볼(221) 및 패드(221)의 접합 부위에만 도포되는 경우, 상기 제1 물질(230)과 상기 제2 물질(240)이 금속을 포함할 수도 있다.
일 예로, 상기 제1 물질(230)은 염화마그네슘(MgCl2)이고, 상기 제2 물질(240)은 물일 수 있다. 다른 예로, 상기 제1 물질(230)은 설탕(C12H22O11)이고, 상기 제2 물질(240)은 촉매를 함유한 물일 수 있다. 상기 촉매로는 수소 이온, 수크라아제 등을 들 수 있다. 또 다른 예로, 상기 제1 물질(230)은 산화칼슘(CaO)이 고, 상기 제2 물질(240)은 물일 수 있다. 한편, 상기 제1 물질(230)과 상기 제2 물질(240)은 서로 바뀔 수 있다.
도 2c를 참조하면, 상기 제2 물질(240)의 도포에 따라 상기 제1 물질(230)과 상기 제2 물질(240)이 반응하여 제3 물질(250)을 형성하고 열을 발생한다.
일 예로, 상기 제1 물질(230)이 염화마그네슘이고 제2 물질(240)이 물인 경우, 상기 염화마그네슘과 상기 물이 반응하여 상기 제3 물질(250)인 염화마그네슘수화물(MgCl2·nH2O)을 형성하면서 열이 발생한다. 다른 예로, 상기 제1 물질(230)이 설탕이고, 제2 물질(240)이 촉매를 함유한 물인 경우, 상기 설탕이 가수분해되어 상기 제3 물질(250)인 포도당(C6H12O6)과 과당(C6H12O6)을 형성하면서 열이 발생한다. 또 다른 예로, 상기 제1 물질(230)이 산화칼슘이고, 제2 물질(240)이 물인 경우, 상기 산화칼슘과 상기 물이 반응하여 상기 제3 물질(250)인 수산화칼슘(Ca(OH)2)을 형성하면서 열이 발생한다.
상기 제1 물질(230)과 상기 제2 물질(240)의 반응에 따라 발생하는 열에 의해 상기 솔더 볼(215)이 용융되므로 상기 접합이 불량한 BGA 패키지(210)를 상기 모듈 기판(220)으로부터 분리할 수 있다.
한편, 상기 제3 물질(250)은 상기 솔더 볼(215)과 상기 패드(221)의 전기적 연결에 영향을 미치지 않으므로 제거되지 않을 수 있다. 다른 예로, 상기 제3 물질(250)은 별도의 세정 용액을 이용하여 제거될 수 있다. 상기 세정 용액으로는 탈이온수 또는 별도의 세정 용제를 들 수 있다.
이후, 정상 BGA 패키지(210)를 상기 모듈 기판(220)에 다시 부착한다. 이때, 상기 정상 BGA 패키지(210)의 솔더 볼(215)과 상기 모듈 기판(220)의 패드(221)는 도 1a 및 도 1b에 도시된 솔더 볼 접합 방법과 동일한 방법으로 접합될 수 있다.
상기 메모리 모듈 리페어 방법은 상기 제1 물질(230)과 상기 제2 물질(240)의 발열 반응을 이용하여 접합 부위만을 선택적으로 가열하여 상기 불량 BGA 패키지(210)를 제거하고 상기 정상 BGA 패키지(210)를 상기 모듈 기판(220)에 접합할 수 있다. 따라서, 상기 메모리 모듈(200)의 열 손상을 방지할 수 있다.
실시예 2
도 3a 내지 도 3c는 본 발명의 다른 실시예들에 따른 솔더 볼 접합 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 볼 그리드 어레이(Ball Grid Array, 이하 BGA) 패키지(310) 및 모듈 기판(320)을 준비한다.
상기 BGA 패키지(310)는 패키지 기판(311), 반도체 칩(312), 본딩 와이어(313), 몰딩 부재(314) 및 솔더 볼(315)을 포함하고, 상기 모듈 기판(320)은 패드(321)를 갖는다. 상기 BGA 패키지(310) 및 상기 모듈 기판(320)에 대한 구체적인 설명은 상기 솔더 볼(315)의 재질을 제외하면, 도 1a를 참조한 BGA 패키지(110) 및 모듈 기판(120)에 대한 설명과 실질적으로 동일하다. 상기 솔더 볼(315)은 주석-납(Sn-Pb), 주석-은-구리(Sn-Ag-Cu), 주석-은(Sn-Ag), 주석-구리(Sn-Cu), 주석-비스무트(Sn-Bi), 주석-아연-비스무트(Sn-Zn-Bi), 주석-은-비스무트(Sn-Ag-Bi), 주석-은-아연(Sn-Ag-Zn), 인듐-주석(In-Sn), 인듐-은(In-Ag), 주석-납-은(Sn-Pb-Ag), 인듐-납(In-Pb), 주석(Sn), 주석-납-비스무트(Sn-Pb-Bi), 주석-납-비스무트-은(Sn-Pb-Bi-Ag)을 포함할 수 있다.
상기 솔더 볼(315)에 솔더 페이스트(316)를 먼저 도포한다. 한편, 상기 솔더 페이스트(316)는 상기 패드(321)에 도포되거나 상기 솔더 볼(315)과 상기 패드(321)에 각각 도포될 수 있다. 즉, 상기 솔더 페이스트(316)는 상기 솔더 볼(315)과 상기 패드(321) 중 적어도 하나에 도포될 수 있다. 이하에서는 상기 솔더 페이스트(316)가 상기 솔더 볼(315)에 도포되는 것을 기준으로 설명한다.
상기 솔더 페이스트(316)의 융점은 상기 솔더 볼(315)의 융점과 같거나 상기 솔더 볼(315)의 융점보다 낮을 수 있다. 상기 솔더 페이스트(316)는 150℃ 이하의 저융점을 가질 수 있다. 예를 들면, 상기 솔더 페이스트는 주석-비스무트(Sn-Bi)계 또는 주석-인듐(Sn-In)계를 포함할 수 있다. 상기 주석-비스무트계는 주석 58%와 비스무트 42%로 이루어지며, 약 139℃의 융점을 갖는다. 상기 주석-인듐계는 주석 50.9%와 인듐 49.1%로 이루어지며, 융점이 약 117℃이다.
도 3b 및 도 3c를 참조하면, 상기 솔더 페이스트(315)에 제1 물질(330)을 도포하고, 상기 패드(321)에 제2 물질(340)을 도포한다. 상기 제1 물질(330)과 상기 제2 물질(340)의 반응시 발생하는 열에 의해 상기 솔더 페이스트가 용융되면서 상기 솔더 볼(315)과 상기 패드(321)가 접합한다. 이때, 상기 열에 의해 상기 솔더 볼(315)은 용융되지 않을 수 있다.
상기 제1 물질이 상기 솔더 페이스트(315)에 도포되고, 상기 제1 물질(330)과 상기 제2 물질(340)의 반응열에 상기 솔더 페이스트(316)가 용융된다는 점을 제 외하면, 상기 제1 물질(330)의 도포 공정, 상기 제2 물질(340)의 도포 공정 및 상기 솔더 볼(315)과 상기 패드(321)의 접합 공정에 관한 구체적인 설명은 도 1a 및 도 1b를 참조한 제1 물질(130)의 도포 공정, 제2 물질(140)의 도포 공정 및 솔더 볼(115)과 상기 패드(121)의 접합 공정과 실질적으로 동일하므로 생략한다.
상기 BGA 패키지(310)의 솔더 볼(315)과 상기 모듈 기판(320)의 패드(321)를 접합하여 상기 BGA 패키지(310) 및 상기 모듈 기판(320)을 포함하는 메모리 모듈(300)을 완성한다.
상기 제1 물질(330)과 상기 제2 물질(340)이 반응하는 부위에서만 상기 열이 발생한다. 즉, 상기 솔더 볼(315)과 상기 패드(321)의 접합 부위에서만 열이 발생한다. 따라서, 상기 메모리 모듈(300)의 열 손상을 방지하여 상기 BGA 패키지(310) 및 모듈 기판(320)의 워페이지, 상기 모듈 기판(320)의 박리 등을 방지할 수 있다. 그러므로, 상기 열 손상으로 인해 상기 메모리 모듈(300)의 품질을 향상시킬 수 있다.
상기 솔더 볼 접합 방법을 이용한 메모리 모듈 리페어 방법은 모듈 기판 상에 다수의 BGA 패키지가 부착된 메모리 모듈에서 불량 BGA 패키지를 상기 모듈 기판으로부터 제거한다. 상기 불량 BGA 패키지의 제거 방법은 도 2a 내지 도 2c에 도시된 불량 BGA 패키지 제거 방법과 실질적으로 동일하므로 생략한다. 이후, 도 3a 내지 도 3c에 도시된 솔더 볼 접합 방법과 동일한 방법으로 정상 BGA 패키지를 상기 모듈 기판에 접합한다.
상기 메모리 모듈 리페어 방법은 상기 제1 물질과 상기 제2 물질의 발열 반 응을 이용하여 접합 부위만을 선택적으로 가열하여 상기 불량 BGA 패키지를 제거하고 정상 BGA 패키지를 상기 모듈 기판에 접합할 수 있다. 따라서, 상기 메모리 모듈의 열 손상을 방지할 수 있다.
실시예 3
도 4a 내지 도 4c는 본 발명의 일 실시예들에 따른 메모리 모듈 리페어 방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 메모리 모듈(400)은 모듈 기판(420) 상에 다수의 볼 그리드 어레이(Ball Grid Array, 이하 BGA) 패키지(410)가 부착된다.
상기 BGA 패키지(410)는 패키지 기판(411), 반도체 칩(412), 본딩 와이어(413), 몰딩 부재(414) 및 솔더 볼(415)을 포함하고, 상기 모듈 기판(420)은 패드(421)를 갖는다. 상기 BGA 패키지(410) 및 상기 모듈 기판(420)에 대한 구체적인 설명은 도 1a를 참조한 BGA 패키지(110) 및 모듈 기판(120)에 대한 설명과 실질적으로 동일하다.
상기 BGA 패키지(410) 중에는 상기 모듈 기판(420)의 패드(421)와 전기적으로 연결되지 않고 이격된 솔더 볼(415)을 갖는 BGA 패키지(410)가 존재할 수 있다. 즉, 상기 모듈 기판(420)과의 접합이 불량한 BGA 패키지(410)가 존재할 수 있다. 상기 전기적으로 연결되지 않은 솔더 볼(415)의 접합 부위에 제1 물질(430)을 도포한다. 일 예로, 상기 제1 물질(430)의 도포는 상기 제1 물질(430)을 분사하여 이루어질 수 있다.
한편, 블로잉(Blowing) 수단(미도시)을 사용하여 상기 전기적으로 연결되지 않은 솔더 볼(415)의 접합 부위 이외의 부위에 도포된 제1 물질(430)을 블로잉하여 제거될 수 있다. 따라서, 상기 접합 부위 이외의 부위에 도포된 제1 물질(430)이 후술하는 제2 물질과 반응하여 열이 발생하는 것을 방지할 수 있으므로, 인접하는 솔더 볼(415)이 서로 단락되는 것을 방지할 수 있다.
도 4b를 참조하면, 상기 전기적으로 연결되지 않은 솔더 볼(415)의 접합 부위에 제2 물질(440)을 도포한다. 상기 제2 물질(440)은 상기 제1 물질(430)과 발열 반응한다. 일 예로, 상기 제2 물질(440)의 도포는 상기 접합 부위로 상기 제2 물질(440)을 분사하여 이루어질 수 있다.
상기 제1 물질(430)과 상기 제2 물질(440)은 서로 발열 반응하며 상기 발열 반응에 의해 발생한 열이 상기 솔더 볼(415)을 용융시킬 수 있다면, 상기 제1 물질(430)과 상기 제2 물질(440)은 어느 것이나 무방하다. 즉, 상기 솔더 볼(415)을 용융시킬 수 있는 열이 발생하도록 상기 제1 물질(430)과 상기 제2 물질(440)이 선택될 수 있다. 다만, 인접하는 솔더 볼(421) 또는 인접하는 패드(421) 사이의 전기적 단락을 방지하기 위해 상기 제1 물질(430)과 상기 제2 물질(440)은 금속을 포함하지 않는 것이 바람직하다. 그러나, 상기 제1 물질(430)과 상기 제2 물질(440)이 상기 솔더 볼(421) 및 패드(421)의 접합 부위에만 도포되는 경우, 상기 제1 물질(430)과 상기 제2 물질(440)이 금속을 포함할 수도 있다.
일 예로, 상기 제1 물질(430)은 염화마그네슘(MgCl2)이고, 상기 제2 물질(440)은 물일 수 있다. 다른 예로, 상기 제1 물질(430)은 설탕(C12H22O11)이고, 상기 제2 물질(440)은 촉매를 함유한 물일 수 있다. 상기 촉매로는 수소 이온, 수크라아제 등을 들 수 있다. 또 다른 예로, 상기 제1 물질(430)은 산화칼슘(CaO)이고, 상기 제2 물질(440)은 물일 수 있다. 한편, 상기 제1 물질(430)과 상기 제2 물질(440)은 서로 바뀔 수 있다.
도 4c를 참조하면, 상기 제2 물질(440)의 도포에 따라 상기 제1 물질(430)과 상기 제2 물질(440)이 반응하여 제3 물질(450)을 형성하고 열을 발생한다.
일 예로, 상기 제1 물질(430)이 염화마그네슘이고 제2 물질(440)이 물인 경우, 상기 염화마그네슘과 상기 물이 반응하여 상기 제3 물질(450)인 염화마그네슘수화물(MgCl2·nH2O)을 형성하면서 열이 발생한다. 다른 예로, 상기 제1 물질(430)이 설탕이고, 제2 물질(440)이 촉매를 함유한 물인 경우, 상기 설탕이 가수분해되어 상기 제3 물질(450)인 포도당(C6H12O6)과 과당(C6H12O6)을 형성하면서 열이 발생한다. 또 다른 예로, 상기 제1 물질(430)이 산화칼슘이고, 제2 물질(440)이 물인 경우, 상기 산화칼슘과 상기 물이 반응하여 상기 제3 물질(450)인 수산화칼슘(Ca(OH)2)을 형성하면서 열이 발생한다.
상기 제1 물질(430)과 상기 제2 물질(440)의 반응에 따라 발생하는 열에 의해 상기 솔더 볼(415)이 용융되어 상기 모듈 기판(420)의 패드(421)와 접합될 수 있다. 따라서, 상기 BGA 패키지(410)와 상기 모듈 기판(420)이 전기적으로 연결될 수 있다.
한편, 상기 제3 물질(450)은 상기 솔더 볼(415)과 상기 패드(421)의 전기적 연결에 영향을 미치지 않으므로 상기 제3 물질(450)은 제거되지 않을 수 있다. 다 른 예로, 상기 제3 물질(450)은 별도의 세정 용액을 이용하여 제거될 수 있다. 상기 세정 용액으로는 탈이온수 또는 별도의 세정 용제를 들 수 있다.
상기에서는 상기 제1 물질(430)과 상기 제2 물질(440)의 반응에 따라 발생하는 열에 의해 상기 솔더 볼(415)이 용융되는 것으로 설명되었지만, 상기 열에 의해 상기 솔더 볼(415)과 상기 패드(421) 사이의 솔더 페이스트(미도시)가 용융되어 상기 솔더 볼(415)과 상기 패드(421)가 접합될 수 있다. 이때 상기 솔더 페이스트의 융점은 상기 솔더 볼(415)의 융점과 같거나 상기 솔더 볼(415)의 융점보다 낮을 수 있다. 상기 솔더 페이스트는 약 150℃ 이하의 저융점을 가질 수 있다. 예를 들면, 상기 솔더 볼(415)은 주석-납(Sn-Pb), 주석-은-구리(Sn-Ag-Cu), 주석-은(Sn-Ag), 주석-구리(Sn-Cu), 주석-비스무트(Sn-Bi), 주석-아연-비스무트(Sn-Zn-Bi), 주석-은-비스무트(Sn-Ag-Bi), 주석-은-아연(Sn-Ag-Zn), 인듐-주석(In-Sn), 인듐-은(In-Ag), 주석-납-은(Sn-Pb-Ag), 인듐-납(In-Pb), 주석(Sn), 주석-납-비스무트(Sn-Pb-Bi), 주석-납-비스무트-은(Sn-Pb-Bi-Ag)을 포함할 수 있다. 상기 솔더 페이스트는 주석-비스무트(Sn-Bi)계 또는 주석-인듐(Sn-In)계를 포함할 수 있다. 상기 주석-비스무트계는 주석 58%와 비스무트 42%로 이루어지며, 약 139℃의 융점을 갖는다. 상기 주석-인듐계는 주석 50.9%와 인듐 49.1%로 이루어지며, 융점이 약 117℃이다.
상기 메모리 모듈 리페어 방법은 상기 제1 물질(430)과 상기 제2 물질(440)의 발열 반응을 이용하여 상기 패드(421)와 전기적으로 연결되지 않은 솔더 볼(415)만을 선택적으로 가열할 수 있다. 따라서, 상기 메모리 모듈(400)의 열 손상을 방지할 수 있다.
또한, 상기 BGA 패키지(410)를 상기 모듈 기판(420)으로부터 분리하지 않고 상기 메모리 모듈(400)을 리페어한다. 따라서, 상기 BGA 패키지(410)를 분리할 때 발생되는 상기 솔더 볼(415)의 손상 또는 상기 패드(421) 부위의 박리를 방지할 수 있다.
한편, 상기 솔더 볼 접합 방법은 플립 칩과 패키지 기판 사이에 구비되어 상기 플립 칩과 상기 패키지 기판을 전기적으로 연결하는 솔더의 접합 및 다층으로 적층되는 반도체 패키지 사이에 구비되는 상기 반도체 패키지들을 전기적으로 연결하는 솔더의 접합에도 사용될 수 있다. 즉, 상기 솔더 볼 접합 방법은 상기 플립 칩의 패드와 상기 솔더의 접합, 상기 패키지 기판의 패드와 상기 솔더의 접합 및 상기 반도체 패키지의 패드와 상기 솔더의 접합에 사용될 수 있다. 상기 솔더와 상기 패드들 접합 부위에서만 열이 발생한다. 따라서, 상기 패키지 기판 및 상기 반도체 패키지의 워페이지, 상기 패키지 기판의 박리, 상기 플립 칩 및 상기 반도체 패키지의 반도체 칩의 열 손상을 방지할 수 있다. 또한, 상기 플립칩, 솔더 및 패키지 기판을 포함하는 상기 플립칩 패키지 및 반도체 패키지가 적층된 멀티 스택 패키지의 품질을 향상시킬 수 있다.
또한, 상기 메모리 모듈 리페어 방법은 솔더 볼을 이용하여 접속되는 패키지 또는 반도체 칩의 리페어에 다양하게 적용될 수 있다.
상술한 바와 같이, 본 발명의 솔더 볼 접합 방법 및 메모리 모듈 리페어 방 법에 따르면, 두 물질의 발열 반응에 의해 발생하는 열로 상기 솔더 볼 또는 솔더 페이스트를 가열하여 상기 솔더 볼을 기판의 패드에 접합하거나, 상기 기판으로부터 접합 불량 솔더 볼을 제거한다. 상기 솔더 볼의 접합 부위만을 선택적으로 가열할 수 있으므로, 상기 솔더 볼이 접합되는 기판의 워페이지와 박리, 상기 기판에 부착되는 패키지에 포함된 반도체 칩의 크랙 등을 방지할 수 있다. 따라서, 상기 패키지 및 상기 패키지를 포함하는 메모리 모듈의 품질을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 및 도 1b는 본 발명의 일 실시예들에 따른 솔더 볼 접합 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2c는 본 발명의 일 실시예들에 따른 메모리 모듈 리페어 방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 다른 실시예들에 따른 솔더 볼 접합 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4c는 본 발명의 일 실시예들에 따른 메모리 모듈 리페어 방법을 설명하기 위한 단면도들이다.
<발명의 주요 부분에 대한 부호의 설명>
100 : 메모리 모듈 110 ; BGA 패키지
111 : 패키지 기판 111a : 개구
112 : 반도체 칩 113 : 본딩 와이어
114 : 몰딩 부재 115 : 솔더볼
120 : 모듈 기판 121 : 패드
130 : 제1 물질 140 : 제2 물질
150 : 제3 물질

Claims (10)

  1. 솔더 볼에 제1 물질을 도포하는 단계;
    상기 솔더 볼이 부착될 기판의 패드에 상기 제1 물질과 발열 반응하는 제2 물질을 도포하는 단계; 및
    상기 솔더 볼과 상기 패드를 접촉시켜 상기 제1 물질과 상기 제2 물질의 발열 반응시 발생하는 열로 상기 솔더 볼과 상기 패드를 접합하는 단계를 포함하는 것을 특징으로 하는 솔더 볼 접합 방법.
  2. 제1항에 있어서, 상기 솔더 볼과 상기 패드의 접합은 상기 발열 반응에 의해 발생하는 열로 상기 솔더 볼을 용융하여 이루어지는 것을 특징으로 하는 솔더 볼 접합 방법.
  3. 제1항에 있어서, 상기 제1 물질은 염화마그네슘(MgCl2), 설탕(C12H22O11) 및 산화칼슘(CaO)으로 이루어진 군에서 선택된 어느 하나이고, 상기 제2 물질은 물 또는 촉매를 함유한 물인 것을 특징으로 하는 솔더 볼 접합 방법.
  4. 제1항에 있어서, 상기 솔더 볼은 주석-비스무트(Sn-Bi)계 또는 주석 -인듐(Sn-In)계인 것을 특징으로 하는 솔더 볼 접합 방법.
  5. 제1항에 있어서, 상기 솔더 볼에 상기 제1 물질을 도포하는 단계 및 상기 패드에 상기 제2 물질을 도포하는 단계의 이전에, 상기 솔더 볼과 상기 패드 중 적어도 하나에 솔더 페이스트를 도포하는 단계를 더 포함하고,
    상기 제1 물질과 상기 제2 물질의 발열 반응시 발생하는 열로 상기 솔더 페이스트를 용융하여 상기 솔더 볼과 상기 패드를 접합하는 것을 특징으로 하는 솔더 볼 접합 방법.
  6. 제5항에 있어서, 상기 솔더 페이스트의 융점은 상기 솔더 볼의 융점보다 낮은 것을 특징으로 하는 솔더 볼 접합 방법.
  7. 제5항에 있어서, 상기 솔더 페이스트는 주석-비스무트(Sn-Bi)계 또는 주석 -인듐(Sn-In)계인 것을 특징으로 하는 솔더 볼 접합 방법.
  8. 모듈 기판 상에 다수의 BGA 패키지가 부착된 메모리 모듈에서 불량 패키지를 상기 모듈 기판으로부터 제거하는 단계;
    정상 BGA 패키지의 솔더 볼에 제1 물질을 도포하는 단계;
    상기 불량 BGA 패키지가 제거된 상기 모듈 기판의 패드에 상기 제1 물질과 발열 반응하는 제2 물질을 도포하는 단계; 및
    상기 정상 BGA 패키지의 솔더 볼과 상기 패드를 접촉시켜 상기 제1 물질과 상기 제2 물질의 발열 반응시 발생하는 열을 이용하여 상기 정상 BGA 패키지의 솔 더 볼과 상기 패드를 접합하는 단계를 더 포함하는 것을 특징으로 하는 메모리 모듈 리페어 방법.
  9. 제8항에 있어서, 상기 불량 패키지를 상기 모듈 기판으로부터 제거하는 단계는,
    상기 불량 BGA 패키지의 솔더볼과 상기 모듈 기판의 접합 부위로 상기 제1 물질을 도포하는 단계;
    상기 접합 부위로 상기 제2 물질을 도포하여 상기 제1 물질과 상기 제2 물질의 발열 반응으로 인한 열을 발생시키는 단계; 및
    상기 불량 BGA 패키지를 상기 모듈 기판으로부터 분리하는 단계를 포함하는 것을 특징으로 하는 메모리 모듈 리페어 방법.
  10. 모듈 기판에 BGA 패키지가 부착된 메모리 모듈에서 상기 모듈 기판의 패드와 이격된 불량 솔더 볼의 접합 부위로 제1 물질을 도포하는 단계;
    상기 접합 부위로 상기 제1 물질과 발열 반응하는 제2 물질을 도포하여 상기 제1 물질과 상기 제2 물질의 발열 반응으로 인한 열을 발생시키는 단계; 및
    상기 열을 이용하여 상기 접합 불량이 발생한 솔더 볼을 상기 패드에 접합하는 단계를 포함하는 것을 특징으로 하는 메모리 모듈 리페어 방법.
KR1020090090006A 2009-09-23 2009-09-23 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법 KR101660787B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090090006A KR101660787B1 (ko) 2009-09-23 2009-09-23 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법
US12/881,439 US8070048B2 (en) 2009-09-23 2010-09-14 Method of attaching a solder ball and method of repairing a memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090006A KR101660787B1 (ko) 2009-09-23 2009-09-23 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법

Publications (2)

Publication Number Publication Date
KR20110032492A true KR20110032492A (ko) 2011-03-30
KR101660787B1 KR101660787B1 (ko) 2016-10-11

Family

ID=43755759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090006A KR101660787B1 (ko) 2009-09-23 2009-09-23 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법

Country Status (2)

Country Link
US (1) US8070048B2 (ko)
KR (1) KR101660787B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535404B1 (ko) * 2014-03-05 2015-07-10 주식회사 네패스 반도체 패키지 및 그 제조방법
US9355927B2 (en) 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
KR101699722B1 (ko) 2016-04-15 2017-01-25 정병식 에스비에이 툴(sba tool)의 수리방법.

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049250A (ja) * 2010-08-25 2012-03-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
US9801285B2 (en) * 2012-03-20 2017-10-24 Alpha Assembly Solutions Inc. Solder preforms and solder alloy assembly methods
EP2908612B1 (en) * 2012-10-15 2018-05-09 Senju Metal Industry Co., Ltd. Soldering method for low-temperature solder paste
CN107086213A (zh) * 2013-07-19 2017-08-22 日月光半导体制造股份有限公司 封装基板、覆晶式封装及其制造方法
US9925612B2 (en) * 2014-07-29 2018-03-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
US10170444B2 (en) 2015-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices
EP3208028B1 (en) * 2016-02-19 2021-04-07 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method and device for reversibly attaching a phase changing metal to an object
US9802274B2 (en) * 2016-03-21 2017-10-31 Indium Corporation Hybrid lead-free solder wire
US10888958B2 (en) * 2018-05-29 2021-01-12 Indium Corporation Hybrid high temperature lead-free solder preform
CN110306079B (zh) * 2019-07-18 2021-01-26 云南科威液态金属谷研发有限公司 一种低熔点液态金属及其制备方法与应用
US11646286B2 (en) 2019-12-18 2023-05-09 Micron Technology, Inc. Processes for forming self-healing solder joints and repair of same, related solder joints, and microelectronic components, assemblies and electronic systems incorporating such solder joints
WO2021184190A1 (zh) * 2020-03-17 2021-09-23 深圳市大疆创新科技有限公司 电路板结构、电子产品、电路板结构的制备方法和维修方法
EP4075927A1 (de) * 2021-04-12 2022-10-19 Siemens Aktiengesellschaft Elektronik-baugruppe mit mehreren teilelementen und recycling-verfahren für eine elektronik-baugruppe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060106144A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 저융점 솔더를 이용한 솔더 접합 방법 및 이를 이용한 볼그리드 어레이 패키지의 수리 방법
JP2006295019A (ja) * 2005-04-14 2006-10-26 Fujitsu Ltd 電子部品を基板に取り付け及び取り外す加熱装置
JP2007095976A (ja) * 2005-09-29 2007-04-12 Renesas Technology Corp 半導体装置のリワーク方法
US20070235500A1 (en) * 2006-03-31 2007-10-11 Daewoong Suh Room temperature joining process with piezoelectric ceramic-activated reactive multilayer foil

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293668A (ja) 1995-02-22 1996-11-05 Fuji Electric Co Ltd プリント基板と電子部品のはんだ付け方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060106144A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 저융점 솔더를 이용한 솔더 접합 방법 및 이를 이용한 볼그리드 어레이 패키지의 수리 방법
JP2006295019A (ja) * 2005-04-14 2006-10-26 Fujitsu Ltd 電子部品を基板に取り付け及び取り外す加熱装置
JP2007095976A (ja) * 2005-09-29 2007-04-12 Renesas Technology Corp 半導体装置のリワーク方法
US20070235500A1 (en) * 2006-03-31 2007-10-11 Daewoong Suh Room temperature joining process with piezoelectric ceramic-activated reactive multilayer foil

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355927B2 (en) 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
KR101535404B1 (ko) * 2014-03-05 2015-07-10 주식회사 네패스 반도체 패키지 및 그 제조방법
KR101699722B1 (ko) 2016-04-15 2017-01-25 정병식 에스비에이 툴(sba tool)의 수리방법.

Also Published As

Publication number Publication date
US20110068151A1 (en) 2011-03-24
US8070048B2 (en) 2011-12-06
KR101660787B1 (ko) 2016-10-11

Similar Documents

Publication Publication Date Title
KR101660787B1 (ko) 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법
US8450859B2 (en) Semiconductor device mounted structure and its manufacturing method
KR20030092026A (ko) 무세척 플럭스를 사용한 플립칩 상호 접속
JP5422826B2 (ja) 鉛フリーはんだ接続構造体およびはんだボール
JP5656144B2 (ja) 金属部材の接合方法
JP5724411B2 (ja) はんだ、はんだ付け方法及び半導体装置
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
JP2006279062A (ja) 半導体素子および半導体装置
JP2013048031A (ja) スプリング端子付き基板及びその製造方法
US20060242825A1 (en) Method of making a circuitized substrate
JP4211828B2 (ja) 実装構造体
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
KR101109240B1 (ko) 반도체 패키지 기판의 제조방법
JP2018181939A (ja) 半導体部品の実装構造体
JP4283091B2 (ja) 電子部品の実装方法
WO2006134891A1 (ja) モジュール基板のはんだ付け方法
US6617195B1 (en) Method of reflowing organic packages using no-clean flux
KR20200083999A (ko) 강화된 인터커넥트(interconnect)를 갖는 칩 패키지 어셈블리(assembly) 및 그 제조 방법
US20160354871A1 (en) Flux and method for manufacturing semiconductor device
JP3344254B2 (ja) 半導体装置製造方法
WO2024098674A1 (zh) 一种芯片封装方法及设备
US8618676B2 (en) Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
Sjoberg et al. Lead-free solder flip chips on FR-4 substrates with different surface finishes, underfills and fluxes
KR20070016711A (ko) 멀티 스택 패키지의 솔더 접합 불량 리페어 방법
JP2000012610A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant