KR20070016711A - 멀티 스택 패키지의 솔더 접합 불량 리페어 방법 - Google Patents

멀티 스택 패키지의 솔더 접합 불량 리페어 방법 Download PDF

Info

Publication number
KR20070016711A
KR20070016711A KR1020050071599A KR20050071599A KR20070016711A KR 20070016711 A KR20070016711 A KR 20070016711A KR 1020050071599 A KR1020050071599 A KR 1020050071599A KR 20050071599 A KR20050071599 A KR 20050071599A KR 20070016711 A KR20070016711 A KR 20070016711A
Authority
KR
South Korea
Prior art keywords
flux
solder
solder balls
stack package
package
Prior art date
Application number
KR1020050071599A
Other languages
English (en)
Inventor
김성환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050071599A priority Critical patent/KR20070016711A/ko
Publication of KR20070016711A publication Critical patent/KR20070016711A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H01L2224/03921—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step by repairing the bonding area damaged by the probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 멀티 스택 패키지의 솔더 접합 불량 리페어(Repair) 방법에 관한 것으로서, 복수 개의 반도체 패키지들이 적층된 구조를 갖고 솔더 볼에 의해 전기적으로 서로 연결된 멀티 스택 패키지에서 적층된 반도체 패키지들 사이에 위치한 솔더 접합 불량 발생 시 이를 리페어 할 수 있는 방법을 제공하고자 한다. 이를 위해 본 발명에서는 멀티 스택 패키지의 솔더 볼의 조인트부분에 플럭스를 도포한 다음, 솔더 볼의 조인트부분 외에 도포된 플럭스를 블로잉하여 제거한 후, 리플로우 공정을 통해 조인트 불량이 발생된 솔더 볼들을 리페어하고, 솔더 볼의 조인트부분에 잔류하는 플럭스 찌꺼기를 클리닝한다. 이에, 적층된 반도체 패키지를 분리하지 않고 솔더 접합 불량을 리페어 할 수 있다. 따라서, 반도체 패키지를 각각 분리할 시 발생되는 솔더 볼의 손상 또는 솔더 볼이 조인트된 볼 랜드 부위의 박리와 같은 문제가 발생되지 않을 뿐만 아니라, 솔더 접합 불량으로 인한 손실을 줄일 수 있다.
멀티 스택 패키지, 반도체 패키지, 솔더 볼, 조인트 불량, 플럭스(Flux), 리플로우(Reflow)

Description

멀티 스택 패키지의 솔더 접합 불량 리페어 방법{METHOD FOR REPAIRING SOLDER JOINT FAULT OF MULTI STACK PACKAGE}
도 1a는 복수 개의 칩 스케일 패키지를 패키지 단계에서 적층한 멀티 스택 패키지를 개략적으로 나타낸 단면도.
도 1b는 도 1a에 나타낸 멀티 스택 패키지에서 솔더 접합 불량이 발생된 부분을 나타낸 측면도.
도 2는 본 발명에 따른 멀티 스택 패키지의 솔더 접합 불량 리페어 방법을 설명하기 위한 순서도.
도 3a 내지 도 3d는 본 발명에 따른 멀티 스택 패키지의 솔더 접합 불량 리페어 방법을 개략적으로 도식화한 구성도.
도 4는 본 실시예에 따라 도 2에 나타낸 솔더 접합 불량부분이 리페어된 상태를 나타낸 측면도.
<도면의 주요 부분에 대한 설명>
100, 300: 멀티 스택 패키지 110, 310: 제1 반도체 패키지
111: 제1 인쇄회로기판 112: 제1 칩
113: 제1 솔더 볼 114: 제1 볼 랜드
115: 제3 볼 랜드 120, 320: 제2 반도체 패키지
121: 제2 인쇄회로기판 122: 제2 칩
123: 제2 솔더 볼 124: 제2 볼 랜드
130: 본딩 와이어 140: 몰딩 수지
301: 이송수단 302: 플럭스 포트
303: 플럭스 304: 블로잉 수단
305: 로(Furnace) 306: 클리닝 장치
307: 탈 이온수
본 발명은 멀티 스택 패키지(Multi Stack Package: MSP)에서의 솔더 접합 불량 리페어(Repair) 방법에 관한 것으로서, 더욱 상세하게는 인쇄회로기판 상에 적층된 복수 개의 반도체 패키지(Package)들 사이에 위치하는 솔더 범프의 조인트 불량 발생 시 적층된 반도체 패키지들을 분리하지 않고 리페어할 수 있는 멀티 스택 패키지의 솔더 접합 불량 리페어 방법에 관한 것이다.
전자·정보기기의 고집적화에 따라 반도체 패키지의 다핀(High Pin)화가 진행되어 왔고, 기존의 QFP(Quad Flat Package)로서는 칩 사이즈를 그대로 유지하면서 칩의 다핀화 요구를 더 이상 충족시킬 수 없는 한계에 이르렀다. 이에 따라, 다핀화의 요구를 충족시키고 칩 사이즈가 작으면서 제조원가 낮은 BGA(Ball Grid Array) 패키지와 같은 면배열형 반도체 패키지가 개발되었으며, 최근에는 칩의 크 기에 근접하는 칩 스케일 패키지 형태의 파인 피치 BGA(fine pitch BGA) 패키지가 개발되었다.
이와 더불어, 반도체 소자의 용량 및 집적도를 증가시키기 위해 칩 단계에서의 적층, 패키지 단계에서의 적층, 또는 칩과 패키지를 혼성으로 적층시킨 멀티 스택 패키지의 개발이 활발히 진행되고 있다.
도 1a는 복수 개의 칩 스케일 패키지를 패키지 단계에서 적층한 멀티 스택 패키지를 개략적으로 나타낸 단면도이다. 그리고, 도 1b는 도 1a에 나타낸 멀티 스택 패키지에서 솔더 접합 불량이 발생된 부분을 나타낸 측면도이다.
도 1a를 참조하면, 멀티 스택 패키지(100)는 제1 반도체 패키지(110) 상에 제2 반도체 패키지(120)가 적층되어 있고, 제2 반도체 패키지(120)의 하부면에 형성된 제2 솔더 볼(123)들에 의해 제1 반도체 패키지(110)와 전기적으로 연결된 구조를 갖는다.
제1 반도체 패키지(110)는 제1 인쇄회로기판(111) 상에 하나의 제1 칩(112)이 접착된 후 제1 본딩 와이어(130)에 인쇄회로기판(111)과 전기적으로 연결되고, 몰딩 수지(140)에 의해 봉지된 구조를 갖는다. 그리고, 제2 반도체 패키지(120)는 제2 인쇄회로기판(121) 상에 제2 칩(122)이 복수 개가 적층된 상태로 접착되고, 각각의 제2 칩(122)이 제2 인쇄회로기판(121)과 본딩 와이어(130)에 의해 전기적으로 연결되어 몰딩 수지(140)에 의해 몰딩된 구조를 갖는다. 그리고, 제1 인쇄회로기판(111)과 제2 인쇄회로기판(121)의 각각의 하부면에는 제1 볼 랜드(114)들 및 제2 볼 랜드(124)들이 각각 형성되어 있고, 제1 볼 랜드(114) 및 제2 볼 랜드(124)에는 외부 단자로 사용되는 제1 솔더 볼(113) 및 제2 솔더 볼(123)이 각각 접합되어 있다.
한편, 제1 인쇄회로기판(110)의 상부면에는 제3 볼 랜드(115)들이 형성되어 있다. 이는 제1 반도체 패키지(110) 상에 제2 반도체 패키지(120)가 적층됨에 따라 제2 솔더 볼(123)들이 접합되는 곳이다. 즉, 제3 볼 랜드(115)들 상에 소정의 플럭스를 도포한 후, 제3 볼 랜드(115)에 제2 인쇄회로기판(121)의 제2 솔더 볼(123)이 위치되도록 제1 반도체 패키지(110)와 제2 반도체 패키지(120)를 열 압착함에 따라, 제1 반도체 패키지(110) 상에 제2 반도체 패키지(120)가 적층됨과 동시에 제2 솔더 볼(123)에 의해 전기적으로 연결된다.
그러나, 도 1b에 나타낸 바와 같이 제1 반도체 패키지(110) 상에 제2 반도체 패키지(120)를 적층할 시에는 제2 반도체 패키지(120)의 제2 솔더 볼(123)들과 제1 반도체 패키지(110)의 제3 볼 랜드들 사이에 접합 불량이 종종 발생된다. 이는 제2 솔더 볼(123)들과의 접합을 위해 제3 볼 랜드 상에 도포되는 소정의 점성을 갖는 플럭스(Flux)의 관리 소홀로 인해 플럭스의 젖음성(Wetting)이 나빠졌거나, 제3 볼 랜드에 도포된 플럭스의 양이 적을 경우에 발생될 수 있다.
현재, 제1 반도체 패키지(110)와 제2 반도체 패키지(120) 사이에 위치되는 제2 솔더 볼(123)들의 접합 불량이 발생하는 경우, 이를 리페어할 수 있는 마땅한 방법이 없다. 일부에서는 적층된 반도체 패키지들을 각각 분리한 후, 볼 랜드 상에 플럭스를 도포하는 단계부터 다시 시작하려 시도가 있었지만, 이는 시간과 비용이 너무 많이 소모될 뿐만 아니라 반도체 패키지의 분리 시 솔더 볼이 손상되거나, 솔 더 볼과 함께 볼 랜드가 인쇄회로기판으로부터 떨어져 나가는 등 많은 문제가 뒤따르기 때문에 적용이 불가능한 실정이다.
이에, 멀티 스택 패키지에서 적층된 반도체 패키지들 사이에 위치되는 솔더 접합 불량이 발생하는 경우에는 리페어 작업을 거치지 않고 멀티 스택 패키지 자체를 폐기시키고 있으며, 그로 인해 제품의 수율이 저하될 뿐만 아니라 제조 비용의 막대한 손실이 야기되고 있다.
따라서, 본 발명은 적층된 복수 개의 칩 또는 반도체 패키지를 분리시키지 않고 불량 메탈 범프를 손쉽게 리페어할 수 있는 적층형 반도체 디바이스의 메탈 범프 리페어 방법을 제시하고자 한다.
본 발명은 멀티 스택 패키지의 솔더 접합 불량 리페어(Repair)방법으로서, (a)인쇄회로기판 상에 적어도 하나의 칩이 실장되고 인쇄회로기판의 하부면에 외부 단자인 솔더 볼들이 형성된 반도체 패키지가 복수 개가 적층된 멀티 스택 패키지에서 솔더 볼의 접합부분에 플럭스를 도포하는 단계; (b)솔더 볼의 접합부분 외에 도포된 플럭스가 제거되도록 블로잉(Blowing)하는 단계; (c)솔더 볼들 중 접합 불량이 발생한 솔더 볼들이 접합되도록 리플로우(Reflow)하는 단계; 및 (d)솔더 볼의 접합부분에 잔류하는 플럭스 찌꺼기가 제거되도록 클리닝하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 (a)단계에서는 멀티 스택 패키지를 플럭스 포트(Flux Pot)에 완전 히 디핑(Dipping)하여 솔더 볼들의 접합부분에 플럭스를 도포하는 것이 바람직하다. 이때, 플럭스는 환상 아미드용제, 이소프로필알코올용제, 에틸렌글리콜모노페닐에테르로 이루어진 그룹에서 선택된 어느 하나의 용제를 이용하여 고형분이 6%∼50%로 되도록 엷게 형성한 저점성을 갖는 것이 바람직하고, RA(Rosin-Activator)타입의 고활성 플럭스인 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 설명하고자 한다.
도 2는 본 발명에 따른 멀티 스택 패키지의 솔더 접합 불량 리페어 방법을 설명하기 위한 순서도이고, 도 3a 내지 도 3d는 본 발명에 따른 멀티 스택 패키지의 솔더 접합 불량 리페어 방법을 개략적으로 도식화한 구성도이다.
도 2 및 도 3a 내지 도 3d를 참조하면, 본 실시예에 따른 멀티 스택 패키지의 솔더 접합 불량 리페어 방법은 먼저, 접합 불량이 발생한 솔더 볼(323)의 접합부분에 소정의 플럭스를 도포한(S01) 다음, 솔더 볼(323)의 접합부분 외에 도포된 플럭스를 블로잉하여(S02) 제거한다. 이후, 리플로우 공정(S03)을 실시하여 접합 불량이 발생된 솔더 볼(323)들을 리페어한 다음, 솔더 볼(323)의 접합부분에 잔류하는 플럭스를 클리닝하여(S04) 제거시킨다. 이때, 멀티 스택 패키지(300)는 두 개의 반도체 패키지가 솔더 볼(323)에 의해 적층된 구조를 가지며, 각각의 반도체 패키지는 서로 다른 크기를 갖는 칩이 인쇄회로기판 상에 실장되어 봉지된 구성을 갖는다.
즉, 도 3a에 나타낸 바와 같이, 멀티 스택 패키지(300)를 소정의 이송수단(301)에 의해 플럭스(303)가 담긴 플럭스 포트(Flux Pot, 302)에 디핑(Dipping)시 킨다. 이에, 솔더 볼들의 접합부분에 플럭스(303)가 도포된다. 이때, 플럭스(303)는 솔더 볼의 표면장력을 없애며, 리플로우 공정 시 솔더 볼의 표면에 산화막이 형성되는 것을 방지하는 역할을 한다. 이와 같이 사용되는 플럭스(303)로는 송진에서 추출한 로진(Rosin)을 사용하는 로진 플럭스와 수용성 플럭스가 사용될 수 있으며, 그 중 저점성 예컨대 환상 아미드용제나, 이소프로필알코올용제, 에틸렌글리콜모노페닐에테르 등의 용제를 이용하여 고형분이 6%∼50%로 되도록 엷게 한 일본 알파메탈즈의 R5002, 천주금속공업의 7200A, 또는 일본 한다의 래픽스R 등을 사용하는 것이 바람직하다.
다음으로, 도 3b에 나타낸 바와 같이 소정의 블로잉(Blowing) 수단(304)을 사용하여 솔더 볼의 접합부분 외에 도포된 플럭스(303)를 블로잉하여 제거한다. 이는 플럭스 포트에 디핑된 멀티 스택 패키지(300)는 솔더 볼의 접합부분 외에도 많은 양의 플럭스(303)가 웨팅(Wetting)되었기 때문에, 이후에 진행될 리플로우 단계에서 볼 단락(Short)과 같은 2차적인 문제를 발생시킬 수 있기 때문이다.
다음으로, 도 3c에 나타낸 바와 같이 멀티 스택 패키지(300)를 소정의 로(Furnace, 305) 내에 투입시켜 리플로우 공정을 시행한다. 이는 고온 상태의 오븐(Oven)에서도 시행될 수 있으며, 예를 들어 솔더 볼(323)의 재질에 따라 약 230℃ 이상의 온도에서 2초 내지 20초 동안 시행한다. 이에, 솔더 볼(323)이 용융됨으로써, 접합 불량이 발생된 솔더 볼(323)이 제1 반도체 패키지(310)의 볼 랜드에 접합된다. 여기서, 제1 반도체 패키지(310) 상에 적층된 제2 반도체 패키지(320)는 적층될 당시의 열압착으로 인해 휘어진 상태에 있을 수 있다. 이 경우에는 제2 반도 체 패키지(320)의 솔더 볼(323)과 제1 반도체 패키지(310)의 볼 랜드와의 결합력을 향상시키기 위해서는 고활성 RA(Rosin Activity) 타입의 플럭스를 사용하는 것이 바람직하다. 여기서, 고활성 RA 타입의 플럭스는 브리지(Bridge) 현상을 발생시키지 않기 때문에 좁은 피치에서의 솔더링 작업시 많이 사용된다.
다음으로, 도 3d에 나타낸 바와 같이 멀티 스택 패키지(300)를 디핑 방식의 클리닝 장치(306)를 이용하여 클리닝한다. 이때, 사용되는 클리닝 용제로서는 플럭스의 물성에 따라 다르지만, 약 50℃ 내지 60℃로 데워진 탈 이온수(Hot DI(De-Ionized) Water, 307)를 사용하는 것이 바람직하다. 한편, 사용된 플럭스가 RA 타입의 플럭스인 경우에는 찌꺼기가 남아있으면 오랜 기간이 경과하는 사이에 수분을 흡수하거나 부식 생성물을 발생시킬 염려가 있으므로, 이때에는 염소계 용제, 불소계 용제, 탄화수소계 용제, 테르핀계 용제 등의 클리닝 용제를 사용하여 클리닝한다.
도 4는 본 실시예에 따라 도 2에 나타낸 솔더 접합 불량부분이 리페어된 상태를 나타낸 측면도이다.
본 실시예에 따르면, 도 4에 나타낸 바와 같이 제1 반도체 패키지(110)와 제2 반도체 패키지(120)의 사이에 위치된 제2 솔더 볼(123)들 중 일부 솔더 볼들의 접합 불량이 발생하더라도, 적층된 반도체 패키지들을 분리하지 않고 솔더 볼들의 접합 불량을 리페어할 수 있다.
이상 본 발명에 대한 바람직한 실시예를 참조로 설명하였으나, 본 발명은 본 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지 식을 가진 자에 의하여 많은 변형이 가능하다. 예를 들면, 본 발명은 솔더를 사용하여 적층되는 다수 개의 반도체 패키지를 포함하는 모든 멀티 스택 패키지에 적용될 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 멀티 스택 패키지의 솔더 접합 불량 리페어 방법은 솔더 볼의 접합부분에 소정의 플럭스를 도포하는 단계, 도포된 플럭스를 블로잉하는 단계, 솔더 볼의 접합부분에 열을 가하는 리플로우단계, 및 멀티 스택 패키지에 잔류하는 플럭스를 클리닝하는 단계를 시행함으로써, 적층된 반도체 패키지를 분리하지 않고서도 솔더 접합 불량을 리페어 할 수 있다.
따라서, 본 발명은 반도체 패키지를 각각 분리할 시 발생되는 솔더 볼의 손상 또는 솔더 볼이 접합된 볼 랜드 부위의 박리와 같은 문제가 발생되지 않으면서도, 솔더 접합 불량으로 인해 제품의 수율이 저하되거나, 제조 비용의 손실이 발생되는 것을 방지할 수 있다.
한편, 본 발명은 다량의 멀티 스택 패키지의 솔더 접합 불량을 리페어하는 경우에도 적용 가능하다.

Claims (4)

  1. (a)인쇄회로기판 상에 적어도 하나의 칩이 실장되고 상기 인쇄회로기판의 하부면에 외부 단자인 솔더 볼들이 형성된 반도체 패키지들이 복수 개가 적층된 멀티 스택 패키지에서 상기 솔더 볼의 접합부분에 플럭스를 도포하는 단계;
    (b)상기 솔더 볼의 접합부분 외에 도포된 플럭스가 제거되도록 블로잉(Blowing)하는 단계;
    (c)상기 솔더 볼들 중 접합 불량이 발생한 솔더 볼들이 접합되도록 리플로우(Reflow)하는 단계; 및
    (d)상기 솔더 볼의 접합부분에 잔류하는 플럭스 찌꺼기가 제거되도록 클리닝하는 단계를 포함하는 것을 특징으로 하는 멀티 스택 패키지의 솔더 접합 불량 리페어(Repair)방법.
  2. 제1항에 있어서, 상기 (a)단계에서는 상기 멀티 스택 패키지를 플럭스 포트(Flux Pot)에 완전히 디핑(Dipping)하여 상기 솔더 볼들의 접합부분에 상기 플럭스를 도포하는 것을 특징으로 하는 멀티 스택 패키지의 솔더 접합 불량 리페어방법.
  3. 제1항에 있어서, 상기 플럭스는 환상 아미드용제, 이소프로필알코올용제, 에틸렌글리콜모노페닐에테르로 이루어진 그룹에서 선택된 어느 하나의 용제를 이용하여 고형분이 6%∼50%로 되도록 엷게 형성한 저점성을 갖는 것을 특징으로 하는 멀 티 스택 패키지의 솔더 접합 불량 리페어방법.
  4. 제1항에 있어서, 상기 플럭스는 RA(Rosin-Activator)타입의 고활성 플럭스인 것을 특징으로 하는 멀티 스택 패키지의 솔더 접합 불량 리페어방법.
KR1020050071599A 2005-08-05 2005-08-05 멀티 스택 패키지의 솔더 접합 불량 리페어 방법 KR20070016711A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050071599A KR20070016711A (ko) 2005-08-05 2005-08-05 멀티 스택 패키지의 솔더 접합 불량 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071599A KR20070016711A (ko) 2005-08-05 2005-08-05 멀티 스택 패키지의 솔더 접합 불량 리페어 방법

Publications (1)

Publication Number Publication Date
KR20070016711A true KR20070016711A (ko) 2007-02-08

Family

ID=43650741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071599A KR20070016711A (ko) 2005-08-05 2005-08-05 멀티 스택 패키지의 솔더 접합 불량 리페어 방법

Country Status (1)

Country Link
KR (1) KR20070016711A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923430B1 (ko) * 2009-05-04 2009-10-27 주식회사 고려반도체시스템 반도체 소자 제작용 기판의 프로세싱 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923430B1 (ko) * 2009-05-04 2009-10-27 주식회사 고려반도체시스템 반도체 소자 제작용 기판의 프로세싱 방법

Similar Documents

Publication Publication Date Title
US11587860B2 (en) Method of forming thin die stack assemblies
US7538421B2 (en) Flip-chip package structure with stiffener
US6905914B1 (en) Wafer level package and fabrication method
KR100555395B1 (ko) 무세척 플럭스를 사용한 플립칩 상호 접속
US7361533B1 (en) Stacked embedded leadframe
KR101660787B1 (ko) 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법
US8963311B2 (en) PoP structure with electrically insulating material between packages
JP5656144B2 (ja) 金属部材の接合方法
US10811338B2 (en) Surface treatment method and apparatus for semiconductor packaging
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US7032807B2 (en) Solder contact reworking using a flux plate and squeegee
JP2007005707A (ja) 部品接合方法および部品接合用治具
US11152295B2 (en) Semiconductor package structure and method for manufacturing the same
KR20070016711A (ko) 멀티 스택 패키지의 솔더 접합 불량 리페어 방법
US7642129B2 (en) Ball-mounting method for coplanarity improvement in large package
TWI663899B (zh) 半導體封裝回收利用方法、及回收利用半導體封裝
KR101939563B1 (ko) 플럭스 리스 플립칩 패키지 제조장치 및 제조방법
US20090200362A1 (en) Method of manufacturing a semiconductor package
JP2012039045A (ja) パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法
US20080083819A1 (en) Repaired pre-soldering structure of circuit board and method thereof
US20160029486A1 (en) Solder joint structure and electronic component module including the same
JP3235192B2 (ja) 配線基板の接続方法
JP2001223325A (ja) 半導体装置
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
Master et al. Flip chip for AMD K6 microprocessor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination