JPH04122053A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH04122053A JPH04122053A JP2243512A JP24351290A JPH04122053A JP H04122053 A JPH04122053 A JP H04122053A JP 2243512 A JP2243512 A JP 2243512A JP 24351290 A JP24351290 A JP 24351290A JP H04122053 A JPH04122053 A JP H04122053A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- heat
- semiconductor chip
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 21
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000007789 sealing Methods 0.000 claims abstract description 6
- 239000000843 powder Substances 0.000 claims abstract description 3
- 239000002904 solvent Substances 0.000 claims abstract 2
- 230000017525 heat dissipation Effects 0.000 claims description 17
- 238000004898 kneading Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 238000001816 cooling Methods 0.000 abstract description 22
- 230000005855 radiation Effects 0.000 abstract description 12
- 238000005260 corrosion Methods 0.000 abstract description 9
- 230000007797 corrosion Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 238000005219 brazing Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229920003002 synthetic resin Polymers 0.000 abstract description 2
- 239000000057 synthetic resin Substances 0.000 abstract description 2
- 230000001464 adherent effect Effects 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010292 electrical insulation Methods 0.000 abstract 1
- 238000007747 plating Methods 0.000 abstract 1
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
各種電子機器の構成に広く使用されるプリント回路基板
の半導体チップ実装方法に関し、ペアチップの冷却性能
が確保されて回路基板への高密度実装を可能とするとと
もに、冷却時に半導体チップの回路部分および回路基板
との接合部を腐食しないように保護することを目的とし
、回路基板と接合するリードを形成した半導体チップの
放熱面に放熱フィン或いは熱伝導用の個片を接合し、当
該半導体チップの各該リードと上記回路基板の電源・信
号配線と接続して、シール手段により上記半導体チップ
の回路部分および前記接合部を覆い、該放熱フィン或い
は前記熱伝導個片を露出させる。
の半導体チップ実装方法に関し、ペアチップの冷却性能
が確保されて回路基板への高密度実装を可能とするとと
もに、冷却時に半導体チップの回路部分および回路基板
との接合部を腐食しないように保護することを目的とし
、回路基板と接合するリードを形成した半導体チップの
放熱面に放熱フィン或いは熱伝導用の個片を接合し、当
該半導体チップの各該リードと上記回路基板の電源・信
号配線と接続して、シール手段により上記半導体チップ
の回路部分および前記接合部を覆い、該放熱フィン或い
は前記熱伝導個片を露出させる。
〔産業上の利用分野］
本発明は、各種電子機器の構成に広く使用されるプリン
ト板の半導体チ・ノブ実装方法に関する。
ト板の半導体チ・ノブ実装方法に関する。
最近、特に大型電算機等のプリント板に実装される半導
体素子は更に高集積化されて発熱量が増大しており、そ
の半導体素子の冷却性能に対する要求も大変厳しいもの
となるとともに、プリント回路基板（以下回路基板と略
称する）への高密度実装に伴ってパッケージ型からチッ
プ本体（以下ヘアチップと略称する）に変化している。
体素子は更に高集積化されて発熱量が増大しており、そ
の半導体素子の冷却性能に対する要求も大変厳しいもの
となるとともに、プリント回路基板（以下回路基板と略
称する）への高密度実装に伴ってパッケージ型からチッ
プ本体（以下ヘアチップと略称する）に変化している。
そのため、ペアチップの冷却性能が確保されて回路基板
への高密度実装が可能となるとともに、冷却時にペアチ
ップおよび回路基板との接合部を腐食しないように保護
する新しい半導体チップの実装方法が必要とされている
。
への高密度実装が可能となるとともに、冷却時にペアチ
ップおよび回路基板との接合部を腐食しないように保護
する新しい半導体チップの実装方法が必要とされている
。
従来広く使用されている半導体チップの実装構造は、第
５図（ａ）に示すようにパッケージ内にヘアチップを内
設して１例えばリード２−１を各側面より突出させたフ
ラットリード型半導体装置２の放熱面２ａに、複数枚の
フィンを立設した放熱フィン３を熱伝導の優れた接着剤
４２例えばサーマルコンパウンドで接合するとともに、
その半導体装置２を回路基板１に搭載して図示していな
い電源・信号用の回路パターンと上記各リード２−１を
接合している。そして、例えば強制空冷の冷却風を一定
方向に流すこと乙こより発熱した半導体装置２と回路基
板Ｉを冷却するように構成されている。
５図（ａ）に示すようにパッケージ内にヘアチップを内
設して１例えばリード２−１を各側面より突出させたフ
ラットリード型半導体装置２の放熱面２ａに、複数枚の
フィンを立設した放熱フィン３を熱伝導の優れた接着剤
４２例えばサーマルコンパウンドで接合するとともに、
その半導体装置２を回路基板１に搭載して図示していな
い電源・信号用の回路パターンと上記各リード２−１を
接合している。そして、例えば強制空冷の冷却風を一定
方向に流すこと乙こより発熱した半導体装置２と回路基
板Ｉを冷却するように構成されている。
また、第５図（ｂ）に示すようＣコ実装面側に複数個の
半田ハンプ２゛−１を形成した半導体装置２゛を回路基
板１に実装して、冷却液を一定方向に循環させる冷却モ
ジュール６′の下面より突出させて弾力を有する冷却構
体６゛−１を、実装した前記半導体装置２°の放熱面２
１ａに圧接させて冷却するように構成している。
半田ハンプ２゛−１を形成した半導体装置２゛を回路基
板１に実装して、冷却液を一定方向に循環させる冷却モ
ジュール６′の下面より突出させて弾力を有する冷却構
体６゛−１を、実装した前記半導体装置２°の放熱面２
１ａに圧接させて冷却するように構成している。
更に、第５図（Ｃ）に示すように接続端子面側にＴＡ
Ｂ （Ｔａｐｅ Ａｕｔｍａｔｅｄ Ｂｏｎｄｉｎｇ）
法でリード２−１を形成したヘアチップ２”を回路基板
１に搭載して、その各リード２−１と回路基板１の図示
していない電源・信号用パターンと接合し、一定方向へ
冷却液を循環させるコールドプレート６″に設けた冷却
片６−１をヘアチップ２″の上面に圧接させて冷却する
ように構成されている。
Ｂ （Ｔａｐｅ Ａｕｔｍａｔｅｄ Ｂｏｎｄｉｎｇ）
法でリード２−１を形成したヘアチップ２”を回路基板
１に搭載して、その各リード２−１と回路基板１の図示
していない電源・信号用パターンと接合し、一定方向へ
冷却液を循環させるコールドプレート６″に設けた冷却
片６−１をヘアチップ２″の上面に圧接させて冷却する
ように構成されている。
以上説明した従来の実装構造で問題となるのは、第５図
（ａｌに示すパッケージ内にペアチップを内設した半導
体装置２に放熱フィン３を接合してその半導体装置２を
回路基板１に実装しているので、半導体装置２自体がパ
ッケージ分だけ実装面積が大きくなって回路基板１への
高密度実装ができない。
（ａｌに示すパッケージ内にペアチップを内設した半導
体装置２に放熱フィン３を接合してその半導体装置２を
回路基板１に実装しているので、半導体装置２自体がパ
ッケージ分だけ実装面積が大きくなって回路基板１への
高密度実装ができない。
また、第５図（ｂｌに示す複数個の半田バンブ２’−１
により回路基板１と接合した半導体装置２゛の上面に冷
却モジュール６゛の冷却構体６′−１を圧接させて冷却
しているので、冷却モジュール６゛の構造が複雑となっ
てコストが高騰するとともに回路基板１への高密度実装
ができないという問題が生じている。
により回路基板１と接合した半導体装置２゛の上面に冷
却モジュール６゛の冷却構体６′−１を圧接させて冷却
しているので、冷却モジュール６゛の構造が複雑となっ
てコストが高騰するとともに回路基板１への高密度実装
ができないという問題が生じている。
更に、第５図（Ｃｌに示すように回路基板１に実装され
たヘアチップ２”の上面ムこコールドプレート６”の冷
却片６”〜１を圧接させる構造においては高密度実装が
可能になるが、冷却時においてその湿度によりヘアチッ
プ２”の回路部分および微細なり一ド２−１と回路基板
１との接合部が腐食して接続の信φｎ性を低下させると
いう問題が生じている。
たヘアチップ２”の上面ムこコールドプレート６”の冷
却片６”〜１を圧接させる構造においては高密度実装が
可能になるが、冷却時においてその湿度によりヘアチッ
プ２”の回路部分および微細なり一ド２−１と回路基板
１との接合部が腐食して接続の信φｎ性を低下させると
いう問題が生じている。
本発明は上記のような問題点に鑑み、ヘアチップの冷却
性能が確保されて回路基板−・の高密度実装を可能とす
るとともに、冷却時にベアチ・ノブの回路部分および回
路基板との接合部を腐食しないように保護することがで
きる新しい半導体チップの実装方法の提供を目的とする
。
性能が確保されて回路基板−・の高密度実装を可能とす
るとともに、冷却時にベアチ・ノブの回路部分および回
路基板との接合部を腐食しないように保護することがで
きる新しい半導体チップの実装方法の提供を目的とする
。
本発明は、第１図に示すように回路基板１と接合するり
−ド１２−１を形成したペアチップ１２の放熱面１２ａ
に放熱フィン３或いは熱伝導用の個片を接合し、当該ペ
アチップ１２の各該リート’１２４と上記回路基板１の
電源・信号配線と接続して、シール手段１５により上記
ベアチップ１２の回路部分および前記接合部を覆って該
放熱フィン３或いは前記熱伝導個片を露出させる。
−ド１２−１を形成したペアチップ１２の放熱面１２ａ
に放熱フィン３或いは熱伝導用の個片を接合し、当該ペ
アチップ１２の各該リート’１２４と上記回路基板１の
電源・信号配線と接続して、シール手段１５により上記
ベアチップ１２の回路部分および前記接合部を覆って該
放熱フィン３或いは前記熱伝導個片を露出させる。
［作 用〕
本発明では、接合面側に複数本のり一ド１２−１を形成
して放熱面１２ａに放熱フィン３或いは熱伝導用の個片
を接合したベアチップ１２を上記回路基板１に実装し、
そのベアチップ１２を各該リード１２−１部をシール手
段１５により覆って上記放熱フィン３或いは前記熱伝導
個片を露出させているから、ヘアチップの冷却性能が確
保されて回路基板への高密度実装が可能となるとともに
、冷却時に回路基板との接合部を腐食しないように保護
することが可能となる。
して放熱面１２ａに放熱フィン３或いは熱伝導用の個片
を接合したベアチップ１２を上記回路基板１に実装し、
そのベアチップ１２を各該リード１２−１部をシール手
段１５により覆って上記放熱フィン３或いは前記熱伝導
個片を露出させているから、ヘアチップの冷却性能が確
保されて回路基板への高密度実装が可能となるとともに
、冷却時に回路基板との接合部を腐食しないように保護
することが可能となる。
〔実 施 例］
以下第１図乃至第４図について本発明の詳細な説明する
。
。
第１図は本発明の第一実施例による半導体チップの実装
方法を示す工程順模式的断面図、第２図は第二実施例の
実装方法を示す模式的断面図、第３図は半導体チップの
実装構造を示す模式的断面図、第４図は他の実装構造の
模式的断面図を示す。
方法を示す工程順模式的断面図、第２図は第二実施例の
実装方法を示す模式的断面図、第３図は半導体チップの
実装構造を示す模式的断面図、第４図は他の実装構造の
模式的断面図を示す。
図中において、第５図と同一部材には同一記号が付しで
あるが、その他の１２は高密度実装を行うヘアチップ、
１５はベアチップの各リード部を封止するコーティング
剤、２５は同じくベアチップをリード部に冠着するキャ
ップである。
あるが、その他の１２は高密度実装を行うヘアチップ、
１５はベアチップの各リード部を封止するコーティング
剤、２５は同じくベアチップをリード部に冠着するキャ
ップである。
本発明の第一実施例による半導体チップの実装方法は、
第１図の工程順模式的断面図に示すように、 （ａ）は、ベアチップ１２の接続端♀面に従来と同様Ｔ
ＡＢ法で回路基板と接合するり一ド１２−１を形成した
状態、 （′ｂ）は、上記ヘアチップ１２の放熱面１２ａに複数
枚のフィンを立設した放熱フィン３を熱伝導の優れた接
着剤４１例えばサーマルコンパウンドで接合するか、或
いは前記ベアチップ１２の放熱面１２ａに金メツキを施
してロー付けにより接合した状態、（Ｃ）は、放熱フィ
ン３を接合したベアチップ１２を回路基板１に搭載して
、当該回路基板１の図示していない電源・信号用の回路
パターンとベアチップ１２の上記各リード１２−１とを
接合した状態、（ｄ）は、接着性を有する溶剤で電気的
な絶縁性の優れた合成樹脂の粉末をペースト状にしたコ
ーティング剤１５により、回路基板１と接合した上記各
リード１２−１を封止するようにベアチップ１２の周囲
に塗布して、当該コーティング剤１５よりそのベアチッ
プ１２と接合した放熱フィン３のみを突出させた状態、 のｌＩ［［序により半導体チップを実装する。
第１図の工程順模式的断面図に示すように、 （ａ）は、ベアチップ１２の接続端♀面に従来と同様Ｔ
ＡＢ法で回路基板と接合するり一ド１２−１を形成した
状態、 （′ｂ）は、上記ヘアチップ１２の放熱面１２ａに複数
枚のフィンを立設した放熱フィン３を熱伝導の優れた接
着剤４１例えばサーマルコンパウンドで接合するか、或
いは前記ベアチップ１２の放熱面１２ａに金メツキを施
してロー付けにより接合した状態、（Ｃ）は、放熱フィ
ン３を接合したベアチップ１２を回路基板１に搭載して
、当該回路基板１の図示していない電源・信号用の回路
パターンとベアチップ１２の上記各リード１２−１とを
接合した状態、（ｄ）は、接着性を有する溶剤で電気的
な絶縁性の優れた合成樹脂の粉末をペースト状にしたコ
ーティング剤１５により、回路基板１と接合した上記各
リード１２−１を封止するようにベアチップ１２の周囲
に塗布して、当該コーティング剤１５よりそのベアチッ
プ１２と接合した放熱フィン３のみを突出させた状態、 のｌＩ［［序により半導体チップを実装する。
また、第二実施例の半導体チップ実装方法としては、第
２図に示すように回路基板１と接合したベアチップ１２
の各リード１２−１部を覆うことができる形状に９例え
ば金属薄板より成形して、その上面中央部に挿通孔２５
−１を設けたキャップ２５を回路基板１に実装したヘア
チップ１２に冠着して、そのベアチップ１２の放熱フィ
ン３をキャップ２５の上面より突出させる。そして、こ
の冠着したキャップ２５の端縁と回路基板１および、放
熱フィン３と上記挿通孔２５−１の端縁を上記回路基板
ｌと各リード１２−１との接合温度より低温のロー付け
、或いは半田付けで密封して回路基板ｌと接合したり一
ド１２−１部を外部と遮蔽する。
２図に示すように回路基板１と接合したベアチップ１２
の各リード１２−１部を覆うことができる形状に９例え
ば金属薄板より成形して、その上面中央部に挿通孔２５
−１を設けたキャップ２５を回路基板１に実装したヘア
チップ１２に冠着して、そのベアチップ１２の放熱フィ
ン３をキャップ２５の上面より突出させる。そして、こ
の冠着したキャップ２５の端縁と回路基板１および、放
熱フィン３と上記挿通孔２５−１の端縁を上記回路基板
ｌと各リード１２−１との接合温度より低温のロー付け
、或いは半田付けで密封して回路基板ｌと接合したり一
ド１２−１部を外部と遮蔽する。
上記第一実施例による半導体チップ実装構造は、第３図
（ａ）に示すように回路基板１に実装した複数個の各ベ
アチップ１２の周囲にそれぞれコーティング剤１５を塗
布し、高発熱のベアチップ１２は接合した放熱フィン３
をコーティング剤１５の上面より突出させるとともに、
低発熱のベアチップ１２は放熱面に固着した伝熱板１２
−２をコーティング剤１５より露出させて回路基板１と
接合したり一ド１２−１部を外部と遮蔽するように構成
している。
（ａ）に示すように回路基板１に実装した複数個の各ベ
アチップ１２の周囲にそれぞれコーティング剤１５を塗
布し、高発熱のベアチップ１２は接合した放熱フィン３
をコーティング剤１５の上面より突出させるとともに、
低発熱のベアチップ１２は放熱面に固着した伝熱板１２
−２をコーティング剤１５より露出させて回路基板１と
接合したり一ド１２−１部を外部と遮蔽するように構成
している。
また、第二実施例による半導体チップの実装構造は、第
３図（ｂ）に示すように複数個の挿通孔２５−１を設け
たキャップ２５を回路基板１に実装した複数個のベアチ
ップ１２に冠着して、高発熱のベアチップ１２に対して
は接合した放熱フィン３をキャップ２５の上面より突出
させ、低発熱のベアチップ１２においては放熱面に固着
した伝熱板１２−２を挿通孔２５−１より露出させる。
３図（ｂ）に示すように複数個の挿通孔２５−１を設け
たキャップ２５を回路基板１に実装した複数個のベアチ
ップ１２に冠着して、高発熱のベアチップ１２に対して
は接合した放熱フィン３をキャップ２５の上面より突出
させ、低発熱のベアチップ１２においては放熱面に固着
した伝熱板１２−２を挿通孔２５−１より露出させる。
そして、この冠着したキヤ、７プ２５の端縁と回路基板
１を密封するとともに、高発熱のペアチップ１２ではそ
の放熱フィン３と上記挿通孔２５−１の端縁を、また低
発熱のヘアチップ１２は固着した伝熱板１２−２と上記
挿通孔２５−１の端縁を同じくロー付は或いは半田付け
により密封している。
１を密封するとともに、高発熱のペアチップ１２ではそ
の放熱フィン３と上記挿通孔２５−１の端縁を、また低
発熱のヘアチップ１２は固着した伝熱板１２−２と上記
挿通孔２５−１の端縁を同じくロー付は或いは半田付け
により密封している。
更に第４図に示すように一方の面に複数本の接続ビン３
１−１を立設したパッケージ基板３１の他方の面に、複
数枚のフィンを有する放熱フィン３を接合したヘアチッ
プ１２を搭載して、コーティング剤１５によりその各リ
ード１２−１を封止するとともに放熱フィン３のみが露
出した安価なパンケージを形成しても良い。
１−１を立設したパッケージ基板３１の他方の面に、複
数枚のフィンを有する放熱フィン３を接合したヘアチッ
プ１２を搭載して、コーティング剤１５によりその各リ
ード１２−１を封止するとともに放熱フィン３のみが露
出した安価なパンケージを形成しても良い。
その結果、ヘアチップの高密度実装が可能となって当該
ペアチップの冷却効果が確保できるとともに、回路基板
との接合部が容易に密封されてその腐食を防止すること
ができる。
ペアチップの冷却効果が確保できるとともに、回路基板
との接合部が容易に密封されてその腐食を防止すること
ができる。
〔発明の効果］
以上の説明から明らかなように本発明によれば極めて簡
単な方法で、ヘアチップの高密度実装が可能になるとと
もに当該ペアチップの回路部分および回路基板との接合
部が容易に密封されて腐食を防止することができる等の
利点があり、著しい経済的及び、信頼性向上の効果が期
待できる半導体チップの実装方法を折倒することができ
る。
単な方法で、ヘアチップの高密度実装が可能になるとと
もに当該ペアチップの回路部分および回路基板との接合
部が容易に密封されて腐食を防止することができる等の
利点があり、著しい経済的及び、信頼性向上の効果が期
待できる半導体チップの実装方法を折倒することができ
る。
【図面の簡単な説明】
第１図は本発明の第一実施例による半導体チップの実装
方法を示す模式的断面図、 第２図は第二実施例の実装方法を示す模式的断面図、 第３図は本実施例による半導体チップの実装構造を示す
模式的断面図、 第４図は他の実装構造を示す模式的断面図、第５図は従
来の半導体チップ実装構造を示す模式的断面図である。 図において、 １は回路基板、 ３は放熱フィン、 ４は接着剤、 １２はヘアチップ、 １２ａは放熱面、 １２−１はリード、 １２°−１は半田バンプ、 １２−２は伝熱板、 １５はコーティング剤、 ２５はキャップ、 ２５−１は挿通孔、 ３１はパッケージ基板、 ３１−１は接続ビン、 を示す。 第 図 ￥二突Ｘ！−伊ｊｔ＋’！ｊＪｔ１５五をホＴ撲式′９
り１ｆｒｔ釦■第２図 （ｂ＋ ＊＊ｋｆＰｌ：ｚ ３＋−４４千、７７− ｑ ５（ｇ
、１ｉｒａ会末を所式的析面閲 第３図 ３〕軛ン１−シｙフブ〕・ ン イ色の プざ１に〕武崎ＩＪＬを２片°７ノＪヒーｚｅ
ａブｙｔり］第４図 （Ｑ） 従束−瞥導体千７７・電装購造羨不７稽式θり斯す磨第
５図（ン偽１）
方法を示す模式的断面図、 第２図は第二実施例の実装方法を示す模式的断面図、 第３図は本実施例による半導体チップの実装構造を示す
模式的断面図、 第４図は他の実装構造を示す模式的断面図、第５図は従
来の半導体チップ実装構造を示す模式的断面図である。 図において、 １は回路基板、 ３は放熱フィン、 ４は接着剤、 １２はヘアチップ、 １２ａは放熱面、 １２−１はリード、 １２°−１は半田バンプ、 １２−２は伝熱板、 １５はコーティング剤、 ２５はキャップ、 ２５−１は挿通孔、 ３１はパッケージ基板、 ３１−１は接続ビン、 を示す。 第 図 ￥二突Ｘ！−伊ｊｔ＋’！ｊＪｔ１５五をホＴ撲式′９
り１ｆｒｔ釦■第２図 （ｂ＋ ＊＊ｋｆＰｌ：ｚ ３＋−４４千、７７− ｑ ５（ｇ
、１ｉｒａ会末を所式的析面閲 第３図 ３〕軛ン１−シｙフブ〕・ ン イ色の プざ１に〕武崎ＩＪＬを２片°７ノＪヒーｚｅ
ａブｙｔり］第４図 （Ｑ） 従束−瞥導体千７７・電装購造羨不７稽式θり斯す磨第
５図（ン偽１）
Claims (3)
- （１）回路基板（１）と接合するリード（１２−１）を
形成した半導体チップ（１２）の放熱面（１２ａ）に放
熱フイン（３）或いは熱伝導用の個片を接合し、当該半
導体チップ（１２）の各該リード（１２−１）と上記回
路基板（１）の電源・信号配線と接続して、シール手段
（１５）により上記半導体チップ（１２）の回路部分お
よび前記接合部を覆い、該放熱フイン（３）或いは前記
熱伝導個片を露出させたことを特徴とする半導体チップ
の実装方法。 - （２）上記シール手段に、樹脂粉末と溶剤を混練して形
成したコーティング剤（１５）を使用したことを特徴と
する請求項１記載の半導体チップの実装方法。 - （３）上記シール手段に、上記放熱フイン（３）或いは
前記熱伝導個片を露出させる孔（２５−１）を有するキ
ャップ（２５）を使用したことを特徴とする請求項１記
載の半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243512A JPH04122053A (ja) | 1990-09-12 | 1990-09-12 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243512A JPH04122053A (ja) | 1990-09-12 | 1990-09-12 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04122053A true JPH04122053A (ja) | 1992-04-22 |
Family
ID=17105011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2243512A Pending JPH04122053A (ja) | 1990-09-12 | 1990-09-12 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04122053A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268119A (ja) * | 1993-03-17 | 1994-09-22 | Kyocera Corp | 半導体素子の実装構造 |
| EP0740340A2 (en) * | 1995-04-07 | 1996-10-30 | Shinko Electric Industries Co. Ltd. | Structure and process for mounting semiconductor chip |
| KR100235091B1 (ko) * | 1995-04-10 | 1999-12-15 | 모기 쥰이찌 | 반도체장치 및 반도체소자탑재용 필름 |
| JP2006284484A (ja) * | 2005-04-04 | 2006-10-19 | Yamatake Corp | 鏡面冷却式センサ |
| US8072759B2 (en) | 2009-06-03 | 2011-12-06 | Kabushiki Kaisha Toshiba | Electronic device |
| CN102347293A (zh) * | 2011-09-30 | 2012-02-08 | 常熟市广大电器有限公司 | 一种散热性能优良的芯片封装结构 |
-
1990
- 1990-09-12 JP JP2243512A patent/JPH04122053A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268119A (ja) * | 1993-03-17 | 1994-09-22 | Kyocera Corp | 半導体素子の実装構造 |
| EP0740340A2 (en) * | 1995-04-07 | 1996-10-30 | Shinko Electric Industries Co. Ltd. | Structure and process for mounting semiconductor chip |
| EP0740340A3 (en) * | 1995-04-07 | 1997-10-29 | Shinko Electric Ind Co | Structure and method of mounting a semiconductor device |
| US5737191A (en) * | 1995-04-07 | 1998-04-07 | Shinko Electric Industries Co., Ltd. | Structure and process for mounting semiconductor chip |
| KR100235091B1 (ko) * | 1995-04-10 | 1999-12-15 | 모기 쥰이찌 | 반도체장치 및 반도체소자탑재용 필름 |
| JP2006284484A (ja) * | 2005-04-04 | 2006-10-19 | Yamatake Corp | 鏡面冷却式センサ |
| JP4541956B2 (ja) * | 2005-04-04 | 2010-09-08 | 株式会社山武 | 鏡面冷却式センサ |
| US8072759B2 (en) | 2009-06-03 | 2011-12-06 | Kabushiki Kaisha Toshiba | Electronic device |
| CN102347293A (zh) * | 2011-09-30 | 2012-02-08 | 常熟市广大电器有限公司 | 一种散热性能优良的芯片封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US4338621A (en) | Hermetic integrated circuit package for high density high power applications | |
| US5291062A (en) | Area array semiconductor device having a lid with functional contacts | |
| US6919220B2 (en) | Method of making chip package with grease heat sink | |
| US6735859B2 (en) | Method of manufacturing chip scale package | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPS63239832A (ja) | Ｉｃチップ用パッケージおよびその製造方法 | |
| JPH07211816A (ja) | パッケージした集積回路及びその製造方法 | |
| JP2004235617A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH07254666A (ja) | 半導体装置及びｂｇａパッケージ | |
| KR100232214B1 (ko) | 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법 | |
| KR100281056B1 (ko) | 반도체장치및반도체장치모듈 | |
| US4964019A (en) | Multilayer bonding and cooling of integrated circuit devices | |
| JPH0777258B2 (ja) | 半導体装置 | |
| KR100526667B1 (ko) | 수지밀봉형반도체장치및그제조방법 | |
| JPH04122053A (ja) | 半導体チップの実装方法 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| EP0527583B1 (en) | Method and apparatus for interconnecting devices using TAB in board technology | |
| JP2710986B2 (ja) | 電子装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPS6147653A (ja) | 半導体装置 | |
| JPH03234047A (ja) | 半導体装置 | |
| JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| GB1504663A (en) | Large area hybrid microcircuit assembly |