JP2003224087A - 半導体ウエーハの加工方法 - Google Patents

半導体ウエーハの加工方法

Info

Publication number
JP2003224087A
JP2003224087A JP2002018795A JP2002018795A JP2003224087A JP 2003224087 A JP2003224087 A JP 2003224087A JP 2002018795 A JP2002018795 A JP 2002018795A JP 2002018795 A JP2002018795 A JP 2002018795A JP 2003224087 A JP2003224087 A JP 2003224087A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
coating layer
stress
streets
stress reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002018795A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2002018795A priority Critical patent/JP2003224087A/ja
Priority to DE10391795T priority patent/DE10391795B4/de
Priority to US10/471,401 priority patent/US6944370B2/en
Priority to PCT/JP2003/000302 priority patent/WO2003065430A1/ja
Publication of JP2003224087A publication Critical patent/JP2003224087A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • B28D5/024—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels with the stock carried by a movable support for feeding stock into engagement with the cutting blade, e.g. stock carried by a pivoted arm or a carriage

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 半導体ウエーハの裏面を研削して薄く加工し
ても湾曲の発生が抑制できる半導体ウエーハの加工方法
を提供する。 【解決手段】 表面が複数のストリートによって区画さ
れた複数の領域にそれぞれ回路が形成され、該回路を含
む表面に被覆層が形成された半導体ウエーハ２を所定の
厚さに加工する加工方法であって、半導体ウエーハ２の
表面に形成された被覆層２３に複数の溝２３１を形成し
て被覆層２３の応力を低減する応力低減工程と、該応力
低減工程の後に半導体ウエーハの裏面を研削して所定の
厚さに加工する研削工程とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面に多数の回路
が形成された半導体ウエーハを所定の厚さに加工する加
工方法に関する。
【０００２】
【従来の技術】半導体デバイス製造工程においては、略
円板形状である半導体ウエーハの表面に複数のストリー
トによって区画された複数の領域にＩＣ、ＬＳＩ等の回
路を形成し、上記ストリートに沿ってダイシングするこ
とにより個々の半導体チップを製造している。このよう
にして製作される半導体チップの放熱性を良好にするた
めには、半導体チップの厚さをできるだけ薄く形成する
ことが望ましい。また、半導体チップを多数用いる携帯
電話、スマートカード、パソコン等の小型化を可能にす
るためにも、半導体チップの厚さをできるだけ薄く形成
することが望ましい。そのため、半導体ウエーハをダイ
シングにより個々の半導体チップに分割する前に、その
裏面を研削して５０μｍ程度の厚さに加工している。
【０００３】
【発明が解決しようとする課題】而して、半導体ウエー
ハの裏面を研削して薄く加工すると、半導体ウエーハの
両側が表面側にそり上がり湾曲する。例えば、直径が２
００ｍｍの半導体ウエーハの裏面を研削して厚さを５０
μｍに加工すると、半導体ウエーハの両側が表面側に６
０ｍｍ程度そり上がる。この半導体ウエーハの湾曲は、
半導体ウエーハの表面に形成された回路を保護するため
に耐熱性、電気絶縁性、機械的強度に優れたポリイミド
樹脂を半導体ウエーハの表面に塗布し焼成して形成した
被覆層や、金属層、絶縁膜等の被覆層に起因することが
判った。即ち、半導体ウエーハの表面に形成された被覆
層には、中心方向に向けて引っ張る応力が発生してい
る。しかるに、半導体ウエーハの裏面を研削して厚さを
５０μｍ程度に薄く加工すると、半導体ウエーハの剛性
が上記応力に耐えきれず上述したように湾曲する。この
ように半導体ウエーハが湾曲すると、後工程であるダイ
シングを円滑に遂行することが困難となる。
【０００４】
【発明が解決しようとする課題】本発明は上記事実に鑑
みてなされたものであり、その主たる技術課題は、半導
体ウエーハの裏面を研削して薄く加工しても湾曲の発生
が抑制できる半導体ウエーハの加工方法を提供すること
にある。
【０００５】
【課題を解決するための手段】上記主たる技術課題を解
決するため、本発明によれば、表面が複数のストリート
によって区画された複数の領域にそれぞれ回路が形成さ
れ、該回路を含む表面に被覆層が形成された半導体ウエ
ーハを所定の厚さに加工する加工方法であって、半導体
ウエーハの表面に形成された被覆層に複数の溝を形成し
て被覆層の応力を低減する応力低減工程と、該応力低減
工程の後に半導体ウエーハの裏面を研削して所定の厚さ
に加工する研削工程と、を含む、ことを特徴とする半導
体ウエーハの加工方法が提供される。
【０００６】上記応力低減工程において被覆層に形成さ
れる複数の溝は、複数のストリートに沿って形成され
る。また、上記応力低減工程において被覆層に形成され
る複数の溝は、切削ブレードを回転しつつ半導体ウエー
ハを相対移動することによる切削によって形成される。
【０００７】
【発明の実施の形態】以下、本発明による半導体ウエー
ハの加工方法の実施形態について、添付図面を参照して
詳細に説明する。
【０００８】図１は本発明に従って加工される半導体ウ
エーハを示すもので、図１の（ａ）はその斜視図、図１
の（ｂ）は一部を拡大して示す断面図である。図１に示
す半導体ウエーハ２は、直径が２００ｍｍで厚さが５０
０μｍに形成されており、その表面に複数のストリート
２１によって区画された複数の領域にそれぞれ回路２２
が形成され、この回路２２を含む表面に保護被膜として
の被覆層２３が形成されている。なお、被覆層２３は、
図示の実施形態においては回路２２を含む半導体ウエー
ハ２の表面にポリイミド樹脂を塗布し焼成して形成され
ており、厚さが１０μｍ程度に形成されている。
【０００９】上述した半導体ウエーハ２は、複数のスト
リート２１に沿ってダイシングにより個々の半導体チッ
プに分割する前に、その裏面を研削して５０μｍ程度の
厚さに加工されるが、薄く加工すると上述したように被
覆層２３に発生している応力の影響で湾曲する。そこ
で、本発明においては上記湾曲の発生を抑制するため
に、半導体ウエーハ２の裏面を研削する前に上記被覆層
２３に発生している中心方向に向けて引っ張る応力を低
減させる工程を実施する。
【００１０】図２は被覆層２３の応力を低減する応力低
減工程を示すもので、図２の（ａ）はその斜視図、図２
の（ｂ）は半導体ウエーハ２の一部を拡大して示す断面
図である。応力低減工程は、図２に示すように半導体ウ
エーハ２の表面に形成された被覆層２３に溝２３１を形
成する。この溝２３１は、ダイシング装置として一般に
用いられている切削装置を用いることができる。即ち、
切削装置のチャックテーブル３１上に半導体ウエーハ２
を保持し、切削ブレード３２を回転しつつチャックテー
ブル３１を矢印Ｘで示す方向に切削送りすることによっ
て、被覆層２３に溝２３１を形成する。この溝２３１
は、回路２２を損傷させないためにもストリート２１に
沿って形成することが望ましい。また溝２３１の深さ
は、被覆層２３の厚さに相当し被覆層２３を切断するこ
とが望ましい。なお、溝２３１は必ずしも全ストリート
に沿って形成する必要はなく、被覆層２３の応力が低減
し半導体ウエーハ２を５０μｍ程度まで薄くしたときに
発生する湾曲を抑制することができる程度で、例えば一
方向につき４本程度でよいが、全ストリートに沿って形
成してもよい。また、溝２３１を形成する切削条件とし
ては、切削ブレード３２の回転速度が２０，０００ｒｐ
ｍ程度で、チャックテーブル３１の送り速度が５０〜１
００ｍｍ／ｓｅｃ程度が適当である。
【００１１】上述したように応力低減工程が終了した
ら、図３の（ａ）に示すように半導体ウエーハ２の表裏
を反転し、図３の（ｂ）に示すように表面側（回路２２
が形成されている側）に研削用の保護シート４を装着す
る。
【００１２】次に、上述したように表面に保護シート４
を装着した半導体ウエーハ２の裏面を研削して所定の厚
さに加工する研削工程を遂行する。即ち、図４に示すよ
うに研削装置５のチャックテーブル５１上に半導体ウエ
ーハ２を裏面を上にして保持し、例えば、チャックテー
ブル５１を３００ｒｐｍで回転しつつ、研削砥石５２を
６０００ｒｐｍで回転せしめて半導体ウエーハ２の裏面
に接触することにより研削する。そして、半導体ウエー
ハ２の厚さが５０μｍ程度になるまで研削する。このよ
うに、半導体ウエーハ２の厚さを５０μｍ程度まで薄く
研削しても、上記応力低減工程において半導体ウエーハ
２の表面に形成された被覆層２３には複数の溝２３１が
形成されて被覆層２３の応力が低減せしめられているの
で、湾曲の発生が抑制される。
【００１３】上記のようにして裏面が研削され厚さが５
０μｍ程度に加工された半導体ウエーハ２は、次工程で
あるダイシング工程に搬送され、切削装置等のダイシン
グ装置によりストリート２１に沿って切断されて個々の
半導体チップに分割される。
【００１４】
【発明の効果】本発明に係る半導体ウエーハを所定の厚
さに加工する加工方法は、半導体ウエーハの裏面を研削
する前に、半導体ウエーハの表面に形成された被覆層に
複数の溝を形成して被覆層の応力を低減する応力低減工
程を実施するので、半導体ウエーハの裏面を研削して薄
くしても、被覆層の応力が低減せしめられているため、
湾曲の発生が抑制される。従って、後工程であるダイシ
ング作業を円滑に遂行することができる。
【図面の簡単な説明】
【図１】本発明に従って加工される半導体ウエーハを示
す説明図。
【図２】本発明の加工方法における応力低減工程を示す
説明図。
【図３】図２に示す応力低減工程を実施した後の半導体
ウエーハの表面に保護テープを装着する工程を示す説明
図。
【図４】本発明の加工方法における切削工程を示す説明
図。
【符号の説明】
２：半導体ウエーハ ２１：ストリート ２２：回路 ２３：被覆層 ２３１：溝 ３１：切削装置のチャックテーブル ３２：切削装置の切削ブレード ４：保護シート ５：研削装置 ５１：チャックテーブル ５２：研削砥石

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 表面が複数のストリートによって区画さ
    れた複数の領域にそれぞれ回路が形成され、該回路を含
    む表面に被覆層が形成された半導体ウエーハを所定の厚
    さに加工する加工方法であって、 半導体ウエーハの表面に形成された被覆層に複数の溝を
    形成して被覆層の応力を低減する応力低減工程と、 該応力低減工程の後に半導体ウエーハの裏面を研削して
    所定の厚さに加工する研削工程と、を含む、 ことを特徴とする半導体ウエーハの加工方法。
  2. 【請求項２】 該応力低減工程において被覆層に形成さ
    れる複数の溝は、該複数のストリートに沿って形成され
    る、請求項１記載の半導体ウエーハの加工方法。
  3. 【請求項３】 該応力低減工程において被覆層に形成さ
    れる複数の溝は、切削ブレードを回転しつつ半導体ウエ
    ーハを相対移動することによる切削によって形成され
    る、請求項１記載の半導体ウエーハの加工方法。
JP2002018795A 2002-01-28 2002-01-28 半導体ウエーハの加工方法 Pending JP2003224087A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002018795A JP2003224087A (ja) 2002-01-28 2002-01-28 半導体ウエーハの加工方法
DE10391795T DE10391795B4 (de) 2002-01-28 2003-01-16 Verfahren zum Bearbeiten und Zerteilen eines Halbleiterwafers
US10/471,401 US6944370B2 (en) 2002-01-28 2003-01-16 Method of processing a semiconductor wafer
PCT/JP2003/000302 WO2003065430A1 (fr) 2002-01-28 2003-01-16 Procede de traitement d'une plaquette a semi-conducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002018795A JP2003224087A (ja) 2002-01-28 2002-01-28 半導体ウエーハの加工方法

Publications (1)

Publication Number Publication Date
JP2003224087A true JP2003224087A (ja) 2003-08-08

Family

ID=27654000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002018795A Pending JP2003224087A (ja) 2002-01-28 2002-01-28 半導体ウエーハの加工方法

Country Status (4)

Country Link
US (1) US6944370B2 (ja)
JP (1) JP2003224087A (ja)
DE (1) DE10391795B4 (ja)
WO (1) WO2003065430A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167968A (ja) * 2014-03-06 2015-09-28 株式会社ディスコ レーザー加工方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP5657302B2 (ja) * 2010-08-04 2015-01-21 株式会社ディスコ 切削方法
CN111599671B (zh) * 2019-02-21 2024-10-18 东莞新科技术研究开发有限公司 一种长形条半导体背面开槽以消除应力的方法
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69516035T2 (de) * 1994-05-23 2000-08-31 Sumitomo Electric Industries, Ltd. Verfharen zum Herstellen eines mit hartem Material bedeckten Halbleiters
US5855988A (en) * 1995-11-27 1999-01-05 Nippon Paint Co., Ltd. Electromagnetic wave absorbing shielding material
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5850498A (en) * 1997-04-08 1998-12-15 Alliedsignal Inc. Low stress optical waveguide having conformal cladding and fixture for precision optical interconnects
JP3423245B2 (ja) * 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
JP2000331524A (ja) 1999-05-17 2000-11-30 Kenwood Corp 光ガイドの固定構造
JP2001058453A (ja) 1999-08-20 2001-03-06 Alps Electric Co Ltd 熱転写プリンタ
KR100699649B1 (ko) 1999-08-23 2007-03-23 로무 가부시키가이샤 반도체장치 및 그 제조방법
JP2001060591A (ja) 1999-08-23 2001-03-06 Rohm Co Ltd 半導体装置の製造方法
JP3833858B2 (ja) 1999-08-23 2006-10-18 ローム株式会社 半導体装置およびその製造方法
JP3833859B2 (ja) 1999-10-14 2006-10-18 ローム株式会社 半導体装置およびその製造方法
US6621951B1 (en) * 2000-06-27 2003-09-16 Oluma, Inc. Thin film structures in devices with a fiber on a substrate
JP2002270719A (ja) * 2001-03-07 2002-09-20 Sony Corp 半導体装置及びその製造方法
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167968A (ja) * 2014-03-06 2015-09-28 株式会社ディスコ レーザー加工方法

Also Published As

Publication number Publication date
WO2003065430A1 (fr) 2003-08-07
US6944370B2 (en) 2005-09-13
DE10391795B4 (de) 2013-02-21
DE10391795T5 (de) 2005-02-17
US20040115903A1 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
KR102251260B1 (ko) 웨이퍼 가공 방법
TWI260051B (en) Semiconductor-device manufacturing method
JP2007096115A (ja) 半導体装置の製造方法
JPH03204954A (ja) 半導体装置の製造方法
CN107369611B (zh) 新型晶圆减薄背面金属化工艺
JP2004140179A (ja) 半導体装置及びその製造方法
TW202003150A (zh) 全邊切削之晶圓加工方法
JP6558973B2 (ja) デバイスチップの製造方法
US6563196B2 (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
JP5936312B2 (ja) 半導体ウエーハの加工方法
US7037753B2 (en) Non-planar surface for semiconductor chips
US8895363B2 (en) Die preparation for wafer-level chip scale package (WLCSP)
JP2003224087A (ja) 半導体ウエーハの加工方法
JP5881504B2 (ja) ウエーハの加工方法
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
US20090137097A1 (en) Method for dicing wafer
JP2644069B2 (ja) 半導体装置の製造方法
JP2005116614A (ja) 積層ウェーハの加工方法
JP2003124147A (ja) 半導体装置の製造方法
JPS62112348A (ja) 半導体装置の製造方法
EP0499752B1 (en) Method for dividing a semiconductor wafer comprising a semiconductor layer and a metal layer into chips
JP2004158776A (ja) 半導体デバイスの製造方法
JP2004025402A (ja) 半導体ウェハの保護テープの切断方法および切断装置
JP2004363154A (ja) 半導体装置の製造方法及び半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403