CN101388373B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101388373B
CN101388373B CN200810160807.6A CN200810160807A CN101388373B CN 101388373 B CN101388373 B CN 101388373B CN 200810160807 A CN200810160807 A CN 200810160807A CN 101388373 B CN101388373 B CN 101388373B
Authority
CN
China
Prior art keywords
mentioned
wiring
structure body
path
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810160807.6A
Other languages
English (en)
Other versions
CN101388373A (zh
Inventor
菊池克
山道新太郎
川野连也
副岛康志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101388373A publication Critical patent/CN101388373A/zh
Application granted granted Critical
Publication of CN101388373B publication Critical patent/CN101388373B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种确保微小通路下的连接可靠性的可靠性高的半导体装置及其制造方法，半导体装置具备：半导体基板(11)；配置在半导体基板(11)上，并且具有至少1个以上的第1布线层、至少1个以上的第1绝缘层及第1通路的第1布线构造体(12)；配置在第1布线构造体(12)上，并且具有至少1个以上的第2布线层(15)、至少1个以上的第2绝缘层(14)、第2通路(16)及第3通路(19)的第2布线构造体(17)；以及设置在第2布线构造体(17)上的外部端子(18)，其中，与第2布线构造体(17)的第2布线层(15)和外部端子(图1的18)接合的第2通路(16)在外部端子(18)侧的端部配置了接合界面(16a)。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及在搭载基板上连接半导体装置而成的封装件状态的可靠性高的半导体装置及其制造方法。
背景技术
近几年，随着电子设备的小型化、高功能化，对于半导体芯片也要求小型化及布线的高密度化。例如，在按90nm规则设计的微处理器中，其时钟频率达到数GHz，驱动电流达到100A，以前的布线技术的性能提高正在达到界限。为了实现时钟频率超过10GHz，驱动电流达到数百A的微处理器，需要全新构造的布线技术。特别是对于进行高速动作的半导体芯片，在作为电源供给源的电源电路的强化方面要求增加电源分配能力(布线容量)。另一方面，减小高速信号下在信号焊盘和电源电路之间产生的寄生效应对于防止信号特性劣化是很重要的。为改善其电源供给和信号特性，在半导体芯片之上需要以与半导体芯片不同的布线技术制造的晶片级的再布线技术。
还有，近几年，在半导体装置中，为了实现高速动作，正在采用相对介电常数低至2.5以下的称作low—k材的绝缘材料。还有，考虑到对环境的影响，无Pb焊锡材料正在作为焊锡球的材料被采用。然而，该low—k材与以前的半导体元件中使用的氧化硅、氮化硅及氧氮化硅等相比，硬度及弹性率等机械强度低。还有，无Pb焊锡材料与以前的Pb—Sn系共晶焊锡材料比较，体现材料变形容易性的潜变特性差。因此，凝固后的焊锡球自身的变形量小，焊锡球内的残余应力变大。
这样，在使用了low—k材及无Pb焊锡球的半导体装置中，由于在实装时产生的焊锡球内的残余应力及使用时产生的热应力，会出现含焊锡球的连接部的断裂或机械强度弱的low—k材的脆性损坏、剥离及开裂等，有可能难以确保封装件组装时或实用时的可靠性。
以前，半导体芯片是搭载在印刷基板或增层基板等实装基板上作为半导体装置(封装件)来使用。作为该半导体装置，FCBGA(倒装芯片球栅格阵列)封装件或晶片级CSP(芯片级封装件)是公知的。对于这些封装件，为了缓解上述热应力而想出了各种办法。
FCBGA主要用于需要电源电压的稳定供给及应对高速信号的情况。例如，在专利文献1中披露了把半导体芯片用焊锡凸起连接于BGA基板，为了保护微小的焊锡凸起连接部而填充欠满树脂的技术。根据专利文献1，能提供即使产生热膨胀所造成的热应变，焊锡凸起的断线、半导体芯片的剥落也不会出现的可靠性高的BGA构造的半导体装置。
还有，按实质上与半导体芯片同一尺寸形成的晶片级CSP主要用于手机或数码相机等小型电子设备。例如，在专利文献2中披露了在半导体芯片上设置低弹性率层，在其上设置外部电极端子的技术。根据专利文献2，这样在金属球下部设置低弹性率层，能缓解加在金属球上的应力。还有，在半导体芯片的表面上从焊盘很大地隔开而设置金属球，能防止金属球上产生的应力传递到与焊盘连接的半导体芯片上。
还有，以通过FCBGA来提高连接可靠性为目的，例如，在专利文献3中披露了在半导体元件上直接设置布线层的技术。根据专利文献3，在内置了半导体芯片的半导体装置中，在外部端子上设置具有刚性高的芯材的树脂基板，从而提高封装件的长期可靠性。
专利文献1：特开平11—74417号公报
专利文献2：特开平11—204560号公报
专利文献3：特开2002—246500号公报
专利文献4：特开平10—51105号公报
专利文献5：特开平9—64493号公报
专利文献6：特开平6—334334号公报
发明内容
发明打算解决的课题
然而，在上述以前的技术中有以下问题点。
在专利文献1记载的技术中，采用欠满树脂来提高焊锡球连接部的刚性而防止断裂，所以会在半导体芯片内部影响到刚性高的布线层，有可能产生微细布线、微小通路的断线、采用low—k材的绝缘膜的损坏或剥离等。还有，在应力特别集中的半导体芯片和焊锡球的连接附近，在绝缘层采用了与氧化硅、氮化硅及氧氮化硅等相比弹性率低的有机树脂的场合，会产生大的变形，在有机树脂所形成的绝缘层内设置的布线层由于各自的刚性和形状，在各层会有不同的变形量、移动量，所以在与通路的连接部分，特别是半导体基板侧的布线和通路的分界线上应力会集中。即，专利文献1中的通路构造成为在应力集中的部位上具有通路的连接界面的构造。
在专利文献2记载的技术中，为了防止金属球上产生的应力向与焊盘连接的半导体芯片传播，从焊盘很大地隔开而设置了金属球，所以半导体芯片表面上需要多余的空间。对于端子数多的倒装芯片实装用的半导体芯片，难以确保用于从焊盘隔开而设置金属球的空间以及由此引起的布线图形的引导空间。即，它是只能用于存储器等焊盘少的半导体芯片的技术，不能对应今后伴随高功能化的焊盘数增加、伴随小型化的窄节距化。
在专利文献3记载的技术中，靠具有刚性的树脂材料来提高外部端子侧的可靠性，不过，其反面是，在外部端子侧靠具有刚性的树脂材料来矫正由于埋设半导体元件而产生的热膨胀，所以由于变形而释放的应力会加在埋设的半导体芯片上，在成为与刚性高的金属的接合点的通路、半导体元件上的端子部分引起应力集中，半导体元件的布线会产生断线。再有，在半导体元件上使用实装基板所用的布线技术，所以布线的设计规则变大，半导体元件的高速信号所对应的阻抗匹配、窄节距多管脚的引导对应变得困难。即，包括由于矫正、变形而释放的应力在内，会使应力集中在与半导体芯片的连接部分。并且，在专利文献3记载的技术中，与专利文献1同样，成为在应力很大地集中的半导体基板侧的布线和通路的分界线上配置通路的连接界面的构造。
本发明的主要课题是提供确保微小通路处的连接可靠性的可靠性高的半导体装置。
用于解决课题的方案
本发明的第1方面是一种半导体装置，具备：半导体基板；配置在上述半导体基板上，并且具有至少1以上的第1布线层、至少1以上的第1绝缘层及第1通路的第1布线构造体；配置在上述第1布线构造体上，并且具有至少1以上的第2布线层、至少1以上的第2绝缘层、第2通路及第3通路的第2布线构造体；以及设置在上述第2布线构造体上的外部端子，其特征在于，与上述第2布线构造体的上述第2布线层和上述外部端子接合的上述第2通路在上述外部端子侧的端部配置了接合界面。
本发明的第2方面是一种半导体装置的制造方法，包括：在其上形成了半导体元件的半导体基板上形成具有第1绝缘层、第1布线层、第1通路的第1布线构造体的工序；在上述第1布线构造体上形成具有第2绝缘层、第2布线层、第2通路及第3通路的第2布线构造体的工序；以及在上述第2布线构造体上形成外部端子的工序，其特征在于，形成上述第2布线构造体的工序包括：形成上述第2布线层的工序；在上述第2布线层上形成成为上述第2通路的金属柱的工序；以上述第2绝缘层覆盖上述第2布线层和上述金属柱的工序；以及通过研磨上述第2绝缘层的表面而使上述金属柱露出的工序。
发明效果
根据本发明，能由厚的绝缘层和布线层所组成的第2布线构造体缓解半导体芯片上产生的应力，保护微小的第1布线构造体。即，在半导体基板上交替积层第1布线层和第1绝缘层而成的第1布线构造体上，设置第2布线构造体，从而能以第2布线构造体有效地缓解搭载到实装基板后半导体装置中产生的应力，减少加在第1布线构造体上的应力，其中，第2布线构造体是采用有机树脂作为绝缘层，积层比第1布线构造体厚的第2绝缘层和第2布线层而成的。
在应力集中容易产生的第2布线构造体，特别是外部端子附近，通路所连接的外部端子和布线层、多个布线层间的各层的变形、移动量及其方向会随各自的形状和厚度、绝缘层的贴紧面积而不同，通路上会有应力集中。特别是，对于通路，在树脂变形很大地作用的通路和半导体基板侧的布线层的分界线上会有应力集中。在本发明中，在与该半导体基板侧的布线层的分界线上不设置接合界面，而是在外部端子侧的区域上设置接合界面，包括接合界面周围而使绝缘层和布线层贴紧，绝缘层被布线层矫正而在包含通路的接合界面的贴紧区域成为同样的变形，所以能提高通路的连接可靠性。这特别是对φ20μm以下的通路直径有效。因此，能提供驱动电流大、高频下动作的可靠性高的半导体装置。
附图说明
图1是示意地表示本发明的实施例1所涉及的半导体装置的构成的部分断面图。
图2是示意地表示本发明的实施例1所涉及的半导体装置中的第1布线构造体的构成的放大部分断面图。
图3是用于说明本发明的实施例1所涉及的半导体装置中的第2布线构造体的应力集中状态的部分断面图。
图4是示意地表示本发明的实施例1所涉及的半导体装置的第1变形例的构成的部分断面图。
图5是示意地表示本发明的实施例1所涉及的半导体装置的第2变形例的构成的部分断面图。
图6是表示本发明的实施例1所涉及的半导体装置的外部端子减少的效果的例子的示意图。
图7是示意地表示本发明的实施例1所涉及的半导体装置的制造方法的第1工序断面图。
图8是示意地表示本发明的实施例1所涉及的半导体装置的制造方法的第2工序断面图。
图9是示意地表示本发明的实施例2所涉及的半导体装置的构成的部分断面图。
图10是示意地表示本发明的实施例3所涉及的半导体装置的构成的部分断面图。
图11是示意地表示本发明的实施例3所涉及的半导体装置的制造方法的第1工序断面图。
图12是示意地表示本发明的实施例3所涉及的半导体装置的制造方法的第2工序断面图。
符号说明
11     半导体基板
12     第1布线构造体
13     钝化膜
14     第2绝缘层
15     第2布线层
16     第2通路
16a    接合界面
17     第2布线构造体
18     外部端子
19     第3通路
20     外涂膜
21     栅极电极
22     源极电极
23     漏极电极
24     MOS晶体管
25     芯棒
26     第1布线层
27     第1绝缘层
28     布线
29     绝缘膜
30     第1通路
31     空区域
32     供电层
33     电镀抗蚀剂
34、35 电解电镀金属
36     金属柱
37     贴紧层
38     布线矫正区域
39     应力集中部位
具体实施方式
本发明的实施方式所涉及的半导体装置，具备：半导体基板(图1的11)；配置在上述半导体基板(图1的11)上，并且具有至少1个以上的第1布线层(图2的26)、至少1个以上的第1绝缘层(图2的27)、第1通路(图2的30)的第1布线构造体(图1的12)；配置在上述第1布线构造体(图1的12)上，并且具有至少1个以上的第2布线层(图1的15)、至少1个以上的第2绝缘层(图1的14)、第2通路(图1的16)及第3通路(图1的19)的第2布线构造体(图1的17)；以及设置在上述第2布线构造体(图1的17)上的外部端子(图1的18)，其中，与上述第2布线构造体(图1的17)的上述第2布线层(图1的15)和上述外部端子(图1的18)接合的上述第2通路(图1的16)在上述外部端子(图1的18)侧的端部配置了接合界面(图1的16a)。
本发明的实施方式所涉及的半导体装置的制造方法，包括：在其上形成了半导体元件的半导体基板(图7(a)的11)上形成具有第1绝缘层、第1布线层、第1通路的第1布线构造体(图7的12)的工序；在上述第1布线构造体(图7(a)的12)上形成具有第2绝缘层(图8(d)的14)、第2布线层(图8(d)的15)、第2通路(图8(d)的16)及第3通路(图8(d)的19)的第2布线构造体(图8(d)的17)的工序；以及在上述第2布线构造体(图8(d)的17)上形成外部端子(图8(d)的18)的工序，其中，形成上述第2布线构造体(图8(d)的17)的工序包括：形成上述第2布线层(与图7(d)的电解电镀34对应)的工序；在上述第2布线层(图8(a)的15)上形成成为上述第2通路(图8(d)的16)的金属柱(图8(a)的36)的工序；以上述第2绝缘层(图8(b)的14)覆盖上述第2布线层(图8(b)的15)和上述金属柱(图8(b)的36)的工序；以及通过研磨上述第2绝缘层(图8(c)的14)的表面而使上述金属柱(与图8(c)的第2通路16对应)露出的工序。
实施例1
采用附图来说明本发明的实施例1所涉及的半导体装置。图1是示意地表示本发明的实施例1所涉及的半导体装置的构成的部分断面图。图2是示意地表示本发明的实施例1所涉及的半导体装置中的第1布线构造体的构成的放大部分断面图。
参照图1，在实施例1所涉及的半导体装置中，设有半导体基板11，在该半导体基板11的表面上设有第1布线构造体12。在第1布线构造体12上设有第2布线构造体17。半导体基板11例如由Si或GaAs构成。
参照图2，在第1布线构造体12中，在半导体基板11的表面上互相隔开而形成了扩散层22、23(例如源极电极22及漏极电极23)，在该源极电极22和漏极电极23夹着的沟道区域上，隔着栅极绝缘膜(未图示)而形成了栅极电极21。由该栅极电极21、源极电极22及漏极电极23构成MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管24。在半导体基板11上设有多个该MOS晶体管24。
在该MOS晶体管24及半导体基板11的表面上，形成了由绝缘膜29覆盖的第1绝缘层27。在半导体基板11上的第1绝缘层27上，形成了与源极电极22、漏极电极23连接的芯棒25。在第1绝缘层27上设有第1布线层26。第1布线层26由布线28及绝缘膜29构成。布线28通过第1绝缘层27上形成的芯棒25分别与源极电极22及漏极电极23电连接。而且，在第1布线层26上设有第1绝缘层27，其上设有第1布线层26。第1绝缘层27由绝缘膜29及第1通路30构成。第1绝缘层27的上层及下层的第1布线层26的布线28通过对应的第1通路30而电连接。而且，第1绝缘层27及第1布线层26交替积层而构成第1布线构造体12。
第1布线构造体12的布线28及第1通路30例如主要由铜、铝组成，例如采用大马士革法形成。大马士革法是通过干蚀刻而在绝缘膜按希望的布线图形、通路图形的形状形成槽(trench)，采用溅射法、CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法等设置阻挡金属之后，采用溅射法等形成电解电镀用的供电层(未图示)，通过电解铜电镀而用铜埋住槽(trench)之后采用CMP(ChemicalMechanical Polishing)法只在槽(trench)内留下铜而获得得希望的布线的方法。
第1绝缘层27的厚度例如为0.2～1.6μm。还有，优选的是，多个第1绝缘层27中的设置在半导体基板11附近的至少1个第1绝缘层27使用low—k材。作为low—k材，例如，使用多孔质氧化硅膜，其25℃下的弹性率为4至10GPa。
如图1所示，在第1布线构造体12上设有由无机材料或有机材料组成的绝缘性的钝化膜13，其上设有第2布线层15和第2绝缘层14。第2布线层15和第1布线构造体12的表面的布线(图2的28)通过第3通路19而电连接。而且，第2绝缘层14及第2布线层15交替积层而构成第2布线构造体17。多个第2布线层15通过设在第2绝缘层14内的第2通路16而电连接。在最表面的第2绝缘层14上设有外部端子18。外部端子18通过对应的第2通路16而与第2布线层15电连接。外部端子18根据连接方法可以是按表层布线改变位置的构造，也可以是直接设在第2通路16上的构造。
第2布线层15例如可由铜构成，其厚度为5μm。第2布线层15例如采用减法、半加法、全加法等与第1布线构造体12不同的布线形成法形成。减法是例如专利文献4中披露的，对于设在基板或树脂上的铜箔，把按希望的图形形成的抗蚀剂作为蚀刻掩膜，进行机械蚀刻之后除去抗蚀剂而获得希望的布线图形的方法。半加法是例如专利文献5中披露的，采用无电解电镀、溅射法、CVD法等形成供电层之后，形成按希望的图形而开口的抗蚀剂，使电解电镀金属析出到抗蚀剂开口内部，除去抗蚀剂后对供电层进行蚀刻而获得希望的布线图形的方法。全加法是例如专利文献6中披露的，在基板或树脂的表面上吸附无电解电镀触媒之后以抗蚀剂形成图形，把该抗蚀剂作为绝缘层留下而激活触媒，采用无电解电镀法使金属在绝缘层的开口部析出而获得希望的布线图形的方法。
还有，第2布线层15和外部端子18在半导体基板11侧的面上具有贴紧层37。贴紧层37可以是对钝化膜13、第2绝缘层14的材料具有贴紧力的材料，例如可以是钛、钨、镍、钽、钒、铬、钼、铜、铝或它们的合金等，其中优选的是钛、钨、钽、铬、钼或它们的合金，而且更优选的是钛、钨或它们的合金。再有，钝化膜13、第2绝缘层14的表面可以是具有细小凹凸的粗化面，在该场合，用铜、铝也容易得到良好的贴紧力。再有，作为进一步使贴紧力提高的手段，优选的是采用溅射法来形成。在第2通路16和外部端子18、第2布线层15之间存在贴紧层37，并且外部端子18、第2布线层15的贴紧层37的面积大于第2通路16和外部端子18之间或第2布线层和15第2绝缘层14的接合面积，所以包含第2通路周围的第2绝缘层14被外部端子18和第2布线层15矫正。因此，处于贴紧层37周围的外部端子18、第2布线层15、第2通路16及第2绝缘层14大致向同样的方向移动，所以第2通路16和外部端子18、第2布线层15的接合界面变形小，即使是微小通路直径的第2通路16也能有效地防止接合界面处的断裂。
第2布线层15比第1布线构造体12的第1布线层(图2的26)厚。第2布线层15的厚度例如为3～12μm，其中优选的是5～10μm。在厚度不满3μm场合，布线电阻变高，半导体装置的电源电路的电特性会恶化。厚度超过12μm的布线层会使得掩盖布线层的绝缘层的表面上产生反映布线层的凹凸的大起伏，对积层数产生限制，第2布线构造体17自身的厚度增加，半导体装置整体的翘曲变大，由于工艺上的制约而难以形成。
第2绝缘层14例如由有机材料形成，例如由环氧树脂、环氧丙烯酸酯树脂、丙烯酸氨酯树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(Benzocyclobutene)、PBO(Polybenzoxazole)及降冰片烯树脂等形成。特别是聚酰亚胺树脂及PBO，膜强度、拉伸弹性率及断裂延伸率等机械特性出色，因而能获得高的可靠性。有机材料可以采用感光性或者非感光性的。使用有机材料作为第2绝缘层14，能使得在实装基板上搭载了半导体装置时从外部端子18加在半导体装置上的应力主要通过第2绝缘层14的变形来缓解，能有效地减少向第1布线构造体12的应力传播。
第2绝缘层14在25℃的弹性率例如为0.15～8GPa。在弹性率不满0.15GPa场合，应力缓解时的第2绝缘层14的变形量变大，第2布线层15的应力大部分会起作用，第2布线层15的断线及第2布线层15/第2通路16的界面等处的损坏容易产生。在弹性率超过8Gpa的场合，第2绝缘层14的变形量变得缺乏，第2布线构造体17上的应力缓解不足，在第1布线构造体12中容易产生层间剥离及绝缘膜损坏等。因此，优选的是0.15～8GPa。还有，第2布线构造体17的第2绝缘层14的弹性率比第1布线构造体12的第1绝缘层(图2的27)的低的组合，能通过第2绝缘层14有效地缓解应力，保护第1布线构造体12。
还有，第2绝缘层14的断裂延伸率例如为15％以上。在断裂延伸率不满15％场合，第2绝缘层14容易产生开裂。例如，在实装基板上搭载实施例1所涉及的半导体装置，进行了—55～125℃的温度循环试验的场合，在100～300循环下第2绝缘层14产生开裂。因此，断裂延伸率优选的是15％以上。
再有，第2绝缘层14例如在25℃的弹性率为1.5GPa以上的场合，热膨胀系数优选的是40ppm/℃以下。在热膨胀系数超过40ppm/℃的场合，由于第2绝缘层14的内部应力，形成半导体装置的晶片会产生翘曲。该翘曲量对于直径200mm(8英寸)、厚度0.725mm的硅晶片会使绝缘层的整体厚度从30～35μm附近变为超过200μm，在后边的硅晶片背面磨削、划片等芯片化工序等中成为问题。使热膨胀系数为20ppm/℃以下，能进一步减小芯片的翘曲量，使得可以加厚绝缘膜的整体厚度。另外，在第2绝缘层14于25℃的弹性率不满1.5GPa场合，不依赖于热膨胀系数的值，在绝缘膜的整体厚度为30～35μm附近的情况下晶片的翘曲不满200μm。
接合界面16a配置在第2通路16的外部端子18侧的端部。在第2通路16的外部端子18侧的端部具有接合界面16a的构造，与在第2通路16的半导体基板11侧的端部具有接合界面的构造，即在第2通路16和其半导体基板侧的第2布线层15的分界线上具有接合界面的构造相比，能有效地防止第2布线构造体17中的第2通路16和第2布线层15及外部端子18的界面断裂。这是因为在具备具有有机树脂的第2布线构造体17的半导体装置中，若实装基板搭载后有应力施加，则与弹性率及刚性高的第2布线层15相比，弹性率低的第2绝缘层14的变形会很大地产生，连接多个第2布线层15的第2通路16上会产生应力集中。该应力的集中，如图3中给出的说明，在实装基板上连接半导体装置，从而从图3(a)的单体的状态，变为受到图3(b)的箭头所示的外部应力的状态。在受到该外部应力的状态下，由于外部电极18、第2布线层15的图形的不同，各层上的变形方向、量也会变化。还有，通过贴紧层37使第2绝缘层14和外部端子18或第2布线层15牢固接合，所以会在第2绝缘层14上产生图3所示的布线矫正区域38。在该布线矫正区域38上，第2绝缘层14由外部端子18、第2布线层15来矫正变形，模仿各自的图形，所以应力不会集中在第2通路16的接合界面上。
另一方面，在第2布线层15对第2绝缘层14的强制力变弱的第2通路16的半导体基板11侧的端部和第2布线层15的分界线上，由于第2绝缘层14的变形和第2布线层15的刚性，会产生应力集中部位39。这样，成为在第2通路16的外部端子18侧的端部具有接合界面(图1的16a)的构造，就能有效地防止第2通路16上的接合界面断裂，特别是对于φ20μm以下的第2通路16，能提高连接可靠性。在第2通路16的半导体基板11侧的端部和第2布线层15的分界线上，不存在贴紧层37，第2布线层15和第2通路16形成一体。作为一体的状态，优选的是，没有使应力集中部位39断裂的界面，并且优选的是，按构成第2布线层15和第2通路16的材料的粒界在应力集中部位39不会平面地切断第2通路16的方式来设置。
为了把第2通路16的接合界面16a设为外部端子侧，采用在第2通路16的位置预先以电镀法形成柱，或者进行整面电镀之后通过蚀刻形成柱和布线，然后形成有机材料的绝缘膜，然后进行研磨，使柱露出而作为第2通路16的方法。在电镀法中，通过预处理而除去基础金属表面的氧化物，并且在初期的电镀金属析出时，是模仿基础金属的粒界的外延生长，所以尽管工序是分开的，最终构成的第2布线层15和第2通路16也会成为一体物。因此，能避免粒界平面地切断的状态。
还有，外部端子18也可以是图4、图5所示的构造。在图4中，在采用焊锡材料进行连接的场合，为能得到只向外部端子18供给焊锡的状态而以外涂膜20限制开口。由于该外涂膜20的限制，焊锡的流动量被限制，能使在实装基板上搭载半导体装置时的安装高度得以稳定。还有，在图5所示的构造中，在外涂膜20的开口内部露出与外部端子18连接的第2通路16，按覆盖第2通路16的露出部分和外涂膜20的开口部的方式设置外部端子18。图5的构造能更有效地分散外部端子18上的应力集中。外涂膜20例如由环氧树脂、环氧丙烯酸酯树脂、丙烯酸氨酯树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(Benzocyclobutene)、PBO(Polybenzoxazole)及降冰片烯树脂等形成。特别是聚酰亚胺树脂及PBO，膜强度、拉伸弹性率及断裂延伸率等机械特性出色，因而能获得高的可靠性。有机材料可以采用感光性或者非感光性的。在采用了感光性的有机材料的场合，外涂膜20的开口部采用光刻法等来形成。在采用了非感光性或者感光性的但图形分辩率低的有机材料的场合，外涂膜20的开口部通过激光、干蚀刻法、喷砂等来形成。
外部端子18的表面，考虑到在外部端子18的表面上形成的焊锡球的濡湿性、与搭接线的连接性，例如可以由从铜、铝、金、银及焊锡材料所组成的群中选择的至少一种金属及合金形成。还有，外部端子18可以是多个层积层而成的构成，例如，在铜层上积层镍层和金层，以金层为表面，可以是镍层的厚度为3μm，金层的厚度为1μm。
另外，在图1中，第2绝缘层14及第2布线层15各为2层，不过，不受此限制，也可以根据需要而设定层数。还有，在图2中，第1布线层26为8层，第1绝缘层27为7层，不过，不受此限制，也可以根据需要而设定层数。
还有，第1布线层26及第2布线层15的布线例如由从铜、铝、镍、金及银所组成的群中选择的至少一种金属构成。特别是，从电阻值及成本的观点来看优选的是铜。还有，镍能防止与绝缘材料等其他材料的界面反应，可以用作利用磁性体特性的电感或电阻布线。
第2布线构造体17的第2布线层15的厚度为第1布线构造体12的第1布线层26的2倍以上，所以至少具有2倍以上的容许电流量。因此，在第2布线构造体17的第2布线层15中，可以把多个相同电压的电源系列布线、接地系列布线捆扎成一个布线。把该多个布线归结为一个，例如图6(b)、(c)所示，能根据第1布线构造体12表面上形成的第2布线构造体17的电连接点数来减少外部端子18的数。减少该外部端子18的数，如图6(b)所示，与未谋求减少的图6(a)的场合比较，能加大外部端子18的尺寸、间隔(节距)，所以实装基板和半导体装置的连接面积变大，能实现稳定的实装性和高的连接可靠性。还有，如图6(c)所示，若采用与未减少的场合相同的外部端子18的尺寸、间隔(节距)，则能得到可在形成外部端子18的面上搭载其他无源元件、有源元件、光元件等的空区域31。通过搭载其他零部件能实现进一步的多功能化、高性能化。当然，在搭载其他零部件的场合，可在空区域31内的希望的位置设置零部件连接用外部端子18。通过减少通路数，不仅能减少通路处的断裂的危险性，而且能加大通路直径，所以能进一步提高通路的连接可靠性。
其次，用附图来说明本发明的实施例1所涉及的半导体装置的制造方法。图7、图8是示意地表示本发明的实施例1所涉及的半导体装置的制造方法的工序断面图。另外，在各工序中可以适当地进行清洗、热处理。
首先，在半导体基板11上形成第1布线构造体12(步骤A1；参照图7(a))。半导体基板11例如由Si或GaAs形成，如图2所示，形成多个在由源极电极22和漏极电极23夹着的沟道区域上隔着栅极绝缘膜(未图示)而形成栅极电极21的MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管24。第1布线构造体12是例如在第1布线层的布线28、第1通路30上主要使用铜、铝，例如采用大马士革法来形成。大马士革法是通过干蚀刻而在绝缘膜上按希望的布线图形、通路图形的形状形成槽(trench)，采用溅射法、CVD(Chemical Vaper Deposition)法、ALD(Atomic Layer Deposition)法等设置阻挡金属之后，采用溅射法等形成电解电镀用的供电层，通过电解铜电镀而用铜埋住槽(trench)之后采用CMP(Chemical Mechanical Polishing)法只在槽(trench)内留下铜而获得希望的布线的方法。还有，多个第1绝缘层27中的设在半导体基板11附近的至少1个第1绝缘层27的绝缘膜29优选的是使用low—k材。作为low—k材，例如使用多孔质氧化硅膜。第1绝缘层27采用CVD法、旋涂法来形成。
其次，形成钝化膜13(步骤A2；参照图7(b))。如果钝化膜13是无机材料，则采用CVD法、旋涂法形成钝化膜13之后，通过干蚀刻使得与第1布线构造体12的连接部露出而形成开口部。如果钝化膜13是有机材料，则可以采用感光性或者非感光性的。在采用了感光性的有机材料的场合，采用旋涂法、层压法、冲压法及印刷法形成钝化膜13之后，采用光刻法等形成钝化膜13的开口部。在采用了非感光性或感光性的但图形分辩率低的有机材料的场合，钝化膜13的开口部通过激光、干蚀刻法、喷砂等来形成。
另外，图7、图8是以图1等的垂直的壁表示钝化膜13的开口部，不过，也可以带有图9(实施例2)所示的锥形角。通过设置锥形角，能减小与第1布线构造体12的接合面积，所以能提高第1布线构造体12表面的布线密度，并且能加大与第2布线层15的接合面积，所以能提高接合可靠性。并且，具有锥形角能使布线形成变得容易。
其次，采用溅射法、无电解电镀法、CVD法、空气溶胶法等形成供电层32(步骤A3；参照图7(c))。该供电层32按接触钝化膜13、第2绝缘层14的方式形成。特别是，溅射法对于钝化膜13、第2绝缘层14等的材料容易确保贴紧力，因而是优选的，由贴紧金属和电解电镀用的低电阻金属的积层体形成供电层32。作为贴紧金属，例如可以是钛、钨、镍、钽、钒、铬、钼、铜、铝或它们的合金等，其中优选的是钛、钨、钽、铬、钼或它们的合金，而且更优选的是钛、钨或它们的合金。再有，钝化膜13、第2绝缘层14的表面可以是具有细小凹凸的粗化面，在该场合，用铜、铝也容易得到良好的贴紧力。再有，作为进一步使贴紧力提高的手段，优选的是采用溅射法来形成，作为溅射成膜预处理，更优选的是实施氩所涉及的逆溅射。
其次，在供电层32上形成电镀抗蚀剂33，在电镀抗蚀剂33的开口部通过向供电层32供给电而使电解电镀金属34析出(步骤A4；参照图7(d))。电镀抗蚀剂33采用感光性的有机材料，通过旋涂法、层压法、冲压法及印刷法使电镀抗蚀剂33成膜后，采用光刻法等形成电镀抗蚀剂33的开口部。
其次，按设置第2通路16的位置成为开口部的方式形成电镀抗蚀剂33，通过向供电层32供给电而使电解电镀35析出(步骤A5；参照图7(e))。电镀抗蚀剂33可以在图7(d)中形成的电镀抗蚀剂33上积层而形成，也可以重新形成。还有，电镀抗蚀剂33采用感光性的有机材料，通过旋涂法、层压法、冲压法及印刷法使电镀抗蚀剂33成膜后，采用光刻法等形成电镀抗蚀剂33的开口部。在电镀法中，通过预处理而除去基础金属表面的氧化物，并且在初期的电镀金属析出时，进行模仿基础金属的粒界的外延生长，所以尽管工序是分开的，最终构成的第2布线层15和第2通路16也会成为一体物。因此，能避免粒界平面地切断的状态。
其次，除去电镀抗蚀剂33，采用湿蚀刻法、干蚀刻法除去供电层32，形成与成为第2通路(图1的16)的金属柱36形成一体的第2布线层15(步骤A6；参照图8(a))。
其次，按覆盖第2布线层15和金属柱36的方式采用旋涂法、层压法、冲压法及印刷法形成第2绝缘层14(步骤A7；参照图8(b))。第2绝缘层14由环氧树脂、环氧丙烯酸酯树脂、丙烯酸氨酯树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(Benzocyclobutene)、PBO(Polybenzoxazole)及降冰片烯树脂等形成。特别是聚酰亚胺树脂及PBO，膜强度、拉伸弹性率及断裂延伸率等机械特性出色，因而能获得高的可靠性。
其次，采用干蚀刻法、CMP法、研磨法、抛光等除去第2绝缘层14的表面，使通过电镀而形成的金属柱(图8(b)的36)的上部露出而形成第2通路16(步骤A8；参照图8(c))。采用本方法，与一般采用的通路孔处的形成相比，由于第2通路16的接合面露出，因而容易确认第2通路16的稳定形成，接合界面的清洗也能确实地进行。作为研磨法，在表面平坦性、加工速度方面优选的是CMP。
其次，反复进行图7(c)到图8(c)的工序，从而形成具有希望的层数的第2布线构造体17，此后，通过与图7(c)到图8(c)同样的工序对供电层32、电镀抗蚀剂33，采用电解电镀、无电解电镀、蚀刻法形成外部端子18(步骤A9；参照图8(d))。
根据图7、图8所示的半导体装置的制造方法，能效率很好地形成图1的半导体装置。还有，也可以在晶片上形成多个半导体装置，通过划片而单片化。
根据实施例1，具有以下效果。
参照图1，在半导体装置的外部端子18上设置焊锡球而搭载到其他实装基板(未图示)上的场合，由于实装基板和半导体装置之间的热膨胀率的失配等而加在半导体装置上的应力通过第2布线构造体17的第2绝缘层14的变形得以缓解。而且，把接合界面16a设在第2通路16的外部端子18侧，能使接合界面离开应力集中的第2通路16和其半导体基板11侧的第2布线层15的分界线，能提高第2通路16的连接可靠性。
还有，把第2布线构造体17中的第2布线层15的厚度设为第1布线构造体12的第1布线层26的2倍以上，能防止第2布线层15的断裂，并且能减小第2布线层15的布线电阻。再有，若第2布线层15的厚度变大，则与其对应，第2绝缘层14每1层的厚度也变大，所以缓解应力的效果好。
再有，第2布线层15的厚度为2倍以上，所以与第1布线构造体12的第1布线层26相比，至少具有2倍以上的容许电流量，在第2布线构造体17中，可以把多个采用相同电压的电源系列、接地系列的布线作为一个布线。对于在半导体元件表面上实施再布线的晶片级CSP，在设置在半导体元件上时不减少与布线的连接端子数，只是单纯按1对1的关系变更配置。根据外部端子约500管脚以上的半导体元件，电源系列及接地系列的端子数增加，特别是外部端子约1500管脚以上的半导体元件，为了维持元件的性能，管脚数的约60～80％成为电源系列和接地系列的端子。通过该电源系列布线、接地系列布线的集约，相比与在第1布线构造体12表面上形成的第2布线构造体17的电连接点按1对1的关系形成同数的外部端子18的场合，能大幅度减少外部端子18的数。因此，能加大外部端子18的尺寸、间隔(节距)，能实现实装基板和半导体装置的稳定的实装性和高的连接可靠性。
还有，若采用与未减少外部端子18的数的场合相同的外部端子18的尺寸、间隔(节距)，则能得到可在形成外部端子18的面上搭载其他无源元件、有源元件、光元件等的表面积。还能有效地减少通路数、加大通路直径，结果，能减少断裂危险性高的通路数、提高接合面积。因此，能进一步提高连接可靠性。还有，通过搭载其他零部件，能实现进一步的多功能化、高性能化。
再有，通过外部端子18的数的减少和配置变更，能采用把搭载半导体装置的实装基板的连接端子功能预先分割为电源系列、接地系列、信号系列的通用基板，能大幅度削减成本。若按半导体元件而言外部端子18的电源系列、接地系列、信号系列的位置不同，则需要与各自对应的实装基板，FCBGA方式的少量多品种的封装件会导致大幅度的成本上升。由此，第2布线构造体17的微小通路的连接可靠性高，能有效地减少向第1布线构造体12的应力传播，能实现实装时的可靠性高的半导体装置。因此，能使用第2布线构造体17来提供驱动电流大、在高频下动作的可靠性高的半导体装置。
实施例2
用附图来说明本发明的实施例2所涉及的半导体装置。图9是示意地表示本发明的实施例2所涉及的半导体装置的构成的部分断面图。
实施例2所涉及的半导体装置，在对设置在钝化膜13上的第1布线构造体12和第2布线构造体17进行电连接的第3通路19中，具有比第2通路16大的锥形角，这一点与实施例1(参照图1)所涉及的半导体装置不同。其他构成与实施例1相同。另外，图9的外部端子18的构造是与图1同样的构成，也可以是与图4、5同样的构造。而且，也同样具有图6(b)、(c)所示的电源系列布线、接地系列布线的集约所涉及的减少外部端子18的数的效果。
在把第3通路19的与第1布线构造体12接合的面的断面积设为a，把钝化膜13的与第2布线层15接合的面的延长线上存在的第3通路19的断面积设为b，把第2布线构造体17的第2通路16的与半导体基板11侧存在的第2布线层15的分界线的断面积设为c，把外部端子18侧的接合界面的断面积设为d的场合，成为以下算式1表示的构造。
算式1
(b/a)>(d/c)
这意味着第3通路19具有比第2通路16大的锥形角。在实施例2所涉及的半导体装置中，是从半导体基板11侧向外部端子18侧，布线的设计规则慢慢变大的构成。这是为能在搭载于实装基板上的情况下把半导体装置组装到系统中而重要的一点。
在第3通路19上设置锥形角，在从第1布线构造体12到第2布线构造体17之间就能加大布线设计。即，减小第1布线构造体12侧的第3通路19的断面积，就能减小第1布线构造体12的上部布线的接合面积，而且，减小接合面积就能提高布线密度。
还有，加大第2布线层15的分界线侧的断面积，则不进行同一布线层内的变换就能调整到第2布线构造体17的设计规则。另一方面，对于第2通路16，需要提高第2布线构造体17的布线密度，所以优选的是设为至少比第3通路19小的锥形角，优选的是成为大致立方柱状或大致圆筒状。
还有，第3通路19具有锥形角，就能把由第2布线构造体17缓解了的应力更加有效地传递给钝化膜13，所以能进一步保护第1布线构造体12。
在第3通路19上形成锥形角的场合，作为钝化膜13，使用感光性的有机材料，采用光刻法和热处理来形成，或者在非感光性树脂的有机材料上以别的材料作为掩膜进行湿蚀刻、热处理，或者采用干蚀刻法、湿蚀刻法进行各向异性蚀刻，预先形成成为第3通路19的导电性的柱、凸起等能形成锥形角的方法来完成。
根据实施例2，具有与实施例1同样的效果，并且除了第2布线构造体17的应力缓解效果以外，还能追加钝化膜13的应力缓解效果，对第1布线构造体12的保护能力进一步提高，能成为可靠性高的半导体装置。
实施例3
用附图来说明本发明的实施例3所涉及的半导体装置。图10是示意地表示本发明的实施例3所涉及的半导体装置的构成的部分断面图。
实施例3所涉及的半导体装置，与实施例1(参照图1)及实施例2(参照图9)所涉及的半导体装置相比，在钝化膜13上对第1布线构造体12和第2布线构造体17进行电连接的第3通路19是与第2布线层15分开设置的，在与第2布线层15之间具有贴紧层37，这一点不同。其他构成与实施例1相同。另外，图10的外部端子18的构造是与图1同样的构成，也可以是与图4、5同样的构造。而且，也同样具有图6(b)、(c)所示的电源系列布线、接地系列布线的集约所涉及的减少外部端子18的数的效果。再有，如图9所示，在钝化膜13的第3通路19上具有比第2通路16大的锥形角。
第3通路19设置在钝化膜13内，所以在形成第2布线层15时，与实施例1及实施例2所涉及的半导体装置相比，能减小钝化膜13表面上的台阶，第2布线层15的微细化和高密度化比实施例1及实施例2所涉及的半导体装置容易。
第3通路19由从钨、镍、铜、金、铝及银所组成的群中选择的至少一种金属来构成，设置在钝化膜13内。第3通路19可以是在设置钝化膜13的开口之后用希望的金属进行填充来形成，也可以是在第1布线构造体12上设置第3通路19之后，形成钝化膜13，然后进行表面研磨。
其次，用附图来说明本发明的实施例3所涉及的半导体装置的制造方法。图11、图12是示意地表示本发明的实施例3所涉及的半导体装置的制造方法的工序断面图。另外，在各工序中可以适当地进行清洗、热处理。
首先，在半导体基板11上形成第1布线构造体12(步骤B1；参照图11(a))。半导体基板11例如由Si或GaAs形成，如图2所示，形成多个在由源极电极22和漏极电极23夹着的沟道区域上隔着栅极绝缘膜(未图示)而形成栅极电极21的MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管24。第1布线构造体12是例如在第1布线层的布线28、第1通路30上主要使用铜、铝，例如采用大马士革法来形成。大马士革法是通过干蚀刻而在绝缘膜上按希望的布线图形、通路图形的形状形成槽(trench)，采用溅射法、CVD(Chemical VaperDeposition)法、ALD(Atomic Layer Deposition)法等设置阻挡金属之后，采用溅射法等形成电解电镀用的供电层，通过电解铜电镀而用铜埋住槽(trench)之后采用CMP(Chemical Mechanical Polishing)法只在槽(trench)内留下铜而获得希望的布线的方法。还有，多个第1绝缘层27中的设在半导体基板11附近的至少1个第1绝缘层27的绝缘膜29优选的是使用low—k材。作为low—k材，例如使用多孔质氧化硅膜。第1绝缘层27采用CVD法、旋涂法来形成。第3通路19由从钨、镍、铜、金、铝及银所组成的群中选择的至少一种金属来形成。形成方法是在整面上采用CVD法、溅射法、电解电镀法、无电解电镀法等形成希望的金属膜之后，采用干蚀刻法、湿蚀刻法形成第3通路19，也可以采用电镀抗蚀剂使金属析出到希望的位置。
其次，形成钝化膜13(步骤B2；参照图11(b))。如果钝化膜13是无机材料，则采用CVD法、旋涂法形成钝化膜13。如果钝化膜13是有机材料，则可以采用感光性或者非感光性的，采用旋涂法、层压法、冲压法及印刷法形成钝化膜13。
其次，采用干蚀刻法、CMP法、研磨法、抛光等除去钝化膜13，露出第3通路19的上部(步骤B3；参照图11(c))。
另外，图11(a)～(c)示出了先于钝化膜13而形成第3通路19的方法，不过，也可以按图7(b)所示的方式形成钝化膜13之后，在开口部填充希望的金属，然后采用蚀刻法、CMP法等除去多余的金属。还有，在图11、图12中，把钝化膜13的开口部按图1的方式设为垂直的壁，不过，也可以按图9(实施例2)的方式带有锥形角。通过设置锥形角，能减小与第1布线构造体12的接合面积，所以能提高第1布线构造体12表面的布线密度，并且能加大与第2布线层15的接合面积，所以能提高接合可靠性。并且，具有锥形角能使布线形成变得容易。
其次，采用溅射法、无电解电镀法、CVD法、空气溶胶法等形成供电层32(步骤B4；参照图11(d))。特别是，溅射法对于钝化膜13、第2绝缘层14等的材料容易确保贴紧力，因而是优选的，由贴紧金属和电解电镀用的低电阻金属的积层体形成供电层32。作为贴紧金属，例如可以是钛、钨、镍、钽、钒、铬、钼、铜、铝或它们的合金等，其中优选的是钛、钨、钽、铬、钼或它们的合金，而且更优选的是钛、钨或它们的合金。再有，钝化膜13、第2绝缘层14的表面可以是具有细小凹凸的粗化面，在该场合，用铜、铝也容易得到良好的贴紧力。再有，作为进一步使贴紧力提高的手段，优选的是采用溅射法来形成，作为溅射成膜预处理，更优选的是实施氩所涉及的逆溅射。
其次，在供电层32上形成电镀抗蚀剂33，在电镀抗蚀剂33的开口部通过向供电层32供给电而使电解电镀34析出(步骤B5；参照图11(e))。电镀抗蚀剂33采用感光性的有机材料，通过旋涂法、层压法、冲压法及印刷法使电镀抗蚀剂33成膜后，采用光刻法等形成电镀抗蚀剂33的开口部。
其次，按设置第2通路16的位置成为开口部的方式形成电镀抗蚀剂33，通过向供电层32供给电而使电解电镀35析出(步骤B6；参照图12(a))。电镀抗蚀剂33可以在图11(e)中形成的电镀抗蚀剂33上积层而形成，也可以重新形成。还有，电镀抗蚀剂33采用感光性的有机材料，通过旋涂法、层压法、冲压法及印刷法使电镀抗蚀剂33成膜后，采用光刻法等形成电镀抗蚀剂33的开口部。在电镀法中，通过预处理而除去基础金属表面的氧化物，并且在初期的电镀金属析出时，进行模仿基础金属的粒界的外延生长，所以尽管工序是分开的，最终构成的第2布线层15和第2通路16也会成为一体物。因此，能避免粒界平面地切断的状态。
其次，除去电镀抗蚀剂33，采用湿蚀刻法、干蚀刻法除去供电层32，形成与成为第2通路的金属柱36形成一体的第2布线层15(步骤B7；参照图12(b))。
其次，按覆盖第2布线层15和金属柱36的方式采用旋涂法、层压法、冲压法及印刷法形成第2绝缘层14(步骤B8；参照图12(c))。第2绝缘层14由环氧树脂、环氧丙烯酸酯树脂、丙烯酸氨酯树脂、聚酯树脂、酚醛树脂、聚酰亚胺树脂、BCB(Benzocyclobutene)、PBO(Polybenzoxazole)及降冰片烯树脂等形成。特别是聚酰亚胺树脂及PBO，膜强度、拉伸弹性率及断裂延伸率等机械特性出色，因而能获得高的可靠性。
其次，采用干蚀刻法、CMP法、研磨法、抛光等除去第2绝缘层14的表面，使通过电镀而形成的金属柱36的上部露出而形成第2通路16(步骤B9；参照图12(d))。采用本方法，与一般采用的通路孔处的形成相比，由于第2通路16的接合面露出，因而容易确认第2通路16的稳定形成，接合界面的清洗也能确实地进行。作为研磨法，在表面平坦性、加工速度方面优选的是CMP。
其次，反复进行图11(d)到图12(d)的工序，从而形成具有希望的层数的第2布线构造体17，此后，通过与图11(d)到图12(d)同样的工序对供电层32、电镀抗蚀剂33，采用电解电镀、无电解电镀、蚀刻法形成外部端子18(步骤B10；参照图12(e))。
根据图11、图12所示的半导体装置的制造方法，能效率很好地形成图10的半导体装置。由于形成第3通路19，钝化膜13上的第2布线层15就能比实施例1所涉及的半导体装置的制造方法更微细且高密度地形成。还有，也可以在晶片上形成多个半导体装置，通过划片而单片化。
根据实施例3，具有与实施例1及实施例2同样的效果，并且能实现设置在钝化膜13上的第2布线层15的微细化和高密度化。
另外，在实施例1～3中，也可以在由第1布线构造体12表面、钝化膜13、第2绝缘层14、第2布线层15、外部端子18及外涂膜20构成的积层电路的希望的位置，设置起到电路的噪声过滤器的作用的电容器。作为构成电容器的电介质材料，优选的是氧化钛、氧化钽、Al2O3、SiO2、ZrO2、HfO2或Nb2O5等金属氧化物、BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)或PLZT(Pb1-yLayZrxTi1-xO3)等钙钛矿系材料或SrBi2Ta2O9等Bi系层状化合物。此处，0≤x≤1，0<y<1。还有，作为构成电容器的电介质材料，也可以使用无机材料、混合了磁材料的有机材料等。
再有，也可以在第2布线构造体17的第2绝缘层14的一层或多个层中，设置由介电常数为9以上的材料构成，在其上下的布线层的希望的位置形成相对电极，从而起到电路的噪声过滤器的作用的电容器。作为构成电容器的电介质材料，优选的是Al2O3、SiO2、ZrO2、HfO2或Nb2O5等金属氧化物、BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)或PLZT(Pb1-yLayZrxTi1-xO3)等钙钛矿系材料或SrBi2Ta2O9等Bi系层状化合物。此处，0≤x≤1，0<y<1。还有，作为构成电容器的电介质材料，也可以使用无机材料、混合了磁材料的有机材料等。

Claims (21)

1.一种半导体装置，具备：
半导体基板；
配置在上述半导体基板上，第1布线层及第1绝缘层交替积层，且，设在多个上述第1布线层内的布线间通过设在上述第1绝缘层内的第1通路电连接的第1布线构造体；
配置在上述第1布线构造体上，第2布线层及第2绝缘层交替积层，多个上述第2布线层间通过设在上述第2绝缘层内的第2通路电连接，且，上述第2布线层和上述第1布线构造体的表面的布线经由第3通路电连接的第2布线构造体；以及
设置在上述第2布线构造体上的外部端子，
其特征在于，与上述第2布线构造体的上述第2布线层和上述外部端子接合的上述第2通路在上述外部端子侧的端部配置了接合界面，上述端部是上述第2通路的端部，
在上述第2通路中，上述半导体基板侧的端部与上述第2布线层成为一体，
上述第2布线层和上述外部端子在上述半导体基板侧的面上具有贴紧层。
2.根据权利要求1所述的半导体装置，其特征在于，设置在上述第2布线构造体上的所有上述第2通路在上述外部端子侧的端部配置了接合界面。
3.根据权利要求1所述的半导体装置，其特征在于，上述第2通路是在上述半导体基板侧的上述第2布线层上采用电镀法形成的。
4.根据权利要求1所述的半导体装置，其特征在于，上述第2布线层比上述第1布线层厚。
5.根据权利要求1所述的半导体装置，其特征在于，上述第2绝缘层比上述第1绝缘层厚。
6.根据权利要求1所述的半导体装置，其特征在于，上述第2绝缘层的弹性率比上述第1布线层的弹性率低。
7.根据权利要求1所述的半导体装置，其特征在于，上述第2绝缘层的25℃的弹性率为1GPa以上且8GPa以下。
8.根据权利要求1所述的半导体装置，其特征在于，上述第2通路及上述第3通路在接合界面上具有上述贴紧层。
9.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，在把上述第3通路的上述半导体基板侧的断面积设为a，把上述第3通路的上述第2布线侧的断面积设为b，把上述第2布线构造体上设置的上述第2通路的上述半导体基板侧的断面积设为c，并且把上述第2布线构造体上设置的上述第2通路的上述外部端子侧的断面积设为d的场合，具有(b/a)>(d/c)的关系。
10.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，上述第1布线层及第2布线层由从铜、铝、镍、金及银所组成的群中选择的至少1种金属或合金形成。
11.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，上述外部端子的表面由从铜、铝、金、银及焊锡材料所组成的群中选择的至少1种金属或合金形成。
12.根据权利要求1所述的半导体装置，其特征在于，上述贴紧层由从钛、钨、镍、钽、钒、铬、钼、铜、铝所组成的群中选择的至少1种金属或合金形成。
13.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，上述第2绝缘层由有机树脂形成。
14.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，在上述第1布线构造体和上述第2绝缘层之间存在设有上述第3通路的钝化膜。
15.根据权利要求14所述的半导体装置，其特征在于，上述钝化膜由有机树脂形成。
16.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，在上述第2布线构造体中，通过归结多个电源系列布线来减少外部端子数。
17.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，在上述第2布线构造体中，通过归结多个接地系列布线来减少外部端子数。
18.一种半导体装置的制造方法，包括：
在其上形成了半导体元件的半导体基板上形成第1布线层及第1绝缘层交替积层、且设在多个上述第1布线层内的布线间通过设在上述第1绝缘层内的第1通路电连接的第1布线构造体的工序；
在上述第1布线构造体上形成第2布线层及第2绝缘层交替积层、多个上述第2布线层间通过设在上述第2绝缘层内的第2通路电连接、且上述第2布线层和上述第1布线构造体的表面的布线经由第3通路电连接的第2布线构造体的工序；以及
在上述第2布线构造体上形成外部端子的工序，
其特征在于，形成上述第2布线构造体的工序包括：
形成上述第2布线层的工序；
在上述第2布线层上形成成为上述第2通路的金属柱的工序；
以上述第2绝缘层覆盖上述第2布线层和上述金属柱的工序；以及
通过研磨上述第2绝缘层的表面而使上述金属柱露出的工序；
在形成上述第2布线层的工序之前，在形成上述第1布线构造体的工序之后采用溅射法、无电解电镀法、CVD法或空气溶胶法形成第1供电层的工序；
在形成上述外部端子的工序之前，在形成上述第2布线构造体的工序之后采用溅射法、无电解电镀法、CVD法或空气溶胶法形成第2供电层的工序。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，在形成上述金属柱的工序中，采用电镀法在上述第2布线层上形成上述金属柱。
20.根据权利要求18或19所述的半导体装置的制造方法，其特征在于，在形成上述第1布线构造体的工序和形成上述第2布线构造体的工序之间，包含形成钝化膜的工序。
21.根据权利要求18或19中任意一项所述的半导体装置的制造方法，其特征在于，在使上述金属柱露出的工序中，采用CMP来研磨上述第2绝缘层的表面。
CN200810160807.6A 2007-09-13 2008-09-16 半导体装置及其制造方法 Expired - Fee Related CN101388373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007238014 2007-09-13
JP2007238014A JP4953132B2 (ja) 2007-09-13 2007-09-13 半導体装置
JP2007-238014 2007-09-13

Publications (2)

Publication Number Publication Date
CN101388373A CN101388373A (zh) 2009-03-18
CN101388373B true CN101388373B (zh) 2013-09-25

Family

ID=40453578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810160807.6A Expired - Fee Related CN101388373B (zh) 2007-09-13 2008-09-16 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US8072073B2 (zh)
JP (1) JP4953132B2 (zh)
CN (1) CN101388373B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
WO2010145712A1 (en) * 2009-06-19 2010-12-23 Imec Crack reduction at metal/organic dielectric interface
US9024431B2 (en) * 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
JP2011096918A (ja) * 2009-10-30 2011-05-12 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
US8766440B2 (en) 2010-03-04 2014-07-01 Nec Corporation Wiring board with built-in semiconductor element
US8710639B2 (en) 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
KR101067216B1 (ko) * 2010-05-24 2011-09-22 삼성전기주식회사 인쇄회로기판 및 이를 구비하는 반도체 패키지
JP5466096B2 (ja) * 2010-06-21 2014-04-09 新光電気工業株式会社 半導体装置及びその製造方法
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
JP5590984B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 電子装置及びその製造方法
JP5539077B2 (ja) * 2010-07-09 2014-07-02 ローム株式会社 半導体装置
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8513815B2 (en) 2011-07-21 2013-08-20 International Business Machines Corporation Implementing integrated circuit mixed double density and high performance wire structure
JP6009152B2 (ja) * 2011-09-15 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8836124B2 (en) * 2012-03-08 2014-09-16 International Business Machines Corporation Fuse and integrated conductor
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
JP5661707B2 (ja) * 2012-09-18 2015-01-28 ウィン セミコンダクターズ コーポレーション 化合物半導体集積回路
US9431473B2 (en) * 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US10763031B2 (en) * 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
JP6955864B2 (ja) * 2016-12-26 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10037949B1 (en) * 2017-03-02 2018-07-31 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
CN108807295A (zh) * 2017-04-28 2018-11-13 中芯长电半导体（江阴）有限公司 一种封装结构及封装方法
US10276428B2 (en) * 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
DE102018120491A1 (de) * 2018-08-22 2020-02-27 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
KR102551034B1 (ko) 2018-09-07 2023-07-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11791228B2 (en) * 2019-04-10 2023-10-17 Intel Corporation Method for forming embedded grounding planes on interconnect layers
CN112107307B (zh) * 2020-08-24 2021-05-25 中国科学院上海微系统与信息技术研究所 一种高通量植入式柔性神经电极的制备方法及其结构
US20230066861A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717272B2 (en) * 2002-03-20 2004-04-06 Samsung Electronics Co., Ltd. Reinforced bond-pad substructure and method for fabricating the same
CN1722429A (zh) * 2004-07-15 2006-01-18 日本电气株式会社 半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334334A (ja) 1993-05-20 1994-12-02 Sumitomo Bakelite Co Ltd プリント配線板の製造方法
JPH0964493A (ja) 1995-08-29 1997-03-07 Nippon Mektron Ltd 回路基板の配線構造及びその形成法
JP3586803B2 (ja) 1996-08-06 2004-11-10 三菱製紙株式会社 プリント配線板の製造方法
JP4190602B2 (ja) * 1997-08-28 2008-12-03 株式会社ルネサステクノロジ 半導体装置
JPH11204560A (ja) 1998-01-09 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
JP4601158B2 (ja) * 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
US6455943B1 (en) * 2001-04-24 2002-09-24 United Microelectronics Corp. Bonding pad structure of semiconductor device having improved bondability
US6955981B2 (en) * 2002-09-13 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure to prompt excellent bondability for low-k intermetal dielectric layers
US7081679B2 (en) * 2003-12-10 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for reinforcing a bond pad on a chip
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
US7208837B2 (en) * 2004-02-10 2007-04-24 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
JP2006196668A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 半導体装置及びその製造方法
US7485949B2 (en) * 2007-05-02 2009-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717272B2 (en) * 2002-03-20 2004-04-06 Samsung Electronics Co., Ltd. Reinforced bond-pad substructure and method for fabricating the same
CN1722429A (zh) * 2004-07-15 2006-01-18 日本电气株式会社 半导体器件

Also Published As

Publication number Publication date
JP2009071045A (ja) 2009-04-02
US20090072404A1 (en) 2009-03-19
US8072073B2 (en) 2011-12-06
JP4953132B2 (ja) 2012-06-13
CN101388373A (zh) 2009-03-18

Similar Documents

Publication Publication Date Title
CN101388373B (zh) 半导体装置及其制造方法
CN100394593C (zh) 半导体器件
US7452751B2 (en) Semiconductor device and method of manufacturing the same
US6841862B2 (en) Semiconductor package board using a metal base
TWI402017B (zh) 半導體裝置及其製造方法
JP3908148B2 (ja) 積層型半導体装置
CN1964077B (zh) 电容器及其制造方法、以及包含该电容器的半导体器件
US6472745B1 (en) Semiconductor device
US7622810B2 (en) Semiconductor device and manufacturing method thereof
US7230318B2 (en) RF and MMIC stackable micro-modules
USRE46466E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
WO2011114774A1 (ja) 半導体素子内蔵基板およびその製造方法
US9786601B2 (en) Semiconductor device having wires
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US20040080013A1 (en) Chip-stack semiconductor device and manufacturing method of the same
US20090001604A1 (en) Semiconductor Package and Method for Producing Same
JP5413371B2 (ja) 半導体装置及びその製造方法
WO2010047228A1 (ja) 配線基板およびその製造方法
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
CN117276260A (zh) 模块化半导体器件及包含该器件的电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20130801

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130801

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130801

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Applicant before: NEC Corp.

Applicant before: Renesas Electronics Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130925

Termination date: 20190916