CN202616222U - 半导体封装构造 - Google Patents

半导体封装构造 Download PDF

Info

Publication number
CN202616222U
CN202616222U CN 201220025628 CN201220025628U CN202616222U CN 202616222 U CN202616222 U CN 202616222U CN 201220025628 CN201220025628 CN 201220025628 CN 201220025628 U CN201220025628 U CN 201220025628U CN 202616222 U CN202616222 U CN 202616222U
Authority
CN
China
Prior art keywords
packaging structure
substrate
chip unit
column
semiconductor packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220025628
Other languages
English (en)
Inventor
张效铨
蔡宗岳
赖逸少
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 201220025628 priority Critical patent/CN202616222U/zh
Application granted granted Critical
Publication of CN202616222U publication Critical patent/CN202616222U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

本实用新型公开一种半导体封装构造。所述半导体封装构造包含一基板；一芯片单元，通过多个导电的柱状凸块设于所述基板的一表面上，所述柱状凸块连接所述芯片单元的一有源表面，其中相邻柱状凸块的间距介于50至150微米之间；以及一底胶，涂布于所述芯片单元与所述基板之间。由于前述芯片单元是由半导体晶圆预先涂布有底胶再切割而成，故后续组装于基板时，底胶能完整填充于芯片单元与基板之间，而不会产生底胶填充不完全的情形。

Description

半导体封装构造
技术领域
本实用新型涉及一种封装构造，特别是有关于一种可避免底胶填充不全的半导体封装构造。 
背景技术
现今，半导体封装产业发展出各种不同型式的封装构造，以满足各种需求。而一般来说，配合图1所示，倒装芯片(flip chip)封装制程主要是在一芯片91的有源表面先设置多个导电用的凸块92，再将所述芯片91翻转，使其有源表面通过凸块92设置于一基板90上，接着再从所述芯片91侧边将底胶93填充于所述芯片91与所述基板90之间，以增强整体连接结构。 
前述的底胶93的材料通常使用环氧树脂(Epoxy)，所述底胶93主要是利用毛细作用原理被涂抹在芯片91的边缘，进而渗透到芯片91与基板90，然后加热予以固化(cured)，能有效提高整体封装构造的结构强度，从而提高芯片91的使用寿命。 
然而，根据产品需求，所述芯片91的有源表面上的凸块92有时会排布较为紧密，使得凸块92之间的间距过小，导致填充所述底胶93时，所述底胶93无法透过毛细作用完全填满芯片91与基板90之间的空间，或可能产生气泡930，如此一来，整体封装构造的结构强度就会受到不良影响。 
故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。 
实用新型内容
本实用新型的主要目的在于提供一种半导体封装构造，其芯片单元是由半导体晶圆预先涂布底胶再切割而成，使得芯片单元组装于基板时，底胶可完整 填充于芯片单元与基板之间，可解决现有技术因为连接芯片单元与基板的柱状凸块的间距过小导致后续底胶填充不易的技术问题。 
为达成前述目的，本实用新型提供一种半导体封装构造，所述半导体封装构造包含： 
一基板； 
一芯片单元，通过多个导电的柱状凸块设于所述基板的一表面上，所述柱状凸块连接所述芯片单元的一有源表面，其中相邻柱状凸块的间距介于50至150微米之间；以及 
一底胶，涂布于所述芯片单元与所述基板之间。 
在本实用新型的一实施例中，所述柱状凸块为选自铜、金、锡或镍的金属柱状凸块结构。 
在本实用新型的一实施例中，所述柱状凸块是一金属复合柱状凸块结构。 
在本实用新型的一实施例中，每一所述柱状凸块高度介于10至90微米之间。 
在本实用新型的一实施例中，所述基板是一小型多层印刷电路板。 
在本实用新型的一实施例中，所述底胶是热固性材料。 
在本实用新型的一实施例中，所述底胶是环氧树脂。 
在本实用新型的一实施例中，所述芯片单元的边缘处涂布有补强胶。 
在本实用新型的一实施例中，所述补强胶是环氧树脂。 
附图说明
图1是一现有通过倒装芯片工艺所制成的封装构造的结构示意图。 
图2是本实用新型一较佳实施例的半导体晶圆的结构示意图。 
图3A是本实用新型第一实施例的半导体芯片的结构示意图。 
图3B是本实用新型第二实施例的半导体芯片的结构示意图。 
图4是本实用新型一较佳实施例的半导体封装构造的结构示意图。 
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。 
请参照图2所示，其概要揭示本实用新型第一实施例半导体晶圆的结构示意图，所述的半导体晶圆为本实用新型的半导体封装构造的制造过程中的半成品。本实用新型所揭示半导体晶圆包含一晶圆本体10、多个柱状凸块(bump)11以及一底胶12。所述的晶圆本体10的一第一表面布设有数个集成电路的区块，用以对应集成电路区块来切割成数个芯片单元，所述晶圆本体10的第一表面即为所述芯片单元的有源表面。所述柱状凸块11为可导电的金属基材，对应集成电路的设计而布设于所述晶圆本体10的第一表面上，所述柱状凸块优选是选自铜、金、锡或镍的金属柱状凸块结构，或者是选自铜、金、锡及镍的任一组合的金属复合柱状凸块结构；再者，每一所述柱状凸块11高度优选是小于90微米，例如介于10至90微米之间；且其中两相邻所述柱状凸块11的间距优选小于150微米，例如介于50至150微米之间。所述底胶12则是涂布于所述晶圆本体10的第一表面上。所述底胶12优选是热固性材料，例如环氧树脂(Epoxy)。值得注意的是，本实施例有别于一般底胶在封装制程的设置顺序，本实用新型的所述底胶12是在晶圆本体10切割成芯片单元前，即涂布于晶圆本体10的表面上。 
请进一步参考图3A示，所述的半导体晶圆接着会通过切割工艺而被切割成数个芯片单元100，其中，所述多个导电的柱状凸块11设于所述芯片单元100的一有源表面上；所述底胶12涂布于所述芯片单元100的有源表面上；再者，所述底胶12涂布厚度高于所述柱状凸块11而覆盖所述柱状凸块11。又或 者，如图3B所示，所述底胶12的涂布厚度略低于所述柱状凸块11，使得每一所述柱状凸块11的一端自所述底胶12的一外表面裸露出。在其他可能的实施例中，所述底胶12可以是在晶圆本体10切割成芯片单元100之后再涂布于芯片单元100的有源表面上。 
接着，进一步参考图4所示，每一所述芯片单元100经过翻转而通过所述柱状凸块11与所述底胶12设置于一基板13上，接着通过加热步骤使所述底胶12固化(cured)，因而得以强化所述芯片单元100、所述柱状凸块11与所述基板13之间的结构强度，此即可初步完成倒装芯片工艺的流程。其中所述基板13是用于承载芯片及制作封装体的小型多层印刷电路板，优选是选自玻璃纤维及环氧树脂所共同构成的构件。 
在其他实施例中，每一所述芯片单元100经过翻转而通过所述柱状凸块11与所述底胶12设置于一基板13之后，所述芯片单元100的边缘处可进一步涂布有补强胶，以更进一步补强所述芯片单元100与所述基板13之间的连接结构强度，补强胶与所述底胶12相同，优选是热固性材料，例如环氧树脂(Epoxy)。 
由上述说明可知，本实用新型所提供的一种半导体封装构造成品主要是包括由一芯片单元的有源表面连接多个间距小于150微米且高度小于90微米的金属柱状凸块结构，进而通过所述金属柱状凸块结构设于小型多层印刷电路板的表面上，同时所述芯片单元、所述金属柱状凸块结构与所述小型多层印刷电路板之间的空隙填满热固性材料(环氧树脂)，并且芯片单元的边缘处涂布有补强胶。 
有别于现有倒装芯片的制造流程，本实用新型的所述晶圆本体10在未进行切割之前(或是所述晶圆本体10切割成所述芯片单元100而尚未组装于所述基板13之前)，即先进行了所述底胶12的涂布，如此一来，当所述晶圆本体10后续被切割成所述芯片单元100并通过压合工艺设置于所述基板13上时，所述底胶12可受到挤压而确实填满芯片单元100与所述基板13之间的空间以 及相邻所述柱状凸块11之间的缝隙，可避免传统封装制程受限于相邻柱状凸块之间的间距过小而导致无法完全通过毛细作用来将底胶填满于芯片与基板之间的缺失。 
综上所述，本实施新型主要是提供一种半导体封装构造，其在制造过程中晶圆本体上在设置导电的柱状凸块后，先行涂布底胶(或是在晶圆本体切割成芯片单元后再涂布底胶)，才进行后续切割与装设于基板的动作，由于所述晶圆本体(或芯片单元)预先涂布有底胶，后续当芯片单元组装于基板时，底胶可受压合力道的推挤而完整填充于芯片单元与基板之间，而解决现有仅依靠毛细作用填充底胶的技术可能导致底胶填充可能导致气泡产生、填充不完整的技术问题，进一步避免了封装构造强度不够的缺失。 
本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。 

Claims (9)

1.一种半导体封装构造，其特征在于：所述半导体封装构造包含：
一基板；
一芯片单元，通过多个导电的柱状凸块设于所述基板的一表面上，所述柱状凸块连接所述芯片单元的一有源表面，其中两相邻柱状凸块的间距介于50至150微米之间；以及
一底胶，涂布于所述芯片单元与所述基板之间。
2.如权利要求1所述的半导体封装构造，其特征在于：所述柱状凸块为选自铜、金、锡或镍的金属柱状凸块结构。
3.如权利要求1所述的半导体封装构造，其特征在于：所述柱状凸块是一金属复合柱状凸块结构。
4.如权利要求1所述的半导体封装构造，其特征在于：每一所述柱状凸块高度介于10至90微米之间。
5.如权利要求1所述的半导体封装构造，其特征在于：所述底胶是热固性材料。
6.如权利要求1所述的半导体封装构造，其特征在于：所述底胶是环氧树脂。
7.如权利要求1所述的半导体封装构造，其特征在于：所述芯片单元的边缘处涂布有补强胶。
8.如权利要求7所述的半导体封装构造，其特征在于：所述补强胶是环氧树脂。
9.如权利要求1所述的半导体封装构造，其特征在于：所述基板是一小型多层印刷电路板。 
CN 201220025628 2012-01-19 2012-01-19 半导体封装构造 Expired - Lifetime CN202616222U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220025628 CN202616222U (zh) 2012-01-19 2012-01-19 半导体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220025628 CN202616222U (zh) 2012-01-19 2012-01-19 半导体封装构造

Publications (1)

Publication Number Publication Date
CN202616222U true CN202616222U (zh) 2012-12-19

Family

ID=47349894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220025628 Expired - Lifetime CN202616222U (zh) 2012-01-19 2012-01-19 半导体封装构造

Country Status (1)

Country Link
CN (1) CN202616222U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108436604A (zh) * 2018-04-23 2018-08-24 宜特(上海)检测技术有限公司 应用于低介电材质覆晶芯片的防脱层研磨方法
CN110828327A (zh) * 2018-08-13 2020-02-21 鹏鼎控股(深圳)股份有限公司 组件的电性连接方法和设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108436604A (zh) * 2018-04-23 2018-08-24 宜特(上海)检测技术有限公司 应用于低介电材质覆晶芯片的防脱层研磨方法
CN110828327A (zh) * 2018-08-13 2020-02-21 鹏鼎控股(深圳)股份有限公司 组件的电性连接方法和设备

Similar Documents

Publication Publication Date Title
EP3133645A1 (en) Chip on chip attach (passive ipd and pmic) flip chip bga using new cavity bga substrate
CN104733402A (zh) 半导体封装结构及其制法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN202616222U (zh) 半导体封装构造
TWI776693B (zh) 封裝結構及其形成方法
CN103762200B (zh) 芯片封装件及其封装方法
CN202394859U (zh) 半导体封装构造
TWI424552B (zh) 三維立體堆疊晶片封裝結構
CN104103604A (zh) 封装结构及其制作方法
CN103715107A (zh) 封装堆栈结构的制法
CN208093541U (zh) 封装体
CN111863768A (zh) 一种具备微流道散热功能的tsv转接板及其制备方法
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
CN101226928B (zh) 堆栈式芯片封装结构及其制作方法
CN110797267A (zh) 一种倒装芯片封装中具有互连结构的底填方法
CN203573977U (zh) 封装密度大高频性能好的ic芯片堆叠封装件
CN104051373A (zh) 散热结构、半导体封装件及其制法
KR102573578B1 (ko) 패키지 및 그 형성 방법
CN202564359U (zh) 无基岛多圈多芯片堆叠倒装正装无源器件封装结构
CN110299328A (zh) 一种堆叠封装器件及其封装方法
CN102856290B (zh) 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN208093540U (zh) 封装体
CN202564314U (zh) 单基岛埋入型单圈单芯片倒装封装结构
CN202564207U (zh) 多基岛埋入型多圈多芯片倒装封装结构
CN202564283U (zh) 单基岛埋入型多圈多芯片倒装封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20121219

CX01 Expiry of patent term