CN104103604A - 封装结构及其制作方法 - Google Patents

Abstract

本发明提供一种封装结构，包括一载体、至少一芯片、至少一第一导胶槽、至少一第二导胶槽以及一底胶。载体具有一承载表面。芯片配置在载体的承载表面上，且具有彼此相对的一主表面与一背表面以及多个硅穿孔。主表面面对承载表面，且硅穿孔贯穿背表面及主表面而连接至承载表面。第一导胶槽配置在载体的承载表面上。第二导胶槽配置在载体的承载表面上，且与第一导胶槽彼此相交。底胶填充到载体与芯片之间，且填满第一导胶槽与第二导胶槽。

Description

封装结构及其制作方法

技术领域

本发明是有关于一种封装结构及其制作方法，且特别是有关于一种可减少气洞(void)回包的封装结构及其制作方法。

背景技术

现有技术中将每一颗由晶片(wafer)切割所形成的裸芯片(die)，经由例如是倒装芯片(flip chip)接合的步骤，将裸芯片配置在一基板上。裸芯片上所形成的焊垫(bonding pad)可先进行凸块(bump)制造过程，使得裸芯片的焊垫与基板的接点(contact)通过凸块而彼此电性连接。之后，再进行底填(underfill)制造过程，将一底胶材料填入到芯片以及基板之间，用以保护凸块所裸露出的部分，并同时缓冲基板与芯片之间在受热时，因两者的热膨胀系数(CTE)不匹配所产生的热应力的现象。

然而，当点胶针头由芯片的一侧沿着其边缘进行点胶，并通过毛细现象使胶材流入到芯片与基板之间时，不易控制胶材的流向，导致流速较快的胶材与流速较慢的胶材之间因流速不平均而造成气洞(void)回包。因此，如何改善上述的缺陷，实为本发明研发的重点。

发明内容

本发明提供一种封装结构，其具有导胶槽的设计，可减少在底胶中出现气洞回包的现象。

本发明提供一种封装结构的制作方法，用以制作上述的封装结构。

本发明提出一种封装结构，其包括一载体、至少一芯片、至少一第一导胶槽、至少一第二导胶槽以及一底胶。载体具有一承载表面。芯片配置在载体的承载表面上，且具有彼此相对的一主表面与一背表面以及多个硅穿孔。主表面面对承载表面，且硅穿孔贯穿背表面及主表面而连接至承载表面。第一导胶槽配置在载体的承载表面上。第二导胶槽配置在载体的承载表面上，且与第一导胶槽彼此相交。底胶填充到载体与芯片之间，且填满第一导胶槽与第二导胶槽。

本发明还提出一种封装结构的制作方法，其包括下述步骤。提供一载体，载体具有一承载表面。形成至少一第一导胶槽与至少一第二导胶槽在载体的承载表面上，其中第一导胶槽与第二导胶槽彼此相交。接合至少一芯片在载体的承载表面上，其中芯片具有彼此相对的一主表面与一背表面以及多个硅穿孔，主表面面对承载表面，且硅穿孔贯穿背表面及主表面而连接至承载表面。填充一底胶到芯片与载体之间，其中底胶填满第一导胶槽与第二导胶槽。

基于上述，由于本发明的封装结构具有导胶槽的设计，因此可将载体原本所具有的大面积区块区分为多个小面积区块。如此一来，当底胶通过毛细现象而填充到芯片与载体之间时，可减少在填胶后在底胶中出现气洞回包的现象。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A为本发明的一实施例的一种封装结构的剖面示意图；

图1B为图1A的封装结构的载体的俯视示意图；

图2为本发明的另一实施例的一种封装结构的剖面示意图。

附图标记说明：

100、100a：封装结构；

110：载体；

112：承载表面；

113：芯片配置区；

120：芯片；

122：主表面；

124：背表面；

126：硅穿孔；

132：第一导胶槽；

134：第二导胶槽；

136：第三导胶槽；

138：第四导胶槽；

140：底胶。

具体实施方式

图1A为本发明的一实施例的一种封装结构的剖面示意图。图1B为图1A的封装结构的载体的俯视示意图。同时参考图1A与图1B，依照本实施例的封装结构的制作方法，首先，提供一载体110，其中载体110具有一承载表面112，且在承载表面112上具有至少一芯片配置区113。在此，载体110例如是一印刷电路板或一卷带。

接着，形成至少一第一导胶槽132(图1A与图1B中皆示出多个)与至少一第二导胶槽134(图1A与图1B中皆示出多个)在载体110的承载表面112上，其中第一导胶槽132与第二导胶槽134彼此相交，用以将原本芯片配置区113的面积区块区分为多个小面积区块。在此，形成第一导胶槽132与第二导胶槽134的方法例如是激光成孔法或刀背加工法。

之后，接合至少一芯片120(图1A中仅示意地示出一个)在载体110的承载表面112上，且位于芯片配置区113中，其中芯片120具有彼此相对的一主表面122与一背表面124以及多个硅穿孔126。在此，芯片120的主表面122面对载体110的承载表面112，且硅穿孔126贯穿背表面124及主表面122而连接至载体110的承载表面112，以使芯片120与载体110电性连接。

最后，填充一底胶140到芯片120与载体110之间，其中底胶140填满第一导胶槽132与第二导胶槽134。至此，已完成封装结构100的制作方法。

在结构上，再参考图1A，本实施例的封装结构100包括载体110、芯片120、第一导胶槽132、第二导胶槽134以及底胶140。载体110具有承载表面112。芯片120配置在载体110的承载表面112上，且具有彼此相对的主表面122与背表面124以及硅穿孔126。主表面122面对承载表面112，且硅穿孔126贯穿背表面124及主表面122而连接至承载表面112，以使芯片120电性连接至载体110。第一导胶槽132配置在载体110的承载表面112上。第二导胶槽134配置在载体110的承载表面112上，且与第一导胶槽132彼此相交。底胶140填充到载体110与芯片120之间，且填满第一导胶槽132与第二导胶槽134。

由于本实施例的封装结构100具有第一导胶槽132与第二导胶槽134的设计，因此可将载体110上原本芯片配置区113所具有的大面积区块区分为多个小面积区块，而当底胶140通过毛细现象填充到芯片120与载体110之间时，可减少在填胶后在底胶140中出现气洞回包的现象，可以有效提升制造过程良率。

图2为本发明的另一实施例的一种封装结构的剖面示意图。参考图2，本实施例的封装结构100a与图1A的封装结构100相似，差异之处仅在于：本实施例的封装结构100a具有多个堆迭配置在载体110的承载表面112上的芯片120，其中这些芯片120通过硅穿孔126而电性连接至载体110。再者，本实施例的封装结构100a更包括至少一第三导胶槽136(图2中仅示意地示出多个)以及至少一第四导胶槽138(图2中仅示意地示出多个)，第三导胶槽136与第四导胶槽138相交且配置在每个芯片120的背表面124上。其中，形成第三导胶槽136与第四导胶槽138的方法例如是激光成孔法或刀背加工法。

由于本实施例的封装结构100具有第一导胶槽132、第二导胶槽134、第三导胶槽136、第四导胶槽138的设计，因此第一导胶槽132与第二导胶槽134可将载体110上原本芯片配置区113所具有的大面积区块区分为多个小面积区块，而第三导胶槽136与第四导胶槽138可将原本芯片120的背表面124所具有的大面积区块区分为多个小面积区块。如此一来，当底胶140通过毛细现象填充到这些芯片120与载体110之间时，可减少在填胶后在底胶140中出现气洞回包的现象，可以有效提升制造过程良率。

需说明的是，在其他未示出的实施例中，由于最上层的芯片120的背表面124不会被底胶140所覆盖，因此也可不配置第三导胶槽136与四导胶槽138在此芯片120的背表面124上。

综上所述，由于本发明的封装结构具有导胶槽的设计，因此可将载体与/或芯片原本所具有的大面积区块区分为多个小面积区块。如此一来，当底胶通过毛细现象而填充到芯片与载体之间时，可减少在填胶后在底胶中出现气洞回包的现象。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种封装结构，其特征在于，包括：

一载体，具有一承载表面；

至少一芯片，配置在该载体的该承载表面上，且具有彼此相对的一主表面与一背表面以及多个硅穿孔，其中该主表面面对该承载表面，且该些硅穿孔贯穿该背表面及该主表面而连接至该承载表面；

至少一第一导胶槽，配置在该载体的该承载表面上；

至少一第二导胶槽，配置在该载体的该承载表面上，且与该第一导胶槽彼此相交；以及

一底胶，填充到该载体与该芯片之间，且填满该第一导胶槽与该第二导胶槽。

2.根据权利要求1所述的封装结构，其特征在于，还包括至少一第三导胶槽以及至少一第四导胶槽，该第三导胶槽与该第四导胶槽相交且配置在该芯片的该背表面上。

3.根据权利要求1所述的封装结构，其特征在于，该至少一芯片包括多个芯片，堆迭配置在该载体的该承载表面上，且通过该些硅穿孔而电性连接至该载体。

4.根据权利要求1所述的封装结构，其特征在于，该载体包括一印刷电路板或一卷带。

5.一种封装结构的制作方法，其特征在于，包括：

提供一载体，该载体具有一承载表面；

形成至少一第一导胶槽与至少一第二导胶槽在该载体的该承载表面上，其中该第一导胶槽与该第二导胶槽彼此相交；

接合至少一芯片在该载体的该承载表面上，其中该芯片具有彼此相对的一主表面与一背表面以及多个硅穿孔，该主表面面对该承载表面，且该些硅穿孔贯穿该背表面及该主表面而连接至该承载表面；以及

填充一底胶到该芯片与该载体之间，其中该底胶填满该第一导胶槽与该第二导胶槽。

6.根据权利要求5所述的封装结构的制作方法，其特征在于，形成该第一导胶槽与该第二导胶槽的方法包括激光成孔法或刀背加工法。

7.根据权利要求5所述的封装结构的制作方法，其特征在于，还包括：

填充该底胶到该芯片与该载体之间之前，形成至少一第三导胶槽与至少一第四导胶槽在该芯片的该背表面上，其中该第三导胶槽与该第四导胶槽彼此相交。

8.根据权利要求7所述的封装结构的制作方法，其特征在于，形成该第三导胶槽与该第四导胶槽的方法包括激光成孔法或刀背加工法。

9.根据权利要求5所述的封装结构的制作方法，其特征在于，该至少一芯片包括多个芯片，堆迭配置在该载体的该承载表面上，且通过该些硅穿孔而电性连接至该载体。

10.根据权利要求5所述的封装结构的制作方法，其特征在于，该载体包括一印刷电路板或一卷带。