TWI492342B - 積體電路晶片封裝件和應用之玻璃覆晶基板結構 - Google Patents

積體電路晶片封裝件和應用之玻璃覆晶基板結構 Download PDF

Info

Publication number
TWI492342B
TWI492342B TW101118218A TW101118218A TWI492342B TW I492342 B TWI492342 B TW I492342B TW 101118218 A TW101118218 A TW 101118218A TW 101118218 A TW101118218 A TW 101118218A TW I492342 B TWI492342 B TW I492342B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
chip package
circuit chip
copper bumps
copper
Prior art date
Application number
TW101118218A
Other languages
English (en)
Other versions
TW201316465A (zh
Inventor
Tai Hung Lin
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to US13/650,873 priority Critical patent/US9236360B2/en
Publication of TW201316465A publication Critical patent/TW201316465A/zh
Application granted granted Critical
Publication of TWI492342B publication Critical patent/TWI492342B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

積體電路晶片封裝件和應用之玻璃覆晶基板結構
本發明是有關於一種積體電路晶片封裝件及其應用，且特別是有關於一種具銅凸塊之積體電路晶片封裝件和應用之玻璃覆晶基板結構。
積體電路晶片(IC chip)與玻璃基板之間電性的傳遞常以金屬凸塊(Bump)實施，現有的金屬凸塊是以金(Au)作為應用材質。這些金屬凸塊是在封裝製造的過程產生，而其連接的方式和途徑，則透過封裝設計軟體來做出金屬凸塊的實際圖面。這些金屬凸塊的材質和硬度會受到封裝製程的限制，也限制了與玻璃基板連接之後的電性表現。
本發明係有關於一種之積體電路晶片封裝件和應用之玻璃覆晶基板結構。在封裝製造的過程形成銅凸塊，不但降低成本，亦可提供適當壓合(與玻璃基板接合)的物理性與電氣性表現。
根據本發明之一方面，係提出一種積體電路晶片封裝件，包括具有一晶片電路面之一積體電路晶片(IC chip)，和設置於晶片電路面上之複數個銅凸塊。再者，可於晶片電路面上再形成一非導電膠(nonconductive film，NCF)以覆蓋該些銅凸塊。
根據本發明之另一方面，係提出一種玻璃覆晶基板結構，包括一玻璃基板；形成於玻璃基板上之複數個鋁電極；形成於玻璃基板上並覆蓋該些鋁電極之一導電膠(例如異方性導電膠，ACF)，導電膠包括複數個導電粒子；具有一晶片電路面之一積體電路晶片(IC chip)，和設置於晶片電路面上之複數個銅凸塊。其中，銅凸塊的頂面係藉由部份該些導電粒子與對應之該些鋁電極電性連接。同樣地，可於積體電路晶片上再形成一非導電膠(nonconductive film，NCF)以覆蓋該些銅凸塊。
根據本發明之又一方面，係提出一種積體電路晶片封裝件，包括具有一晶片電路面之一積體電路晶片(IC chip)、設置於晶片電路面上之複數個銅凸塊、和形成於該晶片電路面上並覆蓋該些銅凸塊之一非導電膠(NCF)。其中該非導電膠係具有光穿透性，且銅凸塊為合金或分層結構，該些銅凸塊之銅金屬成分係佔總成分之30%重量百分比~100%重量百分比。
為讓本發明之上述內容能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
 第一實施例
請參照第1圖，其繪示依照本發明第一實施例之積體電路晶片封裝件之示意圖。積體電路晶片封裝件10至少包括一積體電路晶片(IC chip)11和複數個銅凸塊(Cu Bump)15。積體電路晶片11具有一晶片電路面13，而銅凸塊15的底面151係設置於晶片電路面13上。
應用積體電路晶片封裝件10於產品時，以玻璃基板為例，銅凸塊15的頂面153可與玻璃基板上的電極對位，並透過玻璃基板上導電膠所包含之導電粒子進行銅凸塊15與電極的電性連接，達到積體電路晶片11與面板組件之間的電性傳遞。
實施例中，銅凸塊例如是為99%重量百分比以上之純銅，或是銅金屬成分佔總成分之90%重量百分比以上。另外，銅凸塊也可以是銅金屬成分佔總成分之30%重量百分比以上，100%重量百分比以下者的合金或分層結構。以銅凸塊為銅/鎳/金之分層結構為例，厚度例如是9/1/4μm或9/1/2μm或7/1/4 μm，或是其他比例亦可。
關於積體電路晶片封裝件10之實際製造過程，可於最短時間(如數小時)內，將銅凸塊15直接完成與玻璃基板上鋁電極(如ITO)的電性連結，以避免銅氧化與銅離子遷移短路(Migration)。另外，在銅凸塊的製程中，亦可加入抑制氧化層生成的方式、或是直接去除氧化層之步驟。抑制氧化層生成的方式例如是：在形成該些銅凸塊15時係通入氮氣；或是在形成銅凸塊15後，將一氧化抑制劑以噴灑或浸泡方式對該些銅凸塊15進行處理。可應用之氧化抑制劑例如為一5%~30%硫酸溶液、或為一5%~30%氫氟酸溶液。直接去除氧化層的方式例如是：形成銅凸塊15後，對該些銅凸塊15之頂面以鑽石刮刀或化學機械研磨(CMP) 方式去除氧化層，並可藉此控制該些銅凸塊15的共平面度和表面粗糙度。
相較於傳統使用金凸塊，實施例所提出的銅凸塊15可在封裝製造的過程產生，提供了更低的成本，而應用於產品時則具有適當壓合(與玻璃基板接合)的物理性與電氣性表現。
第二實施例
請參照第2圖，其繪示依照本發明第二實施例之積體電路晶片封裝件之示意圖。第二實施例之積體電路晶片封裝件10’與第一實施例之積體電路晶片封裝件10同樣具有積體電路晶片11和設置於晶片電路面13上的多個銅凸塊15，但更包括一非導電膠(nonconductive film，NCF)17形成於晶片電路面13上並覆蓋該些銅凸塊15，使銅凸塊15不外露，以避免銅氧化與銅離子遷移短路(Migration)。如第2圖所示，覆蓋該些銅凸塊15之非導電膠17較佳具有一平坦表面171，且該平坦表面171至銅凸塊15之頂面153係呈一距離d。
如同第一實施例，銅凸塊例如是為99%重量百分比以上之純銅，或是銅金屬成分佔總成分之90%重量百分比以上。另外，銅凸塊也可以是銅金屬成分佔總成分之30%重量百分比以上，100%重量百分比以下者的合金或分層結構。以銅凸塊為銅/鎳/金之分層結構為例，厚度例如是9/1/4μm或9/1/2μm或7/1/4 μm，或是其他比例亦可。
在第二實施例中，係將非導電膠(NCF)17覆蓋銅凸塊15以作為保護膜，可避免銅氧化與銅離子遷移短路，亦可使銅凸塊15的保存期限(即出貨到壓合前的期間)拉長。
一實施例中，非導電膠17材料例如是包括弱酸或弱鹼物質，酸鹼值pH係為4~6.5之間或7.5~10之間，可避免銅氧化。
一實施例中，非導電膠17材料例如是採用高分子樹脂(Base Resin)，其晶粒尺寸係在0.05nm~500nm之間，能對抗空氣中水分子滲透侵蝕，亦可避免銅氧化。
一實施例中，為避免鹵素離子(如氯離子、或溴離子等鹵化物)侵蝕銅凸塊、或與銅形成破壞積體電路上金屬電路(鋁電極)的侵蝕成分，非導電膠17材料本身例如是添加離子捕捉功能物質，例如採用NaOH或Ca(OH)2 之OH離子根，成份劑量例如為20 ppm-5%，使游離分佈的OH離子根可捕捉游離的銅離子和鹵素離子，避免銅離子遷移短路和鹵素離子侵蝕。
一實施例中，為避免鹵素離子(如氯離子、或溴離子等鹵化物)侵蝕銅凸塊，非導電膠17自身材料成份的鹵素離子含量例如是控制在20 ppm以下(0~20 ppm)；由於量測誤差，另一實施例中非導電膠之一鹵素離子含量為2 ppm以下。
一實施例中，非導電膠17材料例如是包括高分子樹脂30-40%，(Filler Silica)50-60%，(Dilution Epoxy)2%-10%，離子捕捉劑氫氧化鈉(NaOH)或氫氧化鈣 (Ca(OH)2 )20 ppm-5%等高分子化學材料。
第3A~3G圖為製造本發明第二實施例之積體電路晶片封裝件之流程圖。如第3A圖所示，提供一晶圓31，該晶圓31具有一晶片電路面33，並在晶片電路面33上形成複數個銅凸塊35，該些銅凸塊35之底面351係與晶片電路面33接觸。可依應用所需，但不限制地，對晶圓31表面(例如以光阻)進行表面平坦化，對晶圓31背面進行研磨製程(例如鑽石砂輪對晶圓31的背面進行粗研磨和細研磨等兩次機械式研磨)。
實施例中，於銅凸塊35形成後，係可利用鑽石刮刀41(如第4A圖所示，與純水42配合)、或利用化學機械研磨(CMP)方式(如第4B圖所示，使用由漿液及磨粒所組成之CMP研磨漿43)對該些銅凸塊35之頂面進行機械處理，除了可去除銅凸塊35長成後所產生的氧化層，更可控制銅凸塊的表面粗糙度與共平面度。
接著，如第3B圖所示，形成一非導電膠(NCF)37於晶片電路面33上並覆蓋銅凸塊35。此步驟之實施方式例如是以旋轉塗佈(Spin Coating)方式，利用旋轉離心力將非導電膠37均勻塗抹上；也可利用膠帶式貼合(Film Taping)方式形成非導電膠37。覆蓋該些銅凸塊35之非導電膠37可具有一平坦表面371，其至銅凸塊35之頂面353係呈一距離d。
之後，如第3C圖，選擇性地進行烘烤步驟，以使非導電膠37固化和穩定形態。
之後，如第3D圖所示，進行晶圓黏片(wafer mounting)，可透過在晶圓背面貼上膠帶(blue tape)46並置於框架(鐵製或鋼製或銅製框架)47上，將晶圓貼合到框架47。
接著，如第3E圖所示，再將框架47上的晶圓送至晶片切割機48的切割平台上固定後進行切割。切割完後係形成一個個積體電路晶片結構10井然有序排列於膠帶46上。
然後，如第3F圖所示，分離和檢選(pick up)該些積體電路晶片結構10。並將積體電路晶片結構10裝載到晶圓儲存盒(Tray)49內，如第3G圖所示。
值得注意的是，於第二實施例中，以非導電膠(NCF)37覆蓋銅凸塊35，由於在晶圓31上塗上非導電膠37作為保護膜，為能在加工過程準確切割(第3E圖)，非導電膠37顏色較佳具有光穿透性或透明或至少部分透明，使對位鏡頭能辨識出晶圓31上的對位記號(如對位金屬)。同樣的，為了方便執行如第3D、3F、3G圖所示之程序，非導電膠37顏色較佳為透明或至少部分透明或具有穿透性特點。
第5A~5C圖為本發明第二實施例之積體電路晶片封裝件10’與玻璃基板接合之流程圖。首先，如第5A圖所示，提供一面板組件50，該面板組件50可包括一玻璃基板51、複數個鋁電極53形成於玻璃基板51上、和一導電膠55形成於玻璃基板51上並覆蓋該些鋁電極53。導電膠55，例如是一異方性導電膠(ACF)貼合(Film Taping)於玻璃 基板51上，且內含有複數個導電粒子56。
值得注意的是，一般常用之異方性導電膠(ACF)常用的結構係為雙層導電膠材結構，由一非導電層(NCF)和一導電層複合疊成。但由於積體電路晶片封裝件10’已附有非導電膠(NCF)37，在與玻璃基板51接合時，實施之鋁電極53上的導電膠55可使用單一層的導電膠材(ACF)結構(即不須如一般使用有NCF的雙層ACF)。
之後，如第5B圖所示，將第二實施例之積體電路晶片封裝件10’之該些銅凸塊35與面板組件50之該些鋁電極53對位，並選擇性地進行預貼合(如初烘烤)，以暫時固定積體電路。
如第5C圖所示，進行烘烤，以固定積體電路晶片封裝件10’和面板組件50，使積體電路晶片封裝件10’的銅凸塊35之頂面353藉由導電膠55內部份的導電粒子56而與對應之面板組件50的鋁電極53電性連接，以完成積體電路晶片封裝件10’與面板組件50的組裝製造程序。其中，積體電路晶片封裝件10’與面板組件50對組後，電性連接該些銅凸塊35與該些鋁電極53之導電粒子56係刺穿該非導電膠37之表面。
如前述，為能在加工過程準確切割(第3D-3F圖)，非導電膠37顏色須具有光穿透性或透明或至少部分透明。同樣的，為能在對位過程(第5B圖之程序)準確對位積體電路晶片封裝件10’的銅凸塊35和玻璃基板51上的鋁電極53，晶片上的非導電膠37顏色較佳為透明或至少部分透 明或具有光線穿透性，使對位鏡頭能辨識出晶圓上的對位記號(如對位金屬)。
另外，如第5C圖所示對組積體電路晶片封裝件10’與面板組件50時，導電膠(如ACF)55受到壓合時，內部導電粒子56的流動會受到非導電膠37黏度變化的影響。
第6A-6C圖繪示使用沒有非導電膠覆蓋的凸塊與面板組件對組時，導電膠內導電粒子流動之示意圖。在採用沒有非導電膠的凸塊69與面板組件(如包括玻璃基板61、鋁電極63、導電膠65和內部導電粒子66)對組時(第6A圖)，導電膠(如ACF)65受到擠壓，而積體電路晶片68上因為無非導電膠覆蓋凸塊69之影響，壓合時導電粒子66流動(第6B圖之箭號)不會因擠壓過程而流動太快，也比較不會使得壓合後所補捉到的導電粒子66數會有過少的情況(第6C圖)。
第7A-7C圖繪示使用非導電膠覆蓋的銅凸塊與面板組件(如包括玻璃基板71、鋁電極73、導電膠75和內部導電粒子76)對組時，導電膠內導電粒子流動之示意圖。一般在積體電路晶片31上的銅凸塊35的硬度例如約為80 HV以上、或為100 HV以上。與面板組件對組時(第7A圖)，導電膠(如ACF)75受到擠壓，但銅凸塊35上所覆蓋的非導電膠37會佔去原來導電粒子流動的空間，很容易影響導電粒子流動速度(第7B圖之箭號)，壓合時導電粒子76流動容易因擠壓過程而流動太快，可能使壓合後所補捉到的導電粒子76數會有過少的情況(第7C圖)。
請參照第8圖，其為非導電膠(NCF)與導電膠(ACF)之黏度與溫度的關係圖。一實施例中，非導電膠(NCF)例如是配合導電膠ACF的溫度相依特性。如第8圖所示之導電膠ACF的黏度-溫度曲線(曲線-▲-代表；一非導電膠的黏度-溫度數據由曲線-◆-代表)，非導電膠(NCF)的黏度係數可選擇在-0.3 KPa．S/℃(最佳化直線A的斜率)至-8 KPa．S/℃(最佳化直線B的斜率)之間(即當上升每1℃時，黏度下降0.3~8 K Pa．S)。可觀察到，當非導電膠(NCF)的黏度係數大於約-0.3 KPa．S/℃或小於約-0.3 KPa．S/℃時，銅凸塊上所捕捉到的導電粒子數較少，甚至有不到2顆之情形。反之，當非導電膠(NCF)的黏度係數在-0.3 KPa．S/℃至-8 KPa．S/℃之區間內，銅凸塊上所捕捉到的導電粒子數明顯良好，有效粒子甚至達20顆以上。另一實施例，非導電膠(NCF)的黏度係數亦可選擇在-4 KPa．S/℃(最佳化直線C的斜率)至-5 KPa．S/℃之間。一實施例中，使銅凸塊35與鋁電極73電性連接導通之導電粒子76的數目約為2~200顆，另一實施例約為3~30顆。
無論是第一實施例或是第二實施例有無非導電膠37覆蓋，較佳地，可於銅凸塊之製造過程中，在銅凸塊頂面(之後與面板組件之電極接合的接觸面)施以去除氧化層或抑制氧化層長成之處理。更具體而言，可於銅凸塊生產製造時於該區灌氮氣製造，以驅除氧氣避免氧化層之生成。或於銅凸塊形成後(如第3A圖之後)，噴灑或浸泡酸劑(以去除氧化層和抑制長成)或以鑽石刮刀或化學機械研磨 (CMP)研磨去除氧化層。
第9A圖係繪示積體電路晶片81之晶片電路面83上初形成的銅凸塊84可能具有不平整表面、或有高度參差不齊的狀況。第9B圖係繪示以鑽石刮刀41對該些銅凸塊84之頂面進行機械處理，除了去除氧化層，處理後的銅凸塊85具有良好的共平面度(高度齊平)。第9C圖係繪示使用表面不平整、高度參差不齊的銅凸塊84會影響後續與面板組件接合之示意圖。於此實施例中，透過機械處理的過程可使銅凸塊的共平面度和表面粗糙度得到控制，使銅凸塊與面板組件(如玻璃基板88上的鋁電極89)可接合良好。
值得注意的是，若銅凸塊85的表面粗糙度過大(例如>2 um)，會使壓合程序(如第5B-5C圖)進行時，導電粒子接觸不良或有效數目過少。當表面粗糙度過小(例如<0.05 um)，會使壓合程序(如第5B-5C圖)進行時，導電粒子因抓著力不足因而接觸不良、或是滑脫到銅凸塊以外的區域。一實施例中，銅凸塊85的表面粗糙度係為0.05μm~2μm之間。另一實施例為0.8μm~1.2μm之間。
綜合上述，使用銅凸塊取代現有的金材質可使成本降低，而封裝銅凸塊是在封裝製造的過程產生，可提供適當壓合(與玻璃基板接合)的物理性與電氣性表現。實施例中，可使用非導電膠(NCF)覆蓋銅凸塊，以避免銅氧化與銅離子遷移短路等問題，亦可使銅凸塊的保存期限(出貨到壓合前的期間)拉長，並可減少玻璃基板導電膠(ACF)的結 構層為單1層的導電膠層(原常用導電膠為兩層結構，包括非導電膠NCF和ACF導電膠之複合疊層)，提供導電膠(ACF)成本減少。再者，更可於非導電膠的材料中添加特殊成份以提升避免銅凸塊產生氧化與銅離子遷移短路的效果。再者，更可透過非導電膠材料的物理特性(如黏度)與現有導電膠(ACF)的材質匹配，達到與玻璃基板良好的電性結合，得到真正的量產。另外，實施例之銅凸塊封裝結構的切割晶圓和檢選晶粒方式，能夠控制作為保護膜的非導電膠(NCF)材料的變形或剝離(Peeling)，實現分割晶圓取下晶片單元，並確保出貨後品質。另外，值得注意的是，以上雖列舉不同實施例分別進行說明，然實際應用上，可結合不同實施例。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、10’‧‧‧積體電路晶片封裝件
11、31、68、81‧‧‧積體電路晶片
13、33、83‧‧‧晶片電路面
15、35、84、85‧‧‧銅凸塊
151、351‧‧‧銅凸塊的底面
153、353‧‧‧銅凸塊的頂面
17、37‧‧‧非導電膠
171、371‧‧‧非導電膠之一平坦表面
41‧‧‧鑽石刮刀
42‧‧‧純水
43‧‧‧研磨漿
46‧‧‧膠帶
47‧‧‧框架
48‧‧‧晶片切割機
49‧‧‧晶圓儲存盒
50‧‧‧面板組件
51、61、71、88‧‧‧玻璃基板
53、63、73、89‧‧‧鋁電極
55、65、75‧‧‧導電膠
56、66、76‧‧‧導電粒子
69‧‧‧凸塊
D‧‧‧距離
第1圖繪示依照本發明第一實施例之積體電路晶片封裝件之示意圖
第2圖繪示依照本發明第二實施例之積體電路晶片封裝件之示意圖。
第3A~3G圖為製造本發明第二實施例之積體電路晶片封裝件之流程圖。
第4A圖繪示利用鑽石刮刀對銅凸塊之頂面進行機械處理之示意圖。
第4B圖繪示利用化學機械研磨對銅凸塊之頂面進行機械處理之示意圖。
第5A~5C圖為本發明第二實施例之積體電路晶片封裝件與玻璃基板接合之流程圖。
第6A-6C圖繪示使用沒有非導電膠覆蓋的凸塊與面板組件對組時，導電膠內導電粒子流動之示意圖。
第7A-7C圖繪示使用實施例之非導電膠覆蓋的銅凸塊與面板組件對組時，導電膠內導電粒子流動之示意圖。
第8圖為非導電膠(NCF)與導電膠(ACF)之黏度與溫度的關係圖。
第9A圖係繪示積體電路晶片之晶片電路面上初形成的銅凸塊可能具有不平整表面、或有高度參差不齊的狀況。
第9B圖係繪示以鑽石刮刀對銅凸塊之頂面進行機械處理，除了去除氧化層，處理後的銅凸塊具有良好的共平 面度。
第9C圖係繪示使用表面不平整、高度參差不齊的銅凸塊會影響後續與面板組件接合之示意圖。
31‧‧‧積體電路晶片
33‧‧‧晶片電路面
35‧‧‧銅凸塊
351‧‧‧銅凸塊的底面
353‧‧‧銅凸塊的頂面
37‧‧‧非導電膠
371‧‧‧非導電膠之平坦表面
51‧‧‧玻璃基板
53‧‧‧鋁電極
55‧‧‧導電膠
56‧‧‧導電粒子

Claims (33)

  1. 一種積體電路晶片封裝件，包括：一積體電路晶片(IC chip)，具有一晶片電路面；複數個銅凸塊，其底面係設置於該晶片電路面上；和一非導電膠(nonconductive film，NCF)，形成於該晶片電路面上並直接覆蓋該些銅凸塊之頂面以及側壁。
  2. 如申請專利範圍第1項所述之積體電路晶片封裝件，其中該非導電膠係具有光穿透性。
  3. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中覆蓋該些銅凸塊之該非導電膠具有一平坦表面，且該平坦表面至該些銅凸塊之該些頂面係呈一距離。
  4. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中該非導電膠係為一透明非導電膠。
  5. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中該非導電膠包括高分子樹脂(Base Resin)，其晶粒尺寸係在0.05nm~500nm之間。
  6. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中該非導電膠包括弱酸或弱鹼物質，酸鹼值pH係為4~6.5之間或7.5~10之間。
  7. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中該非導電膠包括氫氧離子根(OH-)，含量為20ppm~5%。
  8. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中該非導電膠包括氫氧化鈉(NaOH)或氫氧化鈣 (Ca(OH)2 )。
  9. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中該非導電膠之一鹵素離子含量為20ppm以下。
  10. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中該非導電膠之一鹵素離子含量為2ppm以下。
  11. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中該非導電膠之黏度係數係在-0.3KPa˙S/℃至-8KPa˙S/℃之間。
  12. 如申請專利範圍第2項所述之積體電路晶片封裝件，其中該非導電膠之黏度係數係在-4KPa˙S/℃至-5KPa˙S/℃之間。
  13. 如申請專利範圍第1項所述之積體電路晶片封裝件，其中該些銅凸塊之硬度係在80HV以上。
  14. 如申請專利範圍第1項所述之積體電路晶片封裝件，其中該些銅凸塊之一表面粗糙度係在0.05μm~2μm之間。
  15. 如申請專利範圍第1項所述之積體電路晶片封裝件，其中該些銅凸塊之一表面粗糙度係在0.8μm~1.2μm之間。
  16. 如申請專利範圍第1項所述之積體電路晶片封裝件，其中該些銅凸塊係為合金或分層結構，該些銅凸塊之銅金屬成分係佔總成分之30%重量百分比~100%重量百分比。
  17. 如申請專利範圍第16項所述之積體電路晶片封 裝件，其中該些銅凸塊係為銅鎳金之分層結構。
  18. 如申請專利範圍第1項所述之積體電路晶片封裝件，其中該些銅凸塊之銅金屬成分係佔總成分之90%重量百分比以上。
  19. 如申請專利範圍第1項所述之積體電路晶片封裝件，其中該些銅凸塊係為99%重量百分比以上之純銅。
  20. 一種玻璃覆晶基板結構，包括：申請專利範圍第1項之積體電路晶片封裝件；一玻璃基板；複數個鋁電極，形成於該玻璃基板上；以及一導電膠，形成於該玻璃基板並覆蓋該些鋁電極，該導電膠包括複數個導電粒子，其中該積體電路晶片封裝件中之該些銅凸塊之該些頂面係藉由部份該些導電粒子與對應之該些鋁電極電性連接。
  21. 如申請專利範圍第20項所述之玻璃覆晶基板結構，其中該導電膠係為一單層導電膠材。
  22. 如申請專利範圍第20項所述之玻璃覆晶基板結構，其中該導電膠係為一異方性導電膠(ACF)，包括一非導電層與一導電層之一複合疊層。
  23. 如申請專利範圍第20項所述之玻璃覆晶基板結構，其中該導電膠之該些導電粒子係穿破該非導電膠之表面以電性連接該些銅凸塊與該些鋁電極。
  24. 如申請專利範圍第23項所述之玻璃覆晶基板結構，其中電性連接該些銅凸塊與該些鋁電極之該些導電粒 子的數目約為2~200顆。
  25. 如申請專利範圍第23項所述之玻璃覆晶基板結構，其中電性連接該些銅凸塊與該些鋁電極之該些導電粒子的數目約為3~30顆。
  26. 一種積體電路晶片封裝件，包括：一積體電路晶片(IC chip)，具有一晶片電路面；複數個銅凸塊，其底面係設置於該晶片電路面上，該些銅凸塊係為合金或分層結構，該些銅凸塊之銅金屬成分係佔總成分之30%重量百分比~100%重量百分比；和一非導電膠(nonconductive film，NCF)形成於該晶片電路面上並直接覆蓋該些銅凸塊之頂面以及側壁，且該非導電膠係具有光穿透性。
  27. 如申請專利範圍第26項所述之積體電路晶片封裝件，其中該非導電膠係為一透明非導電膠。
  28. 如申請專利範圍第26項所述之積體電路晶片封裝件，其中該些銅凸塊係為銅鎳金之分層結構。
  29. 如申請專利範圍第26項所述之積體電路晶片封裝件，其中該些銅凸塊之銅金屬成分係佔總成分之90%重量百分比以上。
  30. 如申請專利範圍第26項所述之積體電路晶片封裝件，其中該些銅凸塊係為99%重量百分比以上之純銅。
  31. 一種玻璃覆晶基板結構，包括：申請專利範圍第26項之積體電路晶片封裝件；一玻璃基板； 複數個鋁電極，形成於該玻璃基板上；以及一導電膠，形成於該玻璃基板並覆蓋該些鋁電極，該導電膠包括複數個導電粒子，其中該積體電路晶片封裝件中之該些銅凸塊之該些頂面係藉由部份該些導電粒子與對應之該些鋁電極電性連接。
  32. 如申請專利範圍第31項所述之玻璃覆晶基板結構，其中該導電膠係為一單層導電膠材。
  33. 如申請專利範圍第32項所述之玻璃覆晶基板結構，其中該導電膠之該些導電粒子係穿破該非導電膠之表面以電性連接該些銅凸塊與該些鋁電極。
TW101118218A 2011-10-12 2012-05-22 積體電路晶片封裝件和應用之玻璃覆晶基板結構 TWI492342B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/650,873 US9236360B2 (en) 2011-10-12 2012-10-12 IC chip package and chip-on-glass structure using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161546094P 2011-10-12 2011-10-12

Publications (2)

Publication Number Publication Date
TW201316465A TW201316465A (zh) 2013-04-16
TWI492342B true TWI492342B (zh) 2015-07-11

Family

ID=48063059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101118218A TWI492342B (zh) 2011-10-12 2012-05-22 積體電路晶片封裝件和應用之玻璃覆晶基板結構

Country Status (2)

Country Link
CN (1) CN103050463B (zh)
TW (1) TWI492342B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741482B2 (en) 2017-12-29 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN111384005B (zh) * 2020-03-23 2022-03-04 甬矽电子(宁波)股份有限公司 微电子封装体、倒装工艺及其应用、微电子器件
CN112820764B (zh) * 2021-01-15 2022-09-23 昆山国显光电有限公司 显示屏及显示屏的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200724272A (en) * 2005-11-24 2007-07-01 Korea Advanced Inst Sci & Tech Method for bonding between electrical devices using ultrasonic vibration
TW200742013A (en) * 2006-04-28 2007-11-01 Taiwan Tft Lcd Ass Semiconductor flip-chip package component and fabricating method
US20080211092A1 (en) * 2003-11-14 2008-09-04 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
TW200916879A (en) * 2007-10-02 2009-04-16 Int Semiconductor Tech Ltd Bonding method for chip on glass

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335654B (en) * 2007-05-04 2011-01-01 Advanced Semiconductor Eng Package for reducing stress
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
KR100838647B1 (ko) * 2007-07-23 2008-06-16 한국과학기술원 Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
US9607936B2 (en) * 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
JP6041463B2 (ja) * 2009-12-25 2016-12-07 デクセリアルズ株式会社 エポキシ樹脂組成物及びそれを用いた接合体の製造方法、並びに接合体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211092A1 (en) * 2003-11-14 2008-09-04 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
TW200724272A (en) * 2005-11-24 2007-07-01 Korea Advanced Inst Sci & Tech Method for bonding between electrical devices using ultrasonic vibration
TW200742013A (en) * 2006-04-28 2007-11-01 Taiwan Tft Lcd Ass Semiconductor flip-chip package component and fabricating method
TW200916879A (en) * 2007-10-02 2009-04-16 Int Semiconductor Tech Ltd Bonding method for chip on glass

Also Published As

Publication number Publication date
CN103050463B (zh) 2017-06-09
TW201316465A (zh) 2013-04-16
CN103050463A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
US9412636B2 (en) Methods for processing substrates
US8492890B2 (en) Semiconductor device and method for manufacturing thereof
US8034659B2 (en) Production method of semiconductor device and bonding film
KR101611376B1 (ko) 칩 온 글라스 본딩 구조체
KR100661042B1 (ko) 반도체 장치의 제조 방법
CN204632759U (zh) 一种芯片尺寸等级的感测芯片封装体
JP2008218926A (ja) 半導体装置及びその製造方法
WO2016078564A1 (zh) 一种封装基板及其制备方法、oled显示装置
JP2008283195A5 (zh)
US9236360B2 (en) IC chip package and chip-on-glass structure using the same
US8486756B2 (en) Flip chip bonded semiconductor device with shelf and method of manufacturing thereof
TWI381459B (zh) Semiconductor device and manufacturing method thereof
TWI492342B (zh) 積體電路晶片封裝件和應用之玻璃覆晶基板結構
US20080268579A1 (en) Semiconductor chip package and method of fabricating the same
KR100868616B1 (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
TWM610924U (zh) 撓性半導體封裝構造
US9935069B2 (en) Reducing solder pad topology differences by planarization
JP2006196657A (ja) 半導体装置の製造方法
JP5125309B2 (ja) 半導体装置の製造方法
US20110233749A1 (en) Semiconductor device package and method of fabricating the same
JP2008140925A (ja) 半導体装置、その製造方法及び表示装置
JP2006278413A (ja) 半導体基板実装構造、表示装置、接着シートおよび基板実装方法
JP2005159193A (ja) 半導体装置およびその製造方法
JP2005129571A (ja) 半導体装置の製造方法および半導体装置
KR20090093395A (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지