JP3038703B2 - 半導体装置およびその製造方法並びにその実装方法 - Google Patents
半導体装置およびその製造方法並びにその実装方法Info
- Publication number
- JP3038703B2 JP3038703B2 JP20511495A JP20511495A JP3038703B2 JP 3038703 B2 JP3038703 B2 JP 3038703B2 JP 20511495 A JP20511495 A JP 20511495A JP 20511495 A JP20511495 A JP 20511495A JP 3038703 B2 JP3038703 B2 JP 3038703B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive adhesive
- prevention wall
- wafer
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置および
その製造方法並びにその実装方法に関する。
その製造方法並びにその実装方法に関する。
【０００２】
【従来の技術】例えば液晶表示素子において、ＣＯＧ
（Chip on Glass）方式とよばれる半導体装置（突起電
極を有する半導体チップ）の実装技術では、図９に示す
ように、半導体チップ１の下面に設けられた突起電極２
を液晶表示素子のガラス等からなる透明基板３の上面に
設けられた接続端子４に異方導電性接着剤５を介して導
電接続することにより、半導体チップ１を透明基板３上
に実装することがある。この場合、異方導電性接着剤５
は、絶縁性接着剤６中に導電性粒子７を適度な密度で混
入したものからなっている。
（Chip on Glass）方式とよばれる半導体装置（突起電
極を有する半導体チップ）の実装技術では、図９に示す
ように、半導体チップ１の下面に設けられた突起電極２
を液晶表示素子のガラス等からなる透明基板３の上面に
設けられた接続端子４に異方導電性接着剤５を介して導
電接続することにより、半導体チップ１を透明基板３上
に実装することがある。この場合、異方導電性接着剤５
は、絶縁性接着剤６中に導電性粒子７を適度な密度で混
入したものからなっている。
【０００３】従来のこのような半導体装置の実装方法に
ついてさらに詳述すると、まず図１０に示すように、透
明基板３の接続端子４を含む接続部分の上面にシート状
の異方導電性接着剤５を仮熱圧着し、このシート状の異
方導電性接着剤５の上面に半導体チップ１の突起電極２
を含む接続部分を位置合わせして載置する。次に、本熱
圧着した後、ポストベークを行うことにより、図９に示
すように、透明基板３の接続端子４と半導体チップ１の
突起電極２とを異方導電性接着剤５の導電性粒子７を介
して導電接続するとともに、半導体チップ１を透明基板
３上に異方導電性接着剤５の絶縁性接着剤６を介して接
着している。
ついてさらに詳述すると、まず図１０に示すように、透
明基板３の接続端子４を含む接続部分の上面にシート状
の異方導電性接着剤５を仮熱圧着し、このシート状の異
方導電性接着剤５の上面に半導体チップ１の突起電極２
を含む接続部分を位置合わせして載置する。次に、本熱
圧着した後、ポストベークを行うことにより、図９に示
すように、透明基板３の接続端子４と半導体チップ１の
突起電極２とを異方導電性接着剤５の導電性粒子７を介
して導電接続するとともに、半導体チップ１を透明基板
３上に異方導電性接着剤５の絶縁性接着剤６を介して接
着している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置の実装方法では、長尺な異方導電
性接着剤ベースシートを切断して得られたシート状の異
方導電性接着剤５を透明基板３の接続端子４を含む接続
部分毎に仮熱圧着することになるので、実装工程数が多
いという問題があった。また、図１１に示すように、本
熱圧着したとき、半導体チップ１の下面と異方導電性接
着剤５との間に局部的に空気８が取り残されることがあ
り、このような現象が生じた場合には、異方導電性接着
剤５の接合力が低下するという問題があった。この発明
の課題は、実装工程数を少なくすることができ、また異
方導電性接着剤の接合力が低下しないようにすることが
できるようにすることである。
このような半導体装置の実装方法では、長尺な異方導電
性接着剤ベースシートを切断して得られたシート状の異
方導電性接着剤５を透明基板３の接続端子４を含む接続
部分毎に仮熱圧着することになるので、実装工程数が多
いという問題があった。また、図１１に示すように、本
熱圧着したとき、半導体チップ１の下面と異方導電性接
着剤５との間に局部的に空気８が取り残されることがあ
り、このような現象が生じた場合には、異方導電性接着
剤５の接合力が低下するという問題があった。この発明
の課題は、実装工程数を少なくすることができ、また異
方導電性接着剤の接合力が低下しないようにすることが
できるようにすることである。
【０００５】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、半導体チップと、この半導体チップの
一の面に配列された突起電極と、前記突起電極の配列部
の外側の部分に、前記突起電極の高さよりも低くされて
設けられたショート防止壁と、前記半導体チップの一の
面に前記突起電極を覆うように設けられた異方導電性接
着剤層と、を具備したものである。請求項３記載の発明
に係る半導体装置の製造方法は、一の面に突起電極が配
列されたウエハの一の面の、前記突起電極の配列部の外
側にショート防止壁をその高さが前記突起電極の高さよ
りも低くなるように形成し、前記ウエハの一の面にスピ
ンコートにより異方導電性接着剤層を前記突起電極を覆
うように形成し、次いで前記ウエハを切断して個々のチ
ップに分割するようにしたものである。請求項５記載の
発明に係る半導体装置の実装方法は、半導体チップと、
この半導体チップの一の面に配列された突起電極と、前
記突起電極の配列部の外側の部分に、前記突起電極の高
さよりも低くされて設けられたショート防止壁と、前記
半導体チップの一の面に前記突起電極を覆うように設け
られた異方導電性接着剤層とからなる半導体装置を基板
上に載置し、熱圧着することにより前記半導体チップを
前記異方導電性接着剤層を介して実装するようにしたも
のである。
る半導体装置は、半導体チップと、この半導体チップの
一の面に配列された突起電極と、前記突起電極の配列部
の外側の部分に、前記突起電極の高さよりも低くされて
設けられたショート防止壁と、前記半導体チップの一の
面に前記突起電極を覆うように設けられた異方導電性接
着剤層と、を具備したものである。請求項３記載の発明
に係る半導体装置の製造方法は、一の面に突起電極が配
列されたウエハの一の面の、前記突起電極の配列部の外
側にショート防止壁をその高さが前記突起電極の高さよ
りも低くなるように形成し、前記ウエハの一の面にスピ
ンコートにより異方導電性接着剤層を前記突起電極を覆
うように形成し、次いで前記ウエハを切断して個々のチ
ップに分割するようにしたものである。請求項５記載の
発明に係る半導体装置の実装方法は、半導体チップと、
この半導体チップの一の面に配列された突起電極と、前
記突起電極の配列部の外側の部分に、前記突起電極の高
さよりも低くされて設けられたショート防止壁と、前記
半導体チップの一の面に前記突起電極を覆うように設け
られた異方導電性接着剤層とからなる半導体装置を基板
上に載置し、熱圧着することにより前記半導体チップを
前記異方導電性接着剤層を介して実装するようにしたも
のである。
【０００６】請求項３記載の発明によれば、一の面に突
起電極が配列されたウエハの一の面の、前記突起電極の
配列部の外側にショート防止壁をその高さが前記突起電
極の高さよりも低くなるように形成し、前記ウエハの一
の面にスピンコートにより異方導電性接着剤を前記突起
電極を覆うように形成し、次いで前記ウエハを切断して
個々のチップに分割しているので、請求項１記載の発明
のように、異方導電性接着剤層を予め備えた半導体装置
を得ることができる。この結果、請求項５記載の発明の
ように、異方導電性接着剤層を備えた半導体装置を基板
上に載置すればよく、したがって従来のようにシート状
の異方導電性接着剤を基板上に仮熱圧着する必要がな
く、実装工程数を少なくすることができる。また、請求
項３記載の発明によれば、ウエハの一の面にスピンコー
トにより異方導電性接着剤層を突起電極を覆うように形
成しているので、半導体チップと異方導電性接着剤層と
の間に空気が取り残されないようにすることができ、し
たがって、異方導電性接着剤の接合力が低下しないよう
にすることができる。
起電極が配列されたウエハの一の面の、前記突起電極の
配列部の外側にショート防止壁をその高さが前記突起電
極の高さよりも低くなるように形成し、前記ウエハの一
の面にスピンコートにより異方導電性接着剤を前記突起
電極を覆うように形成し、次いで前記ウエハを切断して
個々のチップに分割しているので、請求項１記載の発明
のように、異方導電性接着剤層を予め備えた半導体装置
を得ることができる。この結果、請求項５記載の発明の
ように、異方導電性接着剤層を備えた半導体装置を基板
上に載置すればよく、したがって従来のようにシート状
の異方導電性接着剤を基板上に仮熱圧着する必要がな
く、実装工程数を少なくすることができる。また、請求
項３記載の発明によれば、ウエハの一の面にスピンコー
トにより異方導電性接着剤層を突起電極を覆うように形
成しているので、半導体チップと異方導電性接着剤層と
の間に空気が取り残されないようにすることができ、し
たがって、異方導電性接着剤の接合力が低下しないよう
にすることができる。
【０００７】
【発明の実施の形態】図１〜図５はそれぞれこの発明の
第１実施形態における半導体装置の各製造工程を示した
ものである。そこで、これらの図を順に参照しながら、
この実施形態における半導体装置の構造についてその製
造方法と併せて説明する。
第１実施形態における半導体装置の各製造工程を示した
ものである。そこで、これらの図を順に参照しながら、
この実施形態における半導体装置の構造についてその製
造方法と併せて説明する。
【０００８】まず、図１に示すように、ウエハ１１上に
複数の突起電極１２が形成されたものを用意する。この
場合、ウエハ１１上の格子状の線はウエハ１１をダイシ
ングして個々のチップに分割するときのダイシングスト
リート１３を示している。突起電極１２は、高さ２０〜
１００μｍ程度の金や銅等の金属突起からなり、各チッ
プの外周部に対応する位置に配列して設けられている。
次に、ディスペンサ１４を用いて感光性ポリイミド等か
らなるショート防止壁形成用材料１５をウエハ１１の上
面中央部に滴下し、次いでウエハ１１を高速回転させる
と、図２に示すように、ウエハ１１の上面にショート防
止壁形成用層１６が突起電極１２の上部が露出するよう
に形成される。次に、図示しない所定のマスクを用いて
露光し、次いで現像して、ショート防止壁形成用層１６
の不要な部分を除去することにより、図３に示すよう
に、各チップの突起電極１２の配列部の外側の部分に、
つまり各チップの突起電極１２とダイシングストリート
１３との間に枠状のショート防止壁１７を形成する。
複数の突起電極１２が形成されたものを用意する。この
場合、ウエハ１１上の格子状の線はウエハ１１をダイシ
ングして個々のチップに分割するときのダイシングスト
リート１３を示している。突起電極１２は、高さ２０〜
１００μｍ程度の金や銅等の金属突起からなり、各チッ
プの外周部に対応する位置に配列して設けられている。
次に、ディスペンサ１４を用いて感光性ポリイミド等か
らなるショート防止壁形成用材料１５をウエハ１１の上
面中央部に滴下し、次いでウエハ１１を高速回転させる
と、図２に示すように、ウエハ１１の上面にショート防
止壁形成用層１６が突起電極１２の上部が露出するよう
に形成される。次に、図示しない所定のマスクを用いて
露光し、次いで現像して、ショート防止壁形成用層１６
の不要な部分を除去することにより、図３に示すよう
に、各チップの突起電極１２の配列部の外側の部分に、
つまり各チップの突起電極１２とダイシングストリート
１３との間に枠状のショート防止壁１７を形成する。
【０００９】次に、図示しないディスペンサを用いて溶
剤を含有する液状の異方導電性接着剤をウエハ１１の上
面中央部に滴下し、次いでウエハ１１を高速回転させ、
次いで溶剤を蒸発させて乾燥させると、図４に示すよう
に、ウエハ１１の上面に異方導電性接着剤層１８が突起
電極１２およびショート防止壁１７を覆うように形成さ
れる。この場合、異方導電性接着剤層１８は、絶縁性接
着剤１９中に絶縁性樹脂膜（図示せず）で表面が被覆さ
れた導電性粒子２０を適度な密度で混入したものからな
っている。このうち絶縁性接着剤１９は熱可塑性樹脂、
熱硬化性樹脂あるいは両者の混合物からなっている。導
電性粒子２０は金、銀、銅、鉄、ニッケル、アルミニウ
ム等の金属粒子、有機共役系高分子等の導電性高分子粒
子、あるいは樹脂粒子の表面にニッケルメッキ等からな
る金属被膜を被覆したものからなっている。導電性粒子
２０の表面に被覆された絶縁性樹脂膜は熱可塑性樹脂等
からなっている。
剤を含有する液状の異方導電性接着剤をウエハ１１の上
面中央部に滴下し、次いでウエハ１１を高速回転させ、
次いで溶剤を蒸発させて乾燥させると、図４に示すよう
に、ウエハ１１の上面に異方導電性接着剤層１８が突起
電極１２およびショート防止壁１７を覆うように形成さ
れる。この場合、異方導電性接着剤層１８は、絶縁性接
着剤１９中に絶縁性樹脂膜（図示せず）で表面が被覆さ
れた導電性粒子２０を適度な密度で混入したものからな
っている。このうち絶縁性接着剤１９は熱可塑性樹脂、
熱硬化性樹脂あるいは両者の混合物からなっている。導
電性粒子２０は金、銀、銅、鉄、ニッケル、アルミニウ
ム等の金属粒子、有機共役系高分子等の導電性高分子粒
子、あるいは樹脂粒子の表面にニッケルメッキ等からな
る金属被膜を被覆したものからなっている。導電性粒子
２０の表面に被覆された絶縁性樹脂膜は熱可塑性樹脂等
からなっている。
【００１０】このように、ウエハ１１の上面にスピンコ
ートにより異方導電性接着剤層１８を突起電極１２を覆
うように形成しているので、ウエハ１１の状態における
チップと異方導電性接着剤層１８との間に空気が取り残
されないようにすることができ、またウエハ１１の状態
における全てのチップの上面に一度に異方導電性接着剤
層１８を形成することができ、異方導電性接着剤層１８
を備えたチップを短時間で形成することができる。
ートにより異方導電性接着剤層１８を突起電極１２を覆
うように形成しているので、ウエハ１１の状態における
チップと異方導電性接着剤層１８との間に空気が取り残
されないようにすることができ、またウエハ１１の状態
における全てのチップの上面に一度に異方導電性接着剤
層１８を形成することができ、異方導電性接着剤層１８
を備えたチップを短時間で形成することができる。
【００１１】次に、ウエハ１１上の異方導電性接着剤層
１８のみをダイシングストリート１３に沿って接着剤層
切断用のダイシングブレード（図示せず）によってダイ
シングし、次いでウエハ１１をダイシングストリート１
３に沿ってダイヤモンドブレード等のウエハ切断用のダ
イシングブレード（図示せず）によってダイシングして
切断し、個々のチップに分割すると、図５に示すよう
に、個々のチップからなる半導体装置２１が得られる。
この場合、２回に分けてダイシングするのは、ウエハ切
断用のダイシングブレードの劣化を防止するためであ
る。ところで、異方導電性接着剤層１８を接着剤層切断
用のダイシングブレードによってダイシングする際に、
ダイシングストリート１３に位置する導電性粒子２０が
突起電極１２の近傍に移動し、隣接する突起電極１２の
間でショートが生じることがある。しかしながら、突起
電極１２の外側にはショート防止壁１７が設けられてい
るので、ダイシングストリート１３に位置する導電性粒
子２０が突起電極１２の近傍に移動することがなく、突
起電極１２間がショートしないようにすることができ
る。
１８のみをダイシングストリート１３に沿って接着剤層
切断用のダイシングブレード（図示せず）によってダイ
シングし、次いでウエハ１１をダイシングストリート１
３に沿ってダイヤモンドブレード等のウエハ切断用のダ
イシングブレード（図示せず）によってダイシングして
切断し、個々のチップに分割すると、図５に示すよう
に、個々のチップからなる半導体装置２１が得られる。
この場合、２回に分けてダイシングするのは、ウエハ切
断用のダイシングブレードの劣化を防止するためであ
る。ところで、異方導電性接着剤層１８を接着剤層切断
用のダイシングブレードによってダイシングする際に、
ダイシングストリート１３に位置する導電性粒子２０が
突起電極１２の近傍に移動し、隣接する突起電極１２の
間でショートが生じることがある。しかしながら、突起
電極１２の外側にはショート防止壁１７が設けられてい
るので、ダイシングストリート１３に位置する導電性粒
子２０が突起電極１２の近傍に移動することがなく、突
起電極１２間がショートしないようにすることができ
る。
【００１２】このようにして得られた半導体装置２１で
は、半導体チップ２２の上面の外周部に突起電極１２が
配列して設けられ、半導体チップ２２の上面の突起電極
１２の配列部の外側の部分にショート防止壁１７がその
高さを突起電極１２の高さよりも低くされて設けられ、
半導体チップ２２の上面に異方導電性接着剤層１８が突
起電極１２およびショート防止壁１７を覆うように設け
られた構造となっている。この場合、異方導電性接着剤
層１８が外周雰囲気からの汚染や破損から半導体チップ
２２の上面（突起電極形成面）を十分に保護することが
できる。
は、半導体チップ２２の上面の外周部に突起電極１２が
配列して設けられ、半導体チップ２２の上面の突起電極
１２の配列部の外側の部分にショート防止壁１７がその
高さを突起電極１２の高さよりも低くされて設けられ、
半導体チップ２２の上面に異方導電性接着剤層１８が突
起電極１２およびショート防止壁１７を覆うように設け
られた構造となっている。この場合、異方導電性接着剤
層１８が外周雰囲気からの汚染や破損から半導体チップ
２２の上面（突起電極形成面）を十分に保護することが
できる。
【００１３】次に、図６および図７は半導体装置２１を
液晶表示素子のガラス等からなる透明基板２３上に実装
する工程を示したものである。この実装方法では、まず
図６に示すように、透明基板２３の接続端子２４を含む
接続部分の上面に半導体装置２１の異方導電性接着剤層
１８を位置合わせして載置する。次に、熱圧着すると、
導電性粒子２０の表面に被覆されている絶縁性樹脂膜お
よび導電性粒子２０相互間に介在されている絶縁性接着
剤１９が溶融し、それらの一部が流動して逃げることに
より、図７に示すように、異方導電性接着剤層１８の導
電性粒子２０の一部が相対向する半導体チップ２２の突
起電極１２と透明基板２３の接続端子２４に共に接触
し、これにより相対向する突起電極１２と接続端子２４
とが導電接続される。この場合、導電接続に関与しない
導電性粒子２０の表面には絶縁性樹脂膜がそのまま被覆
されていることにより、絶縁性が維持されている。ま
た、導電性粒子２０相互間に介在されている絶縁性接着
剤１９が固化することにより、半導体チップ２２が透明
基板２３上に接着される。なお、ショート防止壁１７は
その厚さを突起電極１２の高さよりも低くされて形成さ
れているので、突起電極１２を透明基板２３の接続端子
２４に良好に導電接続することができる。
液晶表示素子のガラス等からなる透明基板２３上に実装
する工程を示したものである。この実装方法では、まず
図６に示すように、透明基板２３の接続端子２４を含む
接続部分の上面に半導体装置２１の異方導電性接着剤層
１８を位置合わせして載置する。次に、熱圧着すると、
導電性粒子２０の表面に被覆されている絶縁性樹脂膜お
よび導電性粒子２０相互間に介在されている絶縁性接着
剤１９が溶融し、それらの一部が流動して逃げることに
より、図７に示すように、異方導電性接着剤層１８の導
電性粒子２０の一部が相対向する半導体チップ２２の突
起電極１２と透明基板２３の接続端子２４に共に接触
し、これにより相対向する突起電極１２と接続端子２４
とが導電接続される。この場合、導電接続に関与しない
導電性粒子２０の表面には絶縁性樹脂膜がそのまま被覆
されていることにより、絶縁性が維持されている。ま
た、導電性粒子２０相互間に介在されている絶縁性接着
剤１９が固化することにより、半導体チップ２２が透明
基板２３上に接着される。なお、ショート防止壁１７は
その厚さを突起電極１２の高さよりも低くされて形成さ
れているので、突起電極１２を透明基板２３の接続端子
２４に良好に導電接続することができる。
【００１４】このように、この半導体装置の実装方法で
は、異方導電性接着剤層１８を予め備えた半導体装置２
１を透明基板２３上に載置して熱圧着すればよいので、
図１０に示す従来のようなシート状の異方導電性接着剤
５を透明基板３上に仮熱圧着する必要がなく、したがっ
て実装工程数を少なくすることができる。また、既に説
明したように、ウエハ１１の上面にスピンコートにより
異方導電性接着剤層１８を突起電極１２を覆うように形
成することにより、半導体チップ２２と異方導電性接着
剤層１８との間に空気が取り残されないようにすること
ができるので、異方導電性接着剤の接合力が低下しない
ようにすることができる。
は、異方導電性接着剤層１８を予め備えた半導体装置２
１を透明基板２３上に載置して熱圧着すればよいので、
図１０に示す従来のようなシート状の異方導電性接着剤
５を透明基板３上に仮熱圧着する必要がなく、したがっ
て実装工程数を少なくすることができる。また、既に説
明したように、ウエハ１１の上面にスピンコートにより
異方導電性接着剤層１８を突起電極１２を覆うように形
成することにより、半導体チップ２２と異方導電性接着
剤層１８との間に空気が取り残されないようにすること
ができるので、異方導電性接着剤の接合力が低下しない
ようにすることができる。
【００１５】図８はこの発明の第２実施形態における半
導体装置を示したものである。この半導体装置では、半
導体チップ２２の上面の突起電極１２の配列部の内側の
部分にショート防止壁１７と同一の材料からなる保護膜
３１がその厚さをショート防止壁１７の高さと同じとさ
れて設けられている。この場合、保護膜３１が熱圧着時
の圧力等から半導体チップ２２の上面を保護することが
できる。また、保護膜３１がその厚さを突起電極１２の
高さよりも低くされて形成されているので、突起電極１
２を透明基板２３の接続端子２４に良好に導電接続する
ことができる。なお、この半導体装置の製造方法では、
保護膜３１がショート防止壁形成用層１６のパターニン
グ時に、ショート防止壁１７と同時に形成される。
導体装置を示したものである。この半導体装置では、半
導体チップ２２の上面の突起電極１２の配列部の内側の
部分にショート防止壁１７と同一の材料からなる保護膜
３１がその厚さをショート防止壁１７の高さと同じとさ
れて設けられている。この場合、保護膜３１が熱圧着時
の圧力等から半導体チップ２２の上面を保護することが
できる。また、保護膜３１がその厚さを突起電極１２の
高さよりも低くされて形成されているので、突起電極１
２を透明基板２３の接続端子２４に良好に導電接続する
ことができる。なお、この半導体装置の製造方法では、
保護膜３１がショート防止壁形成用層１６のパターニン
グ時に、ショート防止壁１７と同時に形成される。
【００１６】
【発明の効果】以上説明したように、請求項３記載の発
明によれば、一の面に突起電極が配列されたウエハの一
の面の、前記突起電極の配列部の外側にショート防止壁
をその高さが前記突起電極の高さよりも低くなるように
形成し、前記ウエハの一の面にスピンコートにより異方
導電性接着剤を前記突起電極を覆うように形成し、次い
で前記ウエハを切断して個々のチップに分割しているの
で、請求項１記載の発明のように、異方導電性接着剤層
を予め備えた半導体装置を得ることができる。この結
果、請求項５記載の発明のように、異方導電性接着剤層
を備えた半導体装置を基板上に載置すればよく、したが
って従来のようにシート状の異方導電性接着剤を基板上
に仮熱圧着する必要がなく、実装工程数を少なくするこ
とができる。また、請求項３記載の発明によれば、ウエ
ハの一の面にスピンコートにより異方導電性接着剤層を
突起電極を覆うように形成しているので、半導体チップ
と異方導電性接着剤層との間に空気が取り残されないよ
うにすることができ、したがって、異方導電性接着剤の
接合力が低下しないようにすることができる。
明によれば、一の面に突起電極が配列されたウエハの一
の面の、前記突起電極の配列部の外側にショート防止壁
をその高さが前記突起電極の高さよりも低くなるように
形成し、前記ウエハの一の面にスピンコートにより異方
導電性接着剤を前記突起電極を覆うように形成し、次い
で前記ウエハを切断して個々のチップに分割しているの
で、請求項１記載の発明のように、異方導電性接着剤層
を予め備えた半導体装置を得ることができる。この結
果、請求項５記載の発明のように、異方導電性接着剤層
を備えた半導体装置を基板上に載置すればよく、したが
って従来のようにシート状の異方導電性接着剤を基板上
に仮熱圧着する必要がなく、実装工程数を少なくするこ
とができる。また、請求項３記載の発明によれば、ウエ
ハの一の面にスピンコートにより異方導電性接着剤層を
突起電極を覆うように形成しているので、半導体チップ
と異方導電性接着剤層との間に空気が取り残されないよ
うにすることができ、したがって、異方導電性接着剤の
接合力が低下しないようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における半導体装置の
製造に際し、ウエハの上面中央部にショート防止壁形成
用材料を滴下した状態の一部を拡大して示す斜視図。
製造に際し、ウエハの上面中央部にショート防止壁形成
用材料を滴下した状態の一部を拡大して示す斜視図。
【図２】図１に続く工程であって、スピンコートにより
ウエハの上面にショート防止壁形成用層を突起電極の上
部が露出するように形成した状態を示す断面図。
ウエハの上面にショート防止壁形成用層を突起電極の上
部が露出するように形成した状態を示す断面図。
【図３】図２に続く工程であって、ショート防止壁を形
成した状態を示す断面図。
成した状態を示す断面図。
【図４】図３に続く工程であって、スピンコートにより
ウエハの上面に異方導電性接着剤層を突起電極およびシ
ョート防止壁を覆うように形成した状態を示す断面図。
ウエハの上面に異方導電性接着剤層を突起電極およびシ
ョート防止壁を覆うように形成した状態を示す断面図。
【図５】図４に続く工程であって、ウエハをダイシング
ストリートに沿ってダイシングして個々のチップに分割
した状態を示す断面図。
ストリートに沿ってダイシングして個々のチップに分割
した状態を示す断面図。
【図６】半導体装置の実装に際し、半導体装置を透明基
板上に位置合わせして載置した状態の断面図。
板上に位置合わせして載置した状態の断面図。
【図７】半導体装置を透明基板上に実装した状態の断面
図。
図。
【図８】この発明の第２実施形態における半導体装置を
示す断面図。
示す断面図。
【図９】従来の半導体装置を透明基板上に実装した状態
の断面図。
の断面図。
【図１０】半導体装置の実装に際し、半導体装置を透明
基板上に位置合わせして載置した状態の断面図。
基板上に位置合わせして載置した状態の断面図。
【図１１】従来の半導体装置の実装方法の問題点の１つ
を説明するために示す断面図。
を説明するために示す断面図。
１１ ウエハ １２ 突起電極 １７ ショート防止壁 １８ 異方導電性接着剤層 ２１ 半導体装置 ２２ 半導体チップ ２３ 透明基板 ２４ 接続端子 ３１ 保護膜
Claims (5)
- 【請求項１】半導体チップと、この半導体チップの一の
面に配列された突起電極と、前記突起電極の配列部の外
側の部分に、前記突起電極の高さよりも低くされて設け
られたショート防止壁と、前記半導体チップの一の面に
前記突起電極を覆うように設けられた異方導電性接着剤
層と、を具備することを特徴とする半導体装置。 - 【請求項２】請求項１記載の発明において、前記半導体
チップの一の面の前記突起電極の配列部に前記ショート
防止壁と同一の材料からなる保護膜がその厚さを前記シ
ョート防止壁の高さと同じとされて設けられていること
を特徴とする半導体装置。 - 【請求項３】一の面に突起電極が配列されたウエハの一
の面の、前記突起電極の配列部の外側にショート防止壁
をその高さが前記突起電極の高さよりも低くなるように
形成し、前記ウエハの一の面にスピンコートにより異方
導電性接着剤層を前記突起電極を覆うように形成し、次
いで前記ウエハを切断して個々のチップに分割すること
を特徴とする半導体装置の製造方法。 - 【請求項４】請求項３記載の発明において、前記ウエハ
の一の面の前記突起電極の配列部に前記ショート防止壁
の形成と同時に該ショート防止壁と同一の材料からなる
保護膜をその厚さが前ショート防止壁の高さと同じとな
るように形成することを特徴とする半導体装置の製造方
法。 - 【請求項５】半導体チップと、この半導体チップの一の
面に配列された突起電極と、前記突起電極の配列部の外
側の部分に、前記突起電極の高さよりも低くされて設け
られたショート防止壁と、前記半導体チップの一の面に
前記突起電極を覆うように設けられた異方導電性接着剤
層とからなる半導体装置を基板上に載置し、熱圧着する
ことにより前記半導体チップを前記異方導電性接着剤層
を介して実装することを特徴とする半導体装置の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20511495A JP3038703B2 (ja) | 1995-07-20 | 1995-07-20 | 半導体装置およびその製造方法並びにその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20511495A JP3038703B2 (ja) | 1995-07-20 | 1995-07-20 | 半導体装置およびその製造方法並びにその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936143A JPH0936143A (ja) | 1997-02-07 |
| JP3038703B2 true JP3038703B2 (ja) | 2000-05-08 |
Family
ID=16501658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20511495A Expired - Fee Related JP3038703B2 (ja) | 1995-07-20 | 1995-07-20 | 半導体装置およびその製造方法並びにその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038703B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1084014A (ja) * | 1996-07-19 | 1998-03-31 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3466070B2 (ja) * | 1997-12-17 | 2003-11-10 | Ｔｄｋ株式会社 | 磁気ヘッド装置およびその製造方法 |
| US6368890B1 (en) * | 1999-05-05 | 2002-04-09 | Mitel Semiconductor Ab | Top contact VCSEL with monitor |
| JP2002353369A (ja) | 2001-05-28 | 2002-12-06 | Sharp Corp | 半導体パッケージおよびその製造方法 |
| KR100520080B1 (ko) * | 2003-07-18 | 2005-10-12 | 삼성전자주식회사 | 반도체칩 표면실장방법 |
| TWI299555B (en) * | 2006-04-28 | 2008-08-01 | Taiwan Tft Lcd Ass | Semiconductor flip-chip package component and fabricating method |
| US7871865B2 (en) * | 2007-01-24 | 2011-01-18 | Analog Devices, Inc. | Stress free package and laminate-based isolator package |
| JP5227291B2 (ja) * | 2009-11-05 | 2013-07-03 | 積水化学工業株式会社 | 接着剤層付き半導体チップの製造方法 |
-
1995
- 1995-07-20 JP JP20511495A patent/JP3038703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936143A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030494B2 (en) | Semiconductor package having built-in micro electric mechanical system and manufacturing method thereof | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5108950A (en) | Method for forming a bump electrode for a semiconductor device | |
| US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US7312521B2 (en) | Semiconductor device with holding member | |
| EP1505643B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4542768B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP4452235B2 (ja) | パッケージ構造とその製造方法 | |
| US7759779B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH1140522A (ja) | 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード | |
| KR20010040740A (ko) | 집적 회로 장치 | |
| JPH05259375A (ja) | 積層チップ組立体およびその製造方法 | |
| JP3038703B2 (ja) | 半導体装置およびその製造方法並びにその実装方法 | |
| EP1478021B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4135390B2 (ja) | 半導体装置およびその製造方法 | |
| WO1999036958A1 (en) | Semiconductor device and method of production thereof and semiconductor mounting structure and method | |
| JP2001223288A (ja) | 集積回路装置とその製法 | |
| JP3405102B2 (ja) | 半田バンプ接続素子の製造方法 | |
| JP2000021906A (ja) | 半導体チップの製造方法 | |
| JP3274533B2 (ja) | 半導体素子 | |
| JPH05326618A (ja) | 半導体装置 | |
| JP2004088085A (ja) | 半導体装置の製造方法 | |
| JP2597809B2 (ja) | 半導体装置の製造方法 | |
| JP3498459B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0520901B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |