JPH0520901B2 - - Google Patents
Info
- Publication number
- JPH0520901B2 JPH0520901B2 JP2773784A JP2773784A JPH0520901B2 JP H0520901 B2 JPH0520901 B2 JP H0520901B2 JP 2773784 A JP2773784 A JP 2773784A JP 2773784 A JP2773784 A JP 2773784A JP H0520901 B2 JPH0520901 B2 JP H0520901B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pellet
- semiconductor device
- substrate
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 28
- 239000000853 adhesive Substances 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 239000008188 pellet Substances 0.000 description 39
- 239000007788 liquid Substances 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 102000007696 Proto-Oncogene Proteins c-yes Human genes 0.000 description 1
- 108010021833 Proto-Oncogene Proteins c-yes Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置と基板の取付方法に関す
る。
る。
従来、半導体装置を基板に取付けるには、半導
体素子および電極端子を有する半導体装置にリー
ドピンを設けて、全体を樹脂で封着した上、前記
半導体装置の電極端子を基板の接続端子に接触さ
せて半田付けしていた。このため、半導体装置自
体が大きくなり、小型化や薄型化が困難であり、
また、半田付けによる短絡等が発生し易いという
問題があつた。さらに、特にIC、LSI等の高密度
集積回路装置では、半導体素子に接続されるボン
デイングパツドに金ワイヤの一端を接続するイン
ナーリードボンデイングや金ワイヤの他端をリー
ドピンに接続するアウターリードボンデイングの
ための高価なボンデイング用装置が必要であり、
かつ、工数もかゝるものであつた。
体素子および電極端子を有する半導体装置にリー
ドピンを設けて、全体を樹脂で封着した上、前記
半導体装置の電極端子を基板の接続端子に接触さ
せて半田付けしていた。このため、半導体装置自
体が大きくなり、小型化や薄型化が困難であり、
また、半田付けによる短絡等が発生し易いという
問題があつた。さらに、特にIC、LSI等の高密度
集積回路装置では、半導体素子に接続されるボン
デイングパツドに金ワイヤの一端を接続するイン
ナーリードボンデイングや金ワイヤの他端をリー
ドピンに接続するアウターリードボンデイングの
ための高価なボンデイング用装置が必要であり、
かつ、工数もかゝるものであつた。
本発明は、前記の状況に鑑みてなされたもの
で、半導体装置の電極端子に直接基板の接続用リ
ードを接続することにより、小型で薄型化可能な
半導体装置と基板の取付方法を提供することを目
的とする。また、半導体集積回路装置に対しては
ボンデイングパツドとリードピンとのワイヤボン
デイングを廃止することを可能としさらに、リー
ドピン間の短絡等を防止して信頼性を向上させる
ことを可能とするものである。
で、半導体装置の電極端子に直接基板の接続用リ
ードを接続することにより、小型で薄型化可能な
半導体装置と基板の取付方法を提供することを目
的とする。また、半導体集積回路装置に対しては
ボンデイングパツドとリードピンとのワイヤボン
デイングを廃止することを可能としさらに、リー
ドピン間の短絡等を防止して信頼性を向上させる
ことを可能とするものである。
本発明の半導体装置と基板の取付方法は、突出
し状の電極端子を有する半導体装置と、接続用リ
ードおよび配線パターンを設けた基板とを、前記
半導体装置に樹脂を被着することなく、直接前記
半導体装置の電極端子と前記基板の接続用リード
を対接させて仮固定した上、前記半導体装置と基
板とを接着剤により取付けるようにしたものであ
る。
し状の電極端子を有する半導体装置と、接続用リ
ードおよび配線パターンを設けた基板とを、前記
半導体装置に樹脂を被着することなく、直接前記
半導体装置の電極端子と前記基板の接続用リード
を対接させて仮固定した上、前記半導体装置と基
板とを接着剤により取付けるようにしたものであ
る。
〔第1実施例〕
以下、本発明の半導体装置と基板の取付方法を
図面とともに説明する。
図面とともに説明する。
第1図は、半導体装置として集積回路装置を例
にして回路基板に取付けた状態を示す平面図であ
り、第2図はその要部拡大断面図である。
にして回路基板に取付けた状態を示す平面図であ
り、第2図はその要部拡大断面図である。
尚、以下においては、半導体装置は集積回路装
置を例として説明することとする。
置を例として説明することとする。
各図において、符号1は、多数の半導体素子に
および配線電極が形成されたペレツト(半導体装
置)を示し、符号2は配線基板(基板)を示す。
ペレツト1は内部の構造については後述するが、
ウエハを例えば、4×4mm□ の大きさに、ダイシ
ングして得られるもので、厚さは代表的には0.25
mm程度とされる。また、配線基板2は、厚さ0.1
〜0.2mm程度のポリエステル、ポリイミド、ポリ
サルホン、ガラスエポキシ樹脂、ビスマレイミド
−トリアジン樹脂をベース部材とする。ペレツト
1の主面1a周縁部には多数の電極端子10…が
設けてあり、配線基板2の一面2aには前記電極
端子10…と同一ピツチに対向配列した接続用リ
ード20…および該接続用リードにそれぞれ接続
される配線パターン21…,22…が設けてあ
る。配線パターン21…は配線基板2の一側縁に
て表示体電極(図示せず)等に接続される接続用
端子21a…となし、また、配線パターン22…
はスルーホール23…により配線基板2の他面2
bに引き廻されて固定接点22a等が形成され
る。配線パターン21…,22…上には、接続端
子21a…および固定接点22a…の周縁部以外
に絶縁および保護用のレジスト24が被着されて
いる。こゝで、ペレツト1の電極端子10…およ
び配線基板2の接続用リード20…ピツチは0.1
〜0.5mm程度の小さなもので、各接続用リード2
0の巾はピツチの半分、0.05〜0.25mm程度とされ
る。また、配線基板2には、ペレツト1の電極端
子10…の内側に沿う矩形状の貫通孔25が設け
てある。この貫通孔25はペレツト1を配線基板
2に仮固定するときおよび接着するときに必要な
ものであるが、詳細は後述する。しかして、ペレ
ツト1と配線基板2は、相対応する電極端子10
…と接続用リード20…を相互に対接した状態で
ペレツト1の周側部と配線基板2の一面2a上に
塗着した接着剤3、および貫通穴25に充填され
ペレツト1の主面1aと配線基板2の他面2bに
塗着した接着剤4により電気的導通状態に取付け
られている。前述したペレツト1および配線基板
2に関する各寸法は、特に限定されるものではな
いが、本発明の半導体装置と基板の取付方法によ
る場合は、このように小型かつ薄型が可能とされ
るのである。
および配線電極が形成されたペレツト(半導体装
置)を示し、符号2は配線基板(基板)を示す。
ペレツト1は内部の構造については後述するが、
ウエハを例えば、4×4mm□ の大きさに、ダイシ
ングして得られるもので、厚さは代表的には0.25
mm程度とされる。また、配線基板2は、厚さ0.1
〜0.2mm程度のポリエステル、ポリイミド、ポリ
サルホン、ガラスエポキシ樹脂、ビスマレイミド
−トリアジン樹脂をベース部材とする。ペレツト
1の主面1a周縁部には多数の電極端子10…が
設けてあり、配線基板2の一面2aには前記電極
端子10…と同一ピツチに対向配列した接続用リ
ード20…および該接続用リードにそれぞれ接続
される配線パターン21…,22…が設けてあ
る。配線パターン21…は配線基板2の一側縁に
て表示体電極(図示せず)等に接続される接続用
端子21a…となし、また、配線パターン22…
はスルーホール23…により配線基板2の他面2
bに引き廻されて固定接点22a等が形成され
る。配線パターン21…,22…上には、接続端
子21a…および固定接点22a…の周縁部以外
に絶縁および保護用のレジスト24が被着されて
いる。こゝで、ペレツト1の電極端子10…およ
び配線基板2の接続用リード20…ピツチは0.1
〜0.5mm程度の小さなもので、各接続用リード2
0の巾はピツチの半分、0.05〜0.25mm程度とされ
る。また、配線基板2には、ペレツト1の電極端
子10…の内側に沿う矩形状の貫通孔25が設け
てある。この貫通孔25はペレツト1を配線基板
2に仮固定するときおよび接着するときに必要な
ものであるが、詳細は後述する。しかして、ペレ
ツト1と配線基板2は、相対応する電極端子10
…と接続用リード20…を相互に対接した状態で
ペレツト1の周側部と配線基板2の一面2a上に
塗着した接着剤3、および貫通穴25に充填され
ペレツト1の主面1aと配線基板2の他面2bに
塗着した接着剤4により電気的導通状態に取付け
られている。前述したペレツト1および配線基板
2に関する各寸法は、特に限定されるものではな
いが、本発明の半導体装置と基板の取付方法によ
る場合は、このように小型かつ薄型が可能とされ
るのである。
こゝ、で、ペレツト1および配線基板2の製造
方法について述べる。
方法について述べる。
第3図はペレツト1の要部拡大断面図、第4図
は主面1a側からの平面図である。11はN型の
半導体基体であつて、この主面1a上に酸化膜1
2を形成した上、エツチングにより主面1aが露
出される開口部12aを設ける。このP型の開口
部12aよりP型不純物を選択的に熱拡散してP
型と半導体素子11aを形成し、同様にこの半導
体素子11a中にN型の半導体素子11bを形成
する。次いで、アルミニウム、金等の金属を蒸着
法、スパツタリング法またはイオンプレーテイン
グ法等により形成し、選択的エツチングして配線
電極13を形成する。配線電極13の一部は側縁
部にまで延長して電極端子部13aとする。この
後、気相成長法等により電極端子13a以外の主
面1a上の全面にSiO2等の保護膜14を形成する。
そして、電極端子部13aに電極端子10を突出
し状に形成するのである。このとき、電極端子1
0が第4図に示す如く、ペレツト1の周側部に所
定のピツチで配列されるようにして、第1図およ
び第2図に示す如きものとなす。尚、配線電極1
3を多層配線とするには、保護膜14を選択的に
エツチングして金属蒸着およびこの金属エツチン
グ加工を繰り返せば良い。たゞこの場合には、各
層に電極端子部13aが設けられると配線基板2
へ取付時に接触不良の問題が生じるため、どの層
の電極端子部も最上層まで引き廻すことが望まし
い。
は主面1a側からの平面図である。11はN型の
半導体基体であつて、この主面1a上に酸化膜1
2を形成した上、エツチングにより主面1aが露
出される開口部12aを設ける。このP型の開口
部12aよりP型不純物を選択的に熱拡散してP
型と半導体素子11aを形成し、同様にこの半導
体素子11a中にN型の半導体素子11bを形成
する。次いで、アルミニウム、金等の金属を蒸着
法、スパツタリング法またはイオンプレーテイン
グ法等により形成し、選択的エツチングして配線
電極13を形成する。配線電極13の一部は側縁
部にまで延長して電極端子部13aとする。この
後、気相成長法等により電極端子13a以外の主
面1a上の全面にSiO2等の保護膜14を形成する。
そして、電極端子部13aに電極端子10を突出
し状に形成するのである。このとき、電極端子1
0が第4図に示す如く、ペレツト1の周側部に所
定のピツチで配列されるようにして、第1図およ
び第2図に示す如きものとなす。尚、配線電極1
3を多層配線とするには、保護膜14を選択的に
エツチングして金属蒸着およびこの金属エツチン
グ加工を繰り返せば良い。たゞこの場合には、各
層に電極端子部13aが設けられると配線基板2
へ取付時に接触不良の問題が生じるため、どの層
の電極端子部も最上層まで引き廻すことが望まし
い。
また、第5図a,bおよびcは配線基板2に接
続用リード20および配線パターン21,22を
設ける方法の一実施例を示す。前述した如く、配
線基板2に設ける接続用リード20…は、その巾
を0.05〜0.25mm程度の微細パターンにする必要が
ある。このため、接続用リード20…、および配
線パターン21…,22を形成する方法としては
フオトエツチング法によることが実用的である。
さらに、フオトエツチング法による場合でも、感
光剤が厚い場合には、露光時の光の回折により解
像度が低下するので、感光剤の厚さは非常に薄く
することが望まれる。第5図aはスピンナーコー
テイングによつて配線基板2に感光液33を塗布
する方法を示す。配線基板2はホアラー(図示せ
ず)内のターンテーブル30上に載置される。タ
ーンテーブル30上には真空装置(図示せず)に
連通する通気孔31…が設けてあり、配線基板2
はターンテーブル30上に真空吸着される。ター
ンテーブル30を高速回転させながら感光液33
を配線基板2上に注ぐ。これにより、配線基板2
上には感光液33が薄くかつ均一に塗布される。
この方法による場合には感光液の厚さは数μm程
度とすることが可能である。次に、感光液33の
上にネガフイルム34を配して感光するのである
が、これを同図bに示す。ネガフイルム34は高
解像カメラにより原図(図示せず)のパターンに
対してネガテイブに形成されている。このネガフ
イルム34を感光液33上に真空吸着して紫外線
35を照射すると、原図と同じパターン部が硬化
する。33a…,33b…は各々感光液33の硬
化部分、未硬化部分を示す。この後、ネガフイル
ム34を取り除いて、感光液33の未硬化部分3
3b…をエツチングする。第5図cは、この状態
の配線基板2にメツキ層36…を形成した断面図
を示し、この後、感光液33の硬化部分33a…
を除去して、所要の配線基板を得ることができ
る。前記において、感光液は未硬化部分をエツチ
ングするものとして説明したが、硬化部分をエツ
チングすることも可能なことは周知の通りであ
る。
続用リード20および配線パターン21,22を
設ける方法の一実施例を示す。前述した如く、配
線基板2に設ける接続用リード20…は、その巾
を0.05〜0.25mm程度の微細パターンにする必要が
ある。このため、接続用リード20…、および配
線パターン21…,22を形成する方法としては
フオトエツチング法によることが実用的である。
さらに、フオトエツチング法による場合でも、感
光剤が厚い場合には、露光時の光の回折により解
像度が低下するので、感光剤の厚さは非常に薄く
することが望まれる。第5図aはスピンナーコー
テイングによつて配線基板2に感光液33を塗布
する方法を示す。配線基板2はホアラー(図示せ
ず)内のターンテーブル30上に載置される。タ
ーンテーブル30上には真空装置(図示せず)に
連通する通気孔31…が設けてあり、配線基板2
はターンテーブル30上に真空吸着される。ター
ンテーブル30を高速回転させながら感光液33
を配線基板2上に注ぐ。これにより、配線基板2
上には感光液33が薄くかつ均一に塗布される。
この方法による場合には感光液の厚さは数μm程
度とすることが可能である。次に、感光液33の
上にネガフイルム34を配して感光するのである
が、これを同図bに示す。ネガフイルム34は高
解像カメラにより原図(図示せず)のパターンに
対してネガテイブに形成されている。このネガフ
イルム34を感光液33上に真空吸着して紫外線
35を照射すると、原図と同じパターン部が硬化
する。33a…,33b…は各々感光液33の硬
化部分、未硬化部分を示す。この後、ネガフイル
ム34を取り除いて、感光液33の未硬化部分3
3b…をエツチングする。第5図cは、この状態
の配線基板2にメツキ層36…を形成した断面図
を示し、この後、感光液33の硬化部分33a…
を除去して、所要の配線基板を得ることができ
る。前記において、感光液は未硬化部分をエツチ
ングするものとして説明したが、硬化部分をエツ
チングすることも可能なことは周知の通りであ
る。
次に、前記の如くして形成したペレツト1配線
基板2の取付方法について第6図を用いて説明す
る。
基板2の取付方法について第6図を用いて説明す
る。
先ず、配線基板2を接続用リード20…が設け
られた一面2aを上方にして、上面から平らな受
け治具40上に載置する。その上から、ペレツト
1を電極端子10…が形成された主面1a側を下
向きにして、接続用リード20…と電極端子10
…を相互に対接させる。受け治具40には、配線
基板2の貫通孔25と対応する位置に孔40aが
穿設してあり、この孔40aに吸着管41が取り
付けてある。吸着管の先端41aはペレツト1の
主面1aに接する位置に配してあり、かつ、他端
は真空装置に連結してある。従つて、真空装置を
作動して吸着管41の通気孔41bを負圧にする
ことにより、ペレツト1は仮固定される。この仮
固定状態においてペレツト1と配線基板2の一面
2aに亘り、紫外線硬化型の接着剤3を塗着す
る。そして、接着剤3に紫外線を照射してこれを
硬化するのである。酸化防止を図るため、接着剤
3はペレツト1の上面全面に塗着しても良い。ま
た、同じ目的とさらに接着力の増大を図り、受け
治具40および吸着管41を配線基板2から取り
除いた後、貫通孔25に接着剤4を充填してペレ
ツト1の主面1a側にも接着剤を覆うようにして
も良い。このようにして第1図および第2図に示
す状態が得られる。
られた一面2aを上方にして、上面から平らな受
け治具40上に載置する。その上から、ペレツト
1を電極端子10…が形成された主面1a側を下
向きにして、接続用リード20…と電極端子10
…を相互に対接させる。受け治具40には、配線
基板2の貫通孔25と対応する位置に孔40aが
穿設してあり、この孔40aに吸着管41が取り
付けてある。吸着管の先端41aはペレツト1の
主面1aに接する位置に配してあり、かつ、他端
は真空装置に連結してある。従つて、真空装置を
作動して吸着管41の通気孔41bを負圧にする
ことにより、ペレツト1は仮固定される。この仮
固定状態においてペレツト1と配線基板2の一面
2aに亘り、紫外線硬化型の接着剤3を塗着す
る。そして、接着剤3に紫外線を照射してこれを
硬化するのである。酸化防止を図るため、接着剤
3はペレツト1の上面全面に塗着しても良い。ま
た、同じ目的とさらに接着力の増大を図り、受け
治具40および吸着管41を配線基板2から取り
除いた後、貫通孔25に接着剤4を充填してペレ
ツト1の主面1a側にも接着剤を覆うようにして
も良い。このようにして第1図および第2図に示
す状態が得られる。
なお、本実施例において、配線基板2は薄い可
撓性のあるものとして説明したが、これに限るこ
となくフエノール樹脂を用いた硬質基板に対して
も、あるいはケースや取付部材として用いられる
ABS樹脂、ポリスチロール等の合成樹脂に対し
ても適用できるものである。また、配線基板2に
接続用リード20…等を設ける場合、感光材料の
塗付方法としてスピンナーコーテイングにより説
明したが、厚さ20μm程度もしくはそれ以下のド
ライフイルムをラミネートする方法によつても良
く、さらに必ずしもフオトエツチング方法に限定
されるものでもない。また、ペレツト1を配線基
板2上に仮固定する場合も、真空吸着方法によら
ず、予じめ接続用リード20…上に導電性接着剤
を塗布しておくか、もしくは接続用リード20…
以外の部分に絶縁性接着剤を塗付しておく方法も
可能である。配線基板1に設けられるペレツト1
の主面1aに対向する貫通孔25も必ずしも必要
ではない。このような場合の取付方法を第8図に
示す。この場合は、ペレツト1の主面1aに対向
する部分に貫通孔を有していない配線基板2′は、
受け治具42上に載置され、その上からペレツト
1が所定の位置に位置決めされる。このペレツト
1の上面1bの略中央部に押圧治具43を押し当
て、ペレツト1を配線基板2′上に仮固定する。
次いで、ペレツト1の側面部と配線基板2′の一
面2aに亘り接着剤3を塗付して硬化させるので
ある。
撓性のあるものとして説明したが、これに限るこ
となくフエノール樹脂を用いた硬質基板に対して
も、あるいはケースや取付部材として用いられる
ABS樹脂、ポリスチロール等の合成樹脂に対し
ても適用できるものである。また、配線基板2に
接続用リード20…等を設ける場合、感光材料の
塗付方法としてスピンナーコーテイングにより説
明したが、厚さ20μm程度もしくはそれ以下のド
ライフイルムをラミネートする方法によつても良
く、さらに必ずしもフオトエツチング方法に限定
されるものでもない。また、ペレツト1を配線基
板2上に仮固定する場合も、真空吸着方法によら
ず、予じめ接続用リード20…上に導電性接着剤
を塗布しておくか、もしくは接続用リード20…
以外の部分に絶縁性接着剤を塗付しておく方法も
可能である。配線基板1に設けられるペレツト1
の主面1aに対向する貫通孔25も必ずしも必要
ではない。このような場合の取付方法を第8図に
示す。この場合は、ペレツト1の主面1aに対向
する部分に貫通孔を有していない配線基板2′は、
受け治具42上に載置され、その上からペレツト
1が所定の位置に位置決めされる。このペレツト
1の上面1bの略中央部に押圧治具43を押し当
て、ペレツト1を配線基板2′上に仮固定する。
次いで、ペレツト1の側面部と配線基板2′の一
面2aに亘り接着剤3を塗付して硬化させるので
ある。
〔第2実施例〕
次に、本発明の半導体装置と基板の接続方法の
第2実施例を第7図によつて説明する。尚、本実
施例において第1実施例と同一のものは同一符号
を付してその説明を省略する。
第2実施例を第7図によつて説明する。尚、本実
施例において第1実施例と同一のものは同一符号
を付してその説明を省略する。
配線基板2″は、第1実施例と同様に、接続用
リードおよび配線パターンが設けられたものであ
る。しかし、本実施例における接続用リード2
0′…は貫通孔25′の内方に迄延長してある。ま
た、貫通孔25′はペレツト1より大きく、ペレ
ツト1を嵌入して側壁26との間に間隙が形成さ
れる。すなわち、接続用リード20′をフオトエ
ツチング法等により形成した上、配線基板2″を
エツチングして貫通孔25′を形成するのである。
ペレツト1は、配線基板2″の接続用リード2
0′…を下向きにして、受け治具に載置した上、
貫通孔25′内に嵌入されて、電極端子10…と
接続用リード20′…が相互に対接される。この
後、前述したいずれかの方法でペレツト1を仮固
定状態に保持し、貫通孔25′の側壁26とペレ
ツト1の側部の間隙に接着剤3′を充填し、硬化
する。本実施例による場合は、配線基板2の厚さ
分が吸収され第1実施例よりもさらに薄型化が可
能となる。
リードおよび配線パターンが設けられたものであ
る。しかし、本実施例における接続用リード2
0′…は貫通孔25′の内方に迄延長してある。ま
た、貫通孔25′はペレツト1より大きく、ペレ
ツト1を嵌入して側壁26との間に間隙が形成さ
れる。すなわち、接続用リード20′をフオトエ
ツチング法等により形成した上、配線基板2″を
エツチングして貫通孔25′を形成するのである。
ペレツト1は、配線基板2″の接続用リード2
0′…を下向きにして、受け治具に載置した上、
貫通孔25′内に嵌入されて、電極端子10…と
接続用リード20′…が相互に対接される。この
後、前述したいずれかの方法でペレツト1を仮固
定状態に保持し、貫通孔25′の側壁26とペレ
ツト1の側部の間隙に接着剤3′を充填し、硬化
する。本実施例による場合は、配線基板2の厚さ
分が吸収され第1実施例よりもさらに薄型化が可
能となる。
尚、以上の説明において、半導体装置は集積回
路素子を例としたが、本発明は、ダイオード、ト
ランジスタ等の他の半導体装置にも適用すること
ができるものであり、また、接着剤としての紫外
線硬化型も、これに限られるものではない。
路素子を例としたが、本発明は、ダイオード、ト
ランジスタ等の他の半導体装置にも適用すること
ができるものであり、また、接着剤としての紫外
線硬化型も、これに限られるものではない。
叙上の如く、本発明の半導体装置と基板の取付
方法は、小型および薄型化の面で極めて効果的な
ものであり、また、半導体装置のリードピンや樹
脂をなくすことを可能とするものであるから価格
低減に対しても大変効果的であるという利点を有
する。
方法は、小型および薄型化の面で極めて効果的な
ものであり、また、半導体装置のリードピンや樹
脂をなくすことを可能とするものであるから価格
低減に対しても大変効果的であるという利点を有
する。
図面はいずれも本発明に関し、第1図はペレツ
トと配線基板の接続構造の一実施例を示す平面
図、第2図はその要部拡大断面図、第3図はペレ
ツトの構造の一実施例を示す断面図、第4図はそ
の主面側からの平面図、第5図a,b,cはい、
ずれも配線基板の製造方法の一実施例を示す断面
図、第6図はペレツトと配線基板の接続方法の一
実施例を示す断面図、第7図および第8図は、他
の実施例を示す。 1……ペレツト(半導体装置)、1a……主面、
2……配線基板(基板)、3,4……接着剤、1
0……電極端子、11……半導体基体、11a,
11b……半導体素子、12……酸化物、13…
…配線電極、14……保護膜、20……接続用リ
ード、21,22……配線パターン。
トと配線基板の接続構造の一実施例を示す平面
図、第2図はその要部拡大断面図、第3図はペレ
ツトの構造の一実施例を示す断面図、第4図はそ
の主面側からの平面図、第5図a,b,cはい、
ずれも配線基板の製造方法の一実施例を示す断面
図、第6図はペレツトと配線基板の接続方法の一
実施例を示す断面図、第7図および第8図は、他
の実施例を示す。 1……ペレツト(半導体装置)、1a……主面、
2……配線基板(基板)、3,4……接着剤、1
0……電極端子、11……半導体基体、11a,
11b……半導体素子、12……酸化物、13…
…配線電極、14……保護膜、20……接続用リ
ード、21,22……配線パターン。
Claims (1)
- 1 半導体素子および該半導体素子に接続された
突出し状の電極端子を有する半導体装置と、前記
半導体装置の電極端子に接続される接続用リード
および該接続用リードに接続される所定の配線パ
ターンが設けられた基板との取付方法であつて、
相対応する前記半導体装置の電極端子と前記基板
の接続用リードを対接させて仮固定した上、前記
半導体装置と基板とを接着剤により取付けたこと
を特徴とする半導体装置と基板の取付方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2773784A JPS60170944A (ja) | 1984-02-16 | 1984-02-16 | 半導体装置と基板の取付方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2773784A JPS60170944A (ja) | 1984-02-16 | 1984-02-16 | 半導体装置と基板の取付方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60170944A JPS60170944A (ja) | 1985-09-04 |
JPH0520901B2 true JPH0520901B2 (ja) | 1993-03-22 |
Family
ID=12229340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2773784A Granted JPS60170944A (ja) | 1984-02-16 | 1984-02-16 | 半導体装置と基板の取付方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60170944A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281360A (ja) * | 1986-05-29 | 1987-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2982952B2 (ja) * | 1996-03-21 | 1999-11-29 | 株式会社日立製作所 | 半導体装置 |
-
1984
- 1984-02-16 JP JP2773784A patent/JPS60170944A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60170944A (ja) | 1985-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101173075B1 (ko) | 집적 회로 디바이스를 패키징하는 방법 및 장치 | |
US4466181A (en) | Method for mounting conjoined devices | |
EP2064740A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
JP3538029B2 (ja) | 半導体装置の製造方法 | |
US7615408B2 (en) | Method of manufacturing semiconductor device | |
JPH1092865A (ja) | 半導体装置およびその製造方法 | |
US4907039A (en) | Semiconductor device | |
KR100442911B1 (ko) | 수지로 캡슐화된 bga형 반도체 장치 및 그의 제조방법 | |
US6784528B2 (en) | Semiconductor device with plating wiring connecting IC electrode pad to terminal | |
KR20020065705A (ko) | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 | |
JPH0520901B2 (ja) | ||
JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
JP3084648B2 (ja) | 半導体装置 | |
JP3280243B2 (ja) | Bga型半導体装置の製造方法 | |
JP3359824B2 (ja) | Bga型半導体装置の製造方法 | |
JP2714691B2 (ja) | 電子部品搭載用基板の製造方法 | |
JP2006013205A (ja) | 半導体装置及びその製造方法 | |
JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
JP3722784B2 (ja) | 半導体装置 | |
JP3192096B2 (ja) | Bga型半導体装置の製造方法 | |
JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
JP3381833B2 (ja) | Bga型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |