JP2017183649A - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP2017183649A
JP2017183649A JP2016072682A JP2016072682A JP2017183649A JP 2017183649 A JP2017183649 A JP 2017183649A JP 2016072682 A JP2016072682 A JP 2016072682A JP 2016072682 A JP2016072682 A JP 2016072682A JP 2017183649 A JP2017183649 A JP 2017183649A
Authority
JP
Japan
Prior art keywords
substrate
electronic device
resin
wiring layer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016072682A
Other languages
English (en)
Other versions
JP6761592B2 (ja
Inventor
野 貴 正 高
Takamasa Takano
野 貴 正 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016072682A priority Critical patent/JP6761592B2/ja
Publication of JP2017183649A publication Critical patent/JP2017183649A/ja
Application granted granted Critical
Publication of JP6761592B2 publication Critical patent/JP6761592B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子デバイス製造方法の工程における素子を封止する樹脂の特性に起因する制約を低減することができる方法を提供する。
【解決手段】電子デバイス製造方法は、第１面２１及び第２面２２を含むとともに無機層２３を有する基板２０を準備する準備工程と、基板に素子４０を固定する固定工程と、素子に電気的に接続された導電部を含む配線層５０を形成する配線層形成工程と、を備える。配線層形成工程は、基板の法線方向に沿って導電部を見た場合に導電部が素子と重なる領域から、重なる領域の外側へ延びるよう、導電部５５を形成する。
【選択図】図１Ａ

Description

本開示の実施形態は、電子デバイス及びその製造方法に関する。
半導体チップなどの素子をパッケージングする技術として、ウェハレベルパッケージング（WLP:Wafer-Level-Packaging）が知られている。ウェハレベルパッケージングとは、素子をパッケージングする工程をウェハの状態で実施する技術である。例えば特許文献１は、ファンアウト型ウェハレベルパッケージング（FOWLP:Fan Out Wafer-Level-Packaging）を改善するための技術を開示している。ファンアウト型ウェハレベルパッケージングとは、ウェハの状態で素子をパッケージングする工程において、素子の領域を超える領域にわたって再配線層を形成する技術である。なお、本明細書においては、再配線層のことを単に配線層とも称する。
従来のファンアウト型ウェハレベルパッケージングにおいては、まず、複数の半導体チップを準備し、次に、複数の半導体チップをキャリア上に載置する。その後、キャリア上に樹脂材料を供給して、各半導体チップを樹脂で封止する。続いて、樹脂で封止された複数の半導体チップを含む樹脂封止部材をキャリアから取り外す。次に、樹脂封止部材を裏返して、樹脂封止部材の上に配線層を形成する。その後、樹脂封止部材及び配線層を、１つの半導体チップを含む区画ごとに切断して、半導体チップがパッケージングされた電子デバイスを得る。
特開２０１３−５８５２０号公報
従来のファンアウト型ウェハレベルパッケージングにおいては、樹脂で封止された複数の半導体チップなどの素子を含む樹脂封止部材の上に、配線層形成工程などの工程を行う。この場合、工程の条件や精度が、素子を封止する樹脂の特性に起因する制約を受けることになる。
本開示の実施形態は、このような点を考慮してなされたものであり、電子デバイスを製造する際の工程における制約を低減することができる電子デバイス製造方法を提供することを目的とする。
本開示の一実施形態は、第１面及び前記第１面の反対側に位置する第２面を含むとともに無機層を有する基板を準備する準備工程と、前記第１面側から前記基板に素子を固定する固定工程と、前記素子に電気的に接続された導電部を含む配線層を形成する配線層形成工程と、を備え、前記配線層形成工程は、前記基板の法線方向に沿って前記導電部を見た場合に前記導電部が前記素子と重なる領域から、前記重なる領域の外側へ延びるよう、前記導電部を形成する、電子デバイス製造方法である。
本開示の一実施形態による電子デバイス製造方法において、前記準備工程は、凹部が形成された前記基板を準備し、前記固定工程は、前記素子を前記凹部に固定してもよい。
本開示の一実施形態による電子デバイス製造方法において、前記準備工程は、前記第１面に平行な方向における寸法が前記第１面から前記第２面に向かうにつれて減少する前記凹部が形成された前記基板を準備してもよい。
本開示の一実施形態による電子デバイス製造方法において、前記準備工程は、その側面に段部が設けられた前記凹部が形成された前記基板を準備してもよい。
本開示の一実施形態による電子デバイス製造方法において、前記準備工程は、その側面に突起が設けられた前記凹部が形成された前記基板を準備してもよい。
前記固定工程は、シリコーン系樹脂、ビスマレイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ウレタン系樹脂、ゴム系樹脂、導電性樹脂、又は複数の導電性粒子を含む接着剤を用いて、前記基板に前記素子を固定してもよい。
本開示の一実施形態による電子デバイス製造方法は、前記電子デバイス製造方法は、前記素子を前記凹部に固定した後、前記基板を前記第２面側から削る切削工程を更に備えていてもよい。
本開示の一実施形態は、第１面及び前記第１面の反対側に位置する第２面を含むとともに無機層を有する基板と、前記基板に固定された素子と、前記素子に電気的に接続された導電部を含む配線層と、を備え、前記配線層の前記導電部は、前記基板の法線方向に沿って前記導電部を見た場合に前記素子と重なる領域から、前記重なる領域の外側へ延びている、電子デバイスである。
本開示の一実施形態による電子デバイスにおいて、前記基板は、前記素子を収容する凹部又は貫通孔を有していてもよい。
本開示の一実施形態による電子デバイスにおいて、前記基板の前記凹部又は貫通孔の、前記第１面に平行な方向における寸法は、前記第１面から前記第２面に向かうにつれて減少してもよい。
本開示の一実施形態による電子デバイスにおいて、前記基板の前記凹部又は貫通孔の側面に段部が設けられていてもよい。
本開示の一実施形態による電子デバイスにおいて、前記基板の前記凹部又は貫通孔の側面に突起が設けられていてもよい。
本開示の一実施形態による電子デバイスにおいて、前記基板は、前記第２面側に形成されたフィン構造部を有していてもよい。
本開示の一実施形態による電子デバイスにおいて、前記基板は、前記第１面と前記第２面との間に形成された流路を有していてもよい。
本開示の一実施形態による電子デバイスにおいて、前記基板は、前記第２面を構成する伝熱層を有していてもよい。
本開示の一実施形態による電子デバイスにおいて、前記基板は、前記配線層の前記導電部に電気的に接続され、前記基板を前記第１面側から前記第２面側へ貫通する貫通電極部を有していてもよい。
本開示の一実施形態による電子デバイスにおいて、前記素子の側面に段部が設けられていてもよい。
本開示の一実施形態による電子デバイスにおいて、前記素子の側面に突起が設けられていてもよい。
本開示の一実施形態による電子デバイスは、前記基板と前記素子との間に設けられ、シリコーン系樹脂、ビスマレイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ウレタン系樹脂、ゴム系樹脂、導電性樹脂、又は複数の導電性粒子を含む接着剤を更に備えていてもよい。
本開示の実施形態によれば、電子デバイス製造方法の工程における制約を低減することができる。
本開示の一実施形態に係る電子デバイスを示す断面図である。 本開示の一実施形態に係る電子デバイスを示す平面図である。 図１Ａの電子デバイスの基板及び素子を拡大して示す断面図である。 素子を構成する素子基板を準備する工程を示す図である。 素子基板に機能層を形成する工程を示す図である。 機能層が形成された素子基板を切断して複数の素子を得る工程を示す図である。 無機層を有する基板を準備する工程を示す図である。 基板に凹部を形成する工程を示す図である。 素子を基板の凹部に固定する工程を示す図である。 基板の第１面側に配線層を形成する工程を示す図である。 基板の第２面側を切削する形成する工程を示す図である。 基板を切断して電子デバイスを得る工程を示す図である。 基板の凹部の一変形例を示す図である。 基板の凹部の一変形例を示す図である。 基板の凹部の一変形例を示す図である。 基板の凹部の一変形例を示す図である。 基板の凹部の一変形例を示す図である。 図９Ａに示す基板の平面図である。 基板の一変形例を示す図である。 基板の一変形例を示す図である。 基板の一変形例を示す図である。 基板の一変形例を示す図である。 基板の一変形例を示す図である。 電子デバイスの一変形例を示す図である。 素子の一変形例を示す図である。 図１６に示す素子を製造する方法の一例を示す図である。 素子の一変形例を示す図である。 本開示の実施形態に係る電子デバイスが搭載される製品の例を示す図である。
以下、本開示の実施形態に係る電子デバイスの構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
以下、図１Ａ乃至図４Ｆを参照して、本開示の一実施形態について説明する。本実施の形態においては、チップファースト型のファンアウト型ウェハレベルパッケージングによって、パッケージングされた素子を含む電子デバイスを製造する。
電子デバイス
まず、図１Ａ及び図１Ｂを参照して、本実施の形態に係る電子デバイス１０について説明する。図１Ａは、電子デバイス１０を示す断面図であり、図１Ｂは、電子デバイス１０を示す平面図である。
電子デバイス１０は、基板２０、基板２０に固定された素子４０、素子４０を基板２０に固定する固定部３５、及び、素子４０に接続された配線層５０を備える。以下、電子デバイス１０の各構成要素について説明する。
（素子）
素子４０は、半導体チップなどの能動素子であってもよく、抵抗器やインダクタなどの受動素子であってもよい。素子４０は、配線層５０に接続される端子部を有する。本実施の形態においては、素子４０が、図１Ｂに示すように、平面視において矩形状の輪郭を有する半導体チップである例について説明する。
（基板）
基板２０は、素子４０が搭載される第１面２１、及び第１面２１の反対側に位置する第２面２２を含む。また、基板２０は、第１面２１に形成された凹部２４Ａを有する。素子４０は凹部２４Ａに収容されている。なお、基板２０に搭載される素子４０の数や、１つの凹部２４Ａに収容される素子４０の数が特に限られることはない。複数の素子４０が、基板２０に搭載され、又は１つの凹部２４Ａに収容され得る。
図２は、基板２０及び素子４０を拡大して示す断面図である。凹部２４Ａは、底面２５及び側面２６を含む。凹部２４Ａの深さＤは、例えば３０μｍ以上且つ３００μｍ以下である。また、素子４０は、基板２０の第１面２１側に位置する第１面４１、及び、第１面４１の反対側に位置する第２面４２を含む。なお、図２は、基板２０の第１面２１の位置と素子４０の第１面４１の位置とが一致する例を示しているが、第１面２１の位置と第１面４１の位置との関係が特に限られることはない。
基板２０は、無機層２３を有する。基板２０が無機層２３を有することにより、基板２０の熱膨張率を低くすることができ、これによって、電子デバイス１０の製造工程において基板２０に反りや膨張などの変形が生じることを抑制することができる。また、基板２０に高い耐熱性を持たせることができ、これによって、電子デバイス１０の製造工程において電子デバイス１０の各層を高温で処理することが可能になる。基板２０の厚みＴは、例えば２５０μｍ以上且つ２０００μｍ以下である。
無機層２３を構成する無機材料としては、珪素、炭化珪素（ＳｉＣ）などの珪素の化合物、窒化ガリウム（ＧａＮ）などの金属窒化物、アルミナ（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ２）、ＡｌＮ、ＢＮなどのセラミックス、タングステン、モリブデン、銅、ステンレスなどの金属、若しくは、石英ガラスなどのガラスを用いることができる。また、サファイヤ、酸化物単結晶、フッ化物単結晶などの単結晶材料を用いてもよい。酸化物単結晶の例としては、ＳｒＴｉＯ３、ＬａＡｌＯ３、ＭｇＯ、ＴｉＯ２、Ａｌ２Ｏ３、ＳｉＯ２、ＬｉＮｂＯ３、ＬｉＴａＯ３などを挙げることができる。また、フッ化物単結晶の例としては、ＭｇＦ２、ＣａＦ２、ＢａＦ２、ＬｉＦなどを挙げることができる。
平面視に基板２０の形状や、基板２０の供給形態は、特には限られない。例えば、基板２０は、平面視において円形状の輪郭を有する部材、いわゆるウェハであってもよい。また、基板２０は、矩形状の輪郭を有する部材、いわゆるパネルであってもよい。また、基板２０は、第１方向に延び、好ましくは可撓性を有するシート状の部材であってもよい。この場合、基板２０を第１方向に搬送しながら、電子デバイス１０を作製する工程を実施してもよい。
（固定部）
固定部３５は、素子４０を基板２０に固定するよう素子４０と基板２０との間に設けられている。固定部３５は、例えば、樹脂を含む接着剤３６である。接着剤３６は、図２に示すように、基板２０の凹部２４Ａの底面２５と素子４０の第２面４２との間、及び、凹部２４Ａの側面２６と素子４０の側面４３との間に設けられている。
従来、素子のパッケージング方法においては、素子を樹脂で封止するという手段が採用されてきた。この場合、樹脂には、バリア性など、素子を外部環境から遮蔽するための特性が求められる。一方、本実施の形態においては、基板２０が無機層２３を含むので、無機層２３によって素子を外部環境から遮蔽することができる。従って、接着剤３６を構成する樹脂を、素子を外部環境から遮蔽するための特性以外の特性に着目して選定することができる。例えば、樹脂の接着性や耐熱性などに着目して、樹脂を選定することができる。このため、例えば接着性を重視して樹脂を選定した場合、従来に比べて、基板２０に対して素子４０をより強固に固定することができる。
接着剤３６を構成する樹脂としては、例えば、シリコーン系樹脂、ビスマレイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ウレタン系樹脂、ゴム系樹脂などを用いることができる。また、接着剤３６は、導電性を有していてもよい。接着剤３６に導電性を持たせるための手段としては、例えば、導電性樹脂を用いて接着剤３６を構成することや、接着剤３６を構成する樹脂の中に複数の導電性粒子を分散させることなどが採用され得る。導電性粒子は、例えば、金、銀、パラジウム、ニッケル、銅、銀でコートされた銅などを含む粒子である。導電性粒子の寸法は、例えば０．０１μｍ以上且つ５μｍ以下である。
なお、素子４０を基板２０に固定する固定部３５が、接着剤３６に限られることはない。例えば、素子４０及び基板２０がいずれも珪素を含む場合、固定部３５が金の層を含んでいてもよい。この場合、素子４０と基板２０との間に金の層を含む固定部３５を設けた状態で基板２０及び素子４０を加熱して、珪素と金の共晶を形成することにより、素子４０を基板２０に固定することができる。なお、このような共晶を形成することができる限りにおいて、固定部３５に含まれる材料が金に限られることはない。
また、常温接合を利用して素子４０を基板２０に固定してもよい。常温接合とは、素子４０の表面を構成する材料と基板２０の表面を構成する材料との分子間結合を利用した接合である。この場合、固定部３５という用語は、素子４０を基板２０に固定するための部材ではなく、常温接合が生じている場所を意味する。常温接合を生じさせるための駆動力は、圧力や電流などである。
（配線層）
配線層５０は、素子４０の端子に電気的に接続された導電部５５、及び絶縁層５４を含む。配線層５０の導電部５５は、図１Ａ及び図１Ｂに示すように、基板２０の第１面２１の法線方向に沿って導電部５５を見た場合に素子４０と重なる領域から、重なる領域の外側へ延びている。以下の説明において、配線層５０のうち、基板２０の第１面２１の法線方向に沿って導電部５５を見た場合に素子４０と重なる領域を第１領域Ｒ１と称し、素子４０と重なる領域の外側に位置する領域を第２領域Ｒ２と称することもある。
配線層５０は、多層構造を有していてもよい。例えば、配線層５０は、第１配線層５１と、第１配線層５１上に積層された第２配線層５２と、第２配線層５２上に積層された第３配線層５３と、を含む。配線層５１，５２，５３はいずれも、絶縁層５４及び導電部５５を含む。また、配線層５０は、第３配線層５３の導電部５５の一部を露出させその他を覆う被覆層５６を更に含んでいてもよい。また、配線層は、被覆層５６から露出している導電部５５上に設けられ、素子４０の端子に電気的に接続された接触端子５７を更に含んでいてもよい。接触端子５７は、電子デバイス１０をマザーボードなどの配線基板に搭載するときに、配線基板の電極に接触する。接触端子５７は、バンプとも称される。なお、配線層５０の層の数が特に限られることはない。
本実施の形態によれば、上述のとおり、配線層５０の導電部５５は、素子４０と重なる第１領域Ｒ１から、素子４０と重ならない第２領域Ｒ２まで延びている。このため、図１Ｂに示すように、接触端子５７を第２領域Ｒ２に設けることができる。このことにより、素子４０の端子と、電子デバイス１０が搭載されるマザーボードなどの配線基板の電極と、の間を容易に電気的に接続できるようになる。
絶縁層５４を構成する絶縁性材料は、有機材料であってもよく、又は、無機材料であってもよい。また、絶縁層５４は、有機材料を含む層、及び、無機材料を含む層の両方を有していてもよい。
絶縁層５４に含まれる有機材料の例としては、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR-4、FR-5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを挙げることができる。上記の有機材料は、単体で用いてもよく、２種類以上の有機材料を組み合わせて用いてもよい。また、上記の有機材料と、ガラス、タルク、マイカ、シリカ、アルミナ、無機フィラー等とを組み合わせて用いてもよい。
絶縁層５４に含まれる無機材料の例としては、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（ＡｌＯ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ）、窒化シリコンカーバイト（ＳｉＣＮ）、炭素添加シリコンオキサイド（ＳｉＯＣ）などを挙げることができる。
また、導電部５５を構成する導電性材料としては、銅、銀、金、錫、ニッケル、チタン、アルミニウム、タングステン、ベリリウム、ロジウム、イリジウム、ルテニウム、白金、パラジウム、クロム、タンタルタリウム、モリブデン、鉄などの金属またはそれらを含む合金を用いることができる。合金は、アルミとネオジウムの合金、アルミと珪素の合金、アルミと珪素と銅の合金、ニッケルと金の合金、ニッケルとパラジウムと金の合金、ベリリウムと銅の合金などである。
電子デバイスの製造方法
以下、電子デバイス１０の製造方法の一例について説明する。
まず、素子４０の製造方法の一例について、図３Ａ乃至図３Ｃを参照して説明する。まず、図３Ａに示すように、素子４０を構成するための素子基板４６を準備する。素子基板４６は、例えば、平面視において円形状の輪郭を有する部材、いわゆるウェハである。この場合、素子基板４６は、珪素などの無機材料を含む。
また、素子基板４６は、第１方向に延び、好ましくは可撓性を有するシート状の部材であってもよい。この場合、素子基板４６を第１方向に搬送しながら、素子４０を製造する工程を実施してもよい。なお、「可撓性」とは、室温例えば２５℃の環境下で素子基板４６を直径１０ｍｍの円筒状の部材に巻きつけた場合に、素子基板４６に折れ目が生じない程度の柔軟性を意味している。素子基板４６は、ガラスなどの無機材料を含んでいてもよく、ポリエチレンテレフタラートなどの有機材料を含んでいてもよい。
続いて、図３Ｂに示すように、素子基板４６上に機能層４７を形成する。機能層４７は、例えば、珪素を含む素子基板４６に珪素とは異なる元素をドーピングすることによって形成されたトランジスタ、トランジスタの電極に接続された配線などを含む。
続いて、図３Ｃに示すように、機能層４７が形成された素子基板４６を切断する。このようにして、複数の素子４０を製造することができる。
次に、素子４０をパッケージングして電子デバイス１０を作製する工程について、図４Ａ乃至図４Ｆを参照して説明する。まず、図４Ａに示すように、無機層２３を含む基板２０を準備する準備工程を実施する。
続いて、図４Ｂに示すように、基板２０の第１面２１に複数の凹部２４Ａを形成する凹部形成工程を実施する。例えば、図示はしないが、まず、基板２０の第１面２１のうち凹部２４Ａが形成されない領域をレジスト層で覆う。例えば、まず、第１面２１にレジスト層を設け、次に、レジスト層のうち基板２０に凹部２４Ａが形成される領域に位置するレジスト層を、リソグラフィー法などによって除去する。
続いて、基板２０の第１面２１のうちレジスト層で覆われていない領域を除去して、複数の凹部２４Ａを形成する。レジスト層で覆われていない領域を除去する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。複数の凹部２４Ａを形成した後、第１面２１上のレジスト層を除去する。
ウェットエッチング法のためのエッチング液としては、フッ化水素（ＨＦ）、硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、塩酸（ＨＣｌ）のいずれか、又はこれらのうちの混合物を用いることができる。
ドライエッチング法としては、ＳＦ６ガスのプラズマなどを用いたドライエッチングＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ボッシュプロセスを用いたＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ ＥｔｃｈｉｎｇＲＩＥ）法、サンドブラスト法、レーザアブレーション等のレーザ加工等を用いることができる。
次に、図４Ｃに示すように、素子４０を基板２０の凹部２４Ａに固定する固定工程を実施する。例えば、まず、基板２０の凹部２４Ａに接着剤３６を供給して、凹部２４Ａの底面２５及び側面２６に接着剤３６を付着させる。続いて、素子４０を凹部２４Ａ内に配置する。これによって、素子４０の第２面４２及び側面４３を、接着剤３６を介して基板２０の凹部２４Ａに固定することができる。
その後、図４Ｄに示すように、基板２０の第１面２１側において、素子４０に電気的に接続された導電部５５を含む配線層５０を形成する配線層形成工程を実施する。例えば、まず、基板２０の第１面２１側に絶縁層５４を形成する。次に、絶縁層５４のうち導電部５５が設けられる部分を除去して、絶縁層５４に貫通孔を形成する。その後、めっき法、サブトラクティブ法、セミアディティブ法、ダマシン法、ナノインプリント法などを用いて、絶縁層５４のうち貫通孔が形成されている部分に導電部５５を設ける。このようにして、図１Ａの第１配線層５１を形成することができる。その後、同様の工程を繰り返すことにより、第２配線層５２及び第３配線層５３を形成することができる。
次に、図４Ｅに示すように、基板２０を第２面２２側から削る切削工程、いわゆるバックグラインド工程を実施する。切削工程を実施することにより、基板２０の厚みを低減して電子デバイス１０を小型化することができる。なお、切削工程は、上述の固定工程を実施した後であって、上述の配線層形成工程を実施する前に実施してもよい。
続いて、図４Ｆに示すように、素子４０が搭載され配線層５０が形成された基板２０を、１つの素子４０を含む区画ごとに切断する。これによって、無機層２３を含む基板２０と、基板２０に固定された素子４０と、素子４０の外側にまで広がる配線層５０と、を備える複数の電子デバイス１０を得ることができる。
（本実施の形態の効果）
本実施の形態によれば、基板２０が無機層２３を含むので、無機層２３によって素子を外部環境から遮蔽することができる。このため、素子４０を樹脂で封止する場合に比べて、接着剤３６を構成する樹脂の選定の自由度が高くなる。従って、例えば、高い接着性を有する樹脂を用いて接着剤３６を構成することができ、これによって、基板２０に対して素子４０をより強固に固定することができる。また、絶縁性を有する接着剤３６、及び導電性を有する接着剤３６のいずれをも選択することが可能になる。このため、例えば導電性を有する接着剤３６を選択することにより、接着剤３６を介して素子４０を接地電位に接続することが可能になり、これによって、電子デバイスのノイズ耐性を向上させることができる。
また、本実施の形態によれば、基板２０が無機層２３を含むので、基板２０が有機材料のみからなる場合に比べて、基板２０の熱膨張率を低くすることができる。このため、基板２０上に配線層５０を形成する際に、温度変化に起因して基板２０の膨張や収縮が生じることを抑制することができる。このことにより、配線層５０のパターンが微細な場合であっても、基板２０に固定されている素子４０の端子と、配線層５０の導電部５５とを精度良く接続することができる。従って、より微細なパターンを有する配線層５０を形成することが可能になる。また、基板２０に反りなどの変形が生じにくいので、配線層形成工程を複数回繰り返すことができ、このため、多層の配線層５０を得ることができる。
また、本実施の形態によれば、素子４０の素子基板４６と同一の無機材料を、基板２０が無機層２３において用いることができる。このことにより、素子４０の素子基板４６の熱膨張率と、基板２０の熱膨張率との差を小さくすることができる。このため、基板２０に素子４０を固定した後の工程において、例えば基板２０上に配線層５０を形成する工程において、温度変化に起因して基板２０と素子４０との間の固定部３５に応力が生じることを抑制することができる。このことにより、固定部３５にクラックなどの損傷が生じたり、固定部３５が基板２０又は素子４０から剥がれたりしてしまうことを抑制することができる。従って、電子デバイス１０の製造工程における不良発生率を低減することができ、また、電子デバイス１０の信頼性を向上させることができる。
また、本実施の形態においては、基板２０に形成された凹部２４Ａに素子４０を配置する。このため、平面上に素子４０を配置する場合に比べて、基板２０の第１面２１に平行な方向において素子４０の位置ずれが生じることを抑制することができる。また、基板２０の凹部２４Ａ及び素子４０のいずれもが平面視において矩形状の輪郭を有する場合、素子４０を基板２０に配置する際に素子４０が平面視において回転することを抑制することができる。すなわち、回転方向において素子４０の位置ずれが生じることを抑制することもできる。
素子４０の位置ずれを抑制するためには、基板２０の第１面２１に平行な方向における基板２０の凹部２４Ａの寸法Ｓ１と素子４０の寸法Ｓ２との差が小さいことが好ましい。寸法Ｓ１と寸法Ｓ２との差は、例えば１μｍ以上且つ１０００μｍ以下である。
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述した実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
（基板の凹部の第１変形例）
上述の本実施の形態においては、基板２０の凹部２４Ａの側面２６が基板２０の法線方向に平行である例を示したが、これに限られることはない。例えば、図５に示すように、凹部２４Ａの、基板２０の第１面２１に平行な方向における寸法Ｓ１は、第１面２１から第２面２２に向かうにつれて減少していてもよい。言い換えると、凹部２４Ａの側面２６は、順テーパ形状を有していてもよい。この場合、図６に示すように、凹部２４Ａの側面２６は、湾曲面を有していてもよい。
凹部２４Ａの側面２６にテーパ形状を持たせることにより、側面２６が基板２０の法線方向に平行である場合に比べて、側面２６が接着剤３６に接触する面積を増加させることができる。これによって、基板２０に対して素子４０をより強固に固定することができる。
また、凹部２４Ａの側面２６が順テーパ形状を有する場合、素子４０を凹部２４Ａに配置する際に、素子４０が凹部２４Ａの側面２６に沿って摺動して平面視における凹部２４Ａの中心に近づくことができる。このため、基板２０の第１面２１に平行な方向において素子４０の位置ずれが生じることを更に抑制することができる。
（基板の凹部の第２変形例）
図７又は図８に示すように、基板２０の凹部２４Ａの側面２６に段部２６１を形成してもよい。段部２６１とは、基板２０の第１面２１に平行な方向における凹部２４Ａの側面２６の位置を不連続に変化させる構造部である。段部２６１が設けられる場合、基板２０の第１面２１に平行な方向において、第１面２１側に位置する側面２６の位置と第２面２２側に位置する側面２６の位置とが異なるようになる。なお、段部２６１は、図７に示すように、第２面２２側に位置する側面２６が第１面２１側に位置する側面２６よりも平面視における凹部２４Ａの中心側に位置するように構成されたものであってもよい。若しくは、段部２６１は、図８に示すように、第１面２１側に位置する側面２６が第２面２２に位置する側面２６よりも平面視における凹部２４Ａの中心側に位置するように構成されたものであってもよい。
凹部２４Ａの側面２６に段部２６１を設けることにより、側面２６が接着剤３６に接触する面積を増加させることができる。また、段部２６１に起因するアンカー効果により、接着剤３６が剥がれにくくなる。このため、基板２０に対して素子４０をより強固に固定することができる。
（基板の凹部の第３変形例）
図９Ａ及び図９Ｂに示すように、基板２０の凹部２４Ａの側面２６に、平面視における凹部２４Ａの中心側に突出する突起２６２を形成してもよい。これによって、側面２６が接着剤３６に接触する面積を増加させることができる。また、段部２６１に起因するアンカー効果により、接着剤３６が剥がれにくくなる。このため、基板２０に対して素子４０をより強固に固定することができる。また、図９Ｂに示すように、基板２０の第１面２１に平行な方向において、基板２０に対する素子４０の位置をより精密に定めることができる。なお、突起２６２の少なくとも一部が、素子４０の側面４３に接触していてもよい。若しくは、突起２６２が素子４０の側面４３に接触していなくてもよい。また、突起２６２の形状が特に限られることはない。例えば、図９Ａ及び図９Ｂにおいては、突起２６２が半球形状を有する例を示したが、これに限られることはなく、突起２６２は、円錐形状や三角錐形状などの錐形状を有していてもよく、また、円錐台形状や三角錐台形などの錐台形状を有していてもよい。
（基板の第１変形例）
図１０に示すように、基板２０は、第２面２２側に形成されたフィン構造部２７を有してもよい。フィン構造部２７は、例えば、第２面２２側において第２面２２の法線方向に突出する複数の突起２７１を含む。フィン構造部２７を設けることにより、第２面２２側における基板２０の表面積を増加させることができる。このため、素子４０で発生した熱を第２面２２から周囲雰囲気へより効果的に放出することができる。
（基板の第２変形例）
図１１に示すように、基板２０は、第１面２１と第２面２２との間に形成された流路２８を有していてもよい。流路２８に冷媒を循環させることにより、素子４０で発生した熱をより効果的に外部に放出することができる。
（基板の第３変形例）
図１２に示すように、基板２０は、第２面２２を構成する伝熱層２９を有していてもよい。伝熱層２９は、無機層２３を構成する無機材料よりも高い熱伝導率を有する材料の層である。例えば、伝熱層２９はアルミニウム層である。伝熱層２９を設けることにより、素子４０で発生した熱を第２面２２から周囲雰囲気へより効果的に放出することができる。
（基板の第４変形例）
図１３に示すように、基板２０は、配線層５０の導電部５５に電気的に接続され、基板２０を第１面２１側から第２面２２側へ貫通する貫通電極部３０を有していてもよい。貫通電極部３０を設けることにより、素子４０の端子に基板２０の第２面２２側から電気的に接続することが可能になる。
（基板の第５変形例）
上述の本実施の形態においては、基板２０が凹部２４Ａを有し、凹部２４Ａに素子４０が収容される例を示した。本変形例においては、図１４に示すように、基板２０が貫通孔２４Ｂを有し、貫通孔２４Ｂに素子４０が収容される例について説明する。
図１４に示すように、基板２０の貫通孔２４Ｂは側面２６を有する。素子４０は、貫通孔２４Ｂの側面２６と素子４０の側面４３との間に設けられた接着剤３６によって、基板２０に固定される。ここで、上述の本実施の形態において述べたように、基板２０が無機層２３を含むので、高い接着性を有する樹脂を用いて接着剤３６を構成することができる。このため、本変形例のように素子４０の第２面４２が基板２０に固定されていない場合であっても、素子４０を基板２０に強固に固定することができる。
本変形例による基板２０は、例えば、上述の切削工程を、基板２０の第１面２１側に形成された凹部２４Ａが第２面２２につながって凹部２４Ａが貫通孔２４Ｂとなるまで継続することにより、得られる。本変形例によれば、基板２０の厚みをより小さくすることにより、より小型の電子デバイス１０を得ることができる。
なお、凹部２４Ａの側面２６に関して挙げた上述の第１変形例乃至第３変形例はいずれも、貫通孔２４Ｂの側面２６にも適用され得る。
（電子デバイスの第１変形例）
上述の本実施の形態及び各変形例においては、基板２０が凹部２４Ａ又は貫通孔２４Ｂを有し、凹部２４Ａ又は貫通孔２４Ｂに素子４０が収容される例を示した。しかしながら、これに限られることはなく、図１５に示すように、基板２０の第１面２１上に素子４０が設けられていてもよい。この場合、素子４０は、基板２０の第１面２１と素子４０の第２面４２との間に設けられた接着剤３６によって、基板２０に固定される。
本変形例においても、基板２０が無機層２３を含むので、高い接着性を有する樹脂を用いて接着剤３６を構成することができる。このため、素子４０を基板２０に強固に固定することができる。
（素子の第１変形例）
上述の本実施の形態においては、素子４０の側面４３が第１面４１の法線方向に平行である例を示したが、これに限られることはない。例えば、図１６に示すように、素子４０の側面４３に段部４３１を形成してもよい。段部４３１とは、第１面４１に平行な方向における素子４０の側面４３の位置を不連続に変化させる構造部である。段部４３１が設けられる場合、第１面４１に平行な方向において、第１面４１側に位置する側面４３の位置と第２面４２側に位置する側面４３の位置とが異なるようになる。なお、段部４３１は、図１６に示すように、第１面４１側に位置する側面４３が第２面４２側に位置する側面４３よりも平面視における素子４０の中心側に位置するように構成されたものであってもよい。若しくは、図示はしないが、段部４３１は、第２面４２側に位置する側面４３が第１面４１側に位置する側面４３よりも平面視における素子４０の中心側に位置するように構成されたものであってもよい。
素子４０の側面４３に段部４３１を設けることにより、側面４３が接着剤３６に接触する面積を増加させることができる。また、段部４３１に起因するアンカー効果により、接着剤３６が剥がれにくくなる。このため、基板２０に対して素子４０をより強固に固定することができる。
図１７は、素子４０の側面４３に段部４３１を設ける方法の一例を示す図である。図１７において、符号４８は、機能層４７が形成された素子基板４６を第１面４１側から切断する第１カッターであり、符号４９は、機能層４７が形成された素子基板４６を第２面４２側から切断する第２カッターである。図１７に示すように、第１カッター４８の幅Ｗ１と第２カッター４９の幅Ｗ２とを異ならせることにより、素子４０の側面４３に段部４３１を設けることができる。
（素子の第２変形例）
図１８に示すように、素子４０の側面４３に、平面視における素子４０の中心側に突出する突起４３２を形成してもよい。これによって、素子４０の側面４３が接着剤３６に接触する面積を増加させることができる。また、突起４３２に起因するアンカー効果により、接着剤３６が剥がれにくくなる。このため、基板２０に対して素子４０をより強固に固定することができる。
貫通電極基板が搭載される製品の例
図１９は、本開示の実施形態に係る電子デバイス１０が搭載されることができる製品の例を示す図である。本開示の実施形態に係る電子デバイス１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０等に搭載される。
１０ 電子デバイス
２０ 基板
２１ 第１面
２２ 第２面
２３ 無機層
２４Ａ 凹部
２４Ｂ 貫通孔
２５ 底面
２６ 側面
２６１ 段部
２６２ 突起
２７ フィン構造部
２７１ 突起
２８ 流路
２９ 伝熱層
３０ 貫通電極部
３５ 固定部
３６ 接着剤
４０ 素子
４１ 第１面
４２ 第２面
４３ 側面
４３１ 段部
４３２ 突起
４６ 素子基板
４７ 機能層
４８ 第１カッター
４９ 第２カッター
５０ 配線層
５１ 第１配線層
５２ 第２配線層
５３ 第３配線層
５４ 絶縁層
５５ 導電部
５６ 被覆層
６１ 第１カッター
６２ 第２カッター

Claims (19)

  1. 第１面及び前記第１面の反対側に位置する第２面を含むとともに無機層を有する基板を準備する準備工程と、
    前記第１面側から前記基板に素子を固定する固定工程と、
    前記素子に電気的に接続された導電部を含む配線層を形成する配線層形成工程と、を備え、
    前記配線層形成工程は、前記基板の法線方向に沿って前記導電部を見た場合に前記導電部が前記素子と重なる領域から、前記重なる領域の外側へ延びるよう、前記導電部を形成する、電子デバイス製造方法。
  2. 前記準備工程は、凹部が形成された前記基板を準備し、
    前記固定工程は、前記素子を前記凹部に固定する、請求項１に記載の電子デバイス製造方法。
  3. 前記準備工程は、前記第１面に平行な方向における寸法が前記第１面から前記第２面に向かうにつれて減少する前記凹部が形成された前記基板を準備する、請求項２に記載の電子デバイス製造方法。
  4. 前記準備工程は、その側面に段部が設けられた前記凹部が形成された前記基板を準備する、請求項２又は３に記載の電子デバイス製造方法。
  5. 前記準備工程は、その側面に突起が設けられた前記凹部が形成された前記基板を準備する、請求項２又は３に記載の電子デバイス製造方法。
  6. 前記固定工程は、シリコーン系樹脂、ビスマレイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ウレタン系樹脂、ゴム系樹脂、導電性樹脂、又は複数の導電性粒子を含む接着剤を用いて、前記基板に前記素子を固定する、請求項１乃至５のいずれか一項に記載の電子デバイス製造方法。
  7. 前記電子デバイス製造方法は、前記素子を前記凹部に固定した後、前記基板を前記第２面側から削る切削工程を更に備える、請求項２乃至６のいずれか一項に記載の電子デバイス製造方法。
  8. 第１面及び前記第１面の反対側に位置する第２面を含むとともに無機層を有する基板と、
    前記基板に固定された素子と、
    前記素子に電気的に接続された導電部を含む配線層と、を備え、
    前記配線層の前記導電部は、前記基板の法線方向に沿って前記導電部を見た場合に前記素子と重なる領域から、前記重なる領域の外側へ延びている、電子デバイス。
  9. 前記基板は、前記素子を収容する凹部又は貫通孔を有する、請求項８に記載の電子デバイス。
  10. 前記基板の前記凹部又は貫通孔の、前記第１面に平行な方向における寸法は、前記第１面から前記第２面に向かうにつれて減少する、請求項９に記載の電子デバイス。
  11. 前記基板の前記凹部又は貫通孔の側面に段部が設けられている、請求項９又は１０に記載の電子デバイス。
  12. 前記基板の前記凹部又は貫通孔の側面に突起が設けられている、請求項９又は１０に記載の電子デバイス。
  13. 前記基板は、前記第２面側に形成されたフィン構造部を有する、請求項８乃至１２のいずれか一項に記載の電子デバイス。
  14. 前記基板は、前記第１面と前記第２面との間に形成された流路を有する、請求項８乃至１３のいずれか一項に記載の電子デバイス。
  15. 前記基板は、前記第２面を構成する伝熱層を有する、請求項８乃至１４のいずれか一項に記載の電子デバイス。
  16. 前記基板は、前記配線層の前記導電部に電気的に接続され、前記基板を前記第１面側から前記第２面側へ貫通する貫通電極部を有する、請求項８乃至１５のいずれか一項に記載の電子デバイス。
  17. 前記素子の側面に段部が設けられている、請求項８乃至１６のいずれか一項に記載の電子デバイス。
  18. 前記素子の側面に突起が設けられている、請求項８乃至１７のいずれか一項に記載の電子デバイス。
  19. 前記電子デバイスは、前記基板と前記素子との間に設けられ、シリコーン系樹脂、ビスマレイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ウレタン系樹脂、ゴム系樹脂、導電性樹脂、又は複数の導電性粒子を含む接着剤を更に備える、請求項８乃至１８のいずれか一項に記載の電子デバイス。
JP2016072682A 2016-03-31 2016-03-31 電子デバイス及びその製造方法 Active JP6761592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016072682A JP6761592B2 (ja) 2016-03-31 2016-03-31 電子デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016072682A JP6761592B2 (ja) 2016-03-31 2016-03-31 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017183649A true JP2017183649A (ja) 2017-10-05
JP6761592B2 JP6761592B2 (ja) 2020-09-30

Family

ID=60006457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016072682A Active JP6761592B2 (ja) 2016-03-31 2016-03-31 電子デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP6761592B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200104782A (ko) * 2019-02-27 2020-09-04 주식회사 네패스 반도체 패키지 및 반도체 패키지 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230085411A1 (en) * 2021-09-16 2023-03-16 Intel Corporation Glass core with cavity structure for heterogeneous packaging architecture
US20230207439A1 (en) * 2021-12-23 2023-06-29 Adel A. Elsherbini Package architecture with in-glass blind and through cavities to accommodate dies

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794625A (ja) * 1993-09-24 1995-04-07 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JPH07312474A (ja) * 1994-05-18 1995-11-28 Toyota Autom Loom Works Ltd 電子部品の搭載構造
JP2006179733A (ja) * 2004-12-24 2006-07-06 Casio Comput Co Ltd 多層配線基板およびその製造方法
JP2008010705A (ja) * 2006-06-30 2008-01-17 Phoenix Precision Technology Corp チップ埋め込み基板のパッケージ構造
CN101188220A (zh) * 2006-11-21 2008-05-28 育霈科技股份有限公司 具晶粒接收凹孔的晶片级封装
CN101656244A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
WO2011125354A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板
JP2012109297A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2013535834A (ja) * 2010-07-23 2013-09-12 テッセラ，インコーポレイテッド 組立て後に平坦化される超小型電子素子
US20140252655A1 (en) * 2013-03-05 2014-09-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
JP2015038962A (ja) * 2013-07-16 2015-02-26 ソニー株式会社 配線基板および配線基板の製造方法、並びに、部品内蔵ガラス基板および部品内蔵ガラス基板の製造方法。
JP2015128154A (ja) * 2013-11-29 2015-07-09 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置
JP2016504751A (ja) * 2012-10-09 2016-02-12 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． ポリマー内への薄型チップの埋込み

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794625A (ja) * 1993-09-24 1995-04-07 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JPH07312474A (ja) * 1994-05-18 1995-11-28 Toyota Autom Loom Works Ltd 電子部品の搭載構造
JP2006179733A (ja) * 2004-12-24 2006-07-06 Casio Comput Co Ltd 多層配線基板およびその製造方法
JP2008010705A (ja) * 2006-06-30 2008-01-17 Phoenix Precision Technology Corp チップ埋め込み基板のパッケージ構造
CN101188220A (zh) * 2006-11-21 2008-05-28 育霈科技股份有限公司 具晶粒接收凹孔的晶片级封装
CN101656244A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
WO2011125354A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板
JP2013535834A (ja) * 2010-07-23 2013-09-12 テッセラ，インコーポレイテッド 組立て後に平坦化される超小型電子素子
JP2012109297A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2016504751A (ja) * 2012-10-09 2016-02-12 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． ポリマー内への薄型チップの埋込み
US20140252655A1 (en) * 2013-03-05 2014-09-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
JP2015038962A (ja) * 2013-07-16 2015-02-26 ソニー株式会社 配線基板および配線基板の製造方法、並びに、部品内蔵ガラス基板および部品内蔵ガラス基板の製造方法。
JP2015128154A (ja) * 2013-11-29 2015-07-09 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200104782A (ko) * 2019-02-27 2020-09-04 주식회사 네패스 반도체 패키지 및 반도체 패키지 제조 방법
KR102294984B1 (ko) * 2019-02-27 2021-08-30 주식회사 네패스 반도체 패키지 및 반도체 패키지 제조 방법

Also Published As

Publication number Publication date
JP6761592B2 (ja) 2020-09-30

Similar Documents

Publication Publication Date Title
TWI826965B (zh) 貫通電極基板及其製造方法、以及安裝基板
JP6441025B2 (ja) 半導体チップの製造方法
KR101782348B1 (ko) 챔퍼드 코너를 갖는 마이크로전자 다이
JP6462747B2 (ja) 半導体チップ及び半導体装置
JP2017162876A (ja) 半導体パッケージの製造方法
JP6761592B2 (ja) 電子デバイス及びその製造方法
JP2022020706A (ja) 貫通電極基板及び実装基板
US8426303B2 (en) Manufacturing method of semiconductor device, and mounting structure thereof
JP2019016733A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
JP7010314B2 (ja) 貫通電極基板
JP6658846B2 (ja) 貫通電極基板
JP6435893B2 (ja) 貫通電極基板の製造方法
TW201739688A (zh) 半導體結構及其製造方法
JP2008159694A (ja) 電子部品の製造方法
JP2017073413A (ja) インターポーザ、インターポーザの製造方法、インターポーザを用いた半導体装置
JP2016225360A (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
TW202412197A (zh) 貫通電極基板及其製造方法、以及安裝基板
JP2008047805A (ja) 半導体素子、半導体装置、および、素子製造方法
JP2005317738A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2017069411A (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200820

R150 Certificate of patent or registration of utility model

Ref document number: 6761592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150