JP2015038962A - 配線基板および配線基板の製造方法、並びに、部品内蔵ガラス基板および部品内蔵ガラス基板の製造方法。 - Google Patents

配線基板および配線基板の製造方法、並びに、部品内蔵ガラス基板および部品内蔵ガラス基板の製造方法。 Download PDF

Info

Publication number
JP2015038962A
JP2015038962A JP2014096477A JP2014096477A JP2015038962A JP 2015038962 A JP2015038962 A JP 2015038962A JP 2014096477 A JP2014096477 A JP 2014096477A JP 2014096477 A JP2014096477 A JP 2014096477A JP 2015038962 A JP2015038962 A JP 2015038962A
Authority
JP
Japan
Prior art keywords
glass
glass substrate
wiring
component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014096477A
Other languages
English (en)
Other versions
JP6308007B2 (ja
JP2015038962A5 (ja
Inventor
俊 御手洗
Takashi Mitarai
俊 御手洗
周作 柳川
Shusaku Yanagawa
周作 柳川
眞仁 六波羅
Masahito Rokuhara
眞仁 六波羅
修一 岡
Shuichi Oka
修一 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014096477A priority Critical patent/JP6308007B2/ja
Priority to CN201410325675.3A priority patent/CN104299916B/zh
Priority to US14/327,389 priority patent/US9723724B2/en
Publication of JP2015038962A publication Critical patent/JP2015038962A/ja
Publication of JP2015038962A5 publication Critical patent/JP2015038962A5/ja
Priority to US15/634,976 priority patent/US10410884B2/en
Application granted granted Critical
Publication of JP6308007B2 publication Critical patent/JP6308007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】大型の部品や耐熱性を備えていない部品をも内蔵する部品内蔵ガラス基板を構成し、機器本体を小型で薄型のものにできるようにする。【解決手段】部品実装基板と貼り合わされる配線基板に、部品実装基板上に実装される部品の形状に合わせた貫通孔やキャビティを設けて、光硬化樹脂により貼り合わせることで、部品内蔵ガラス基板を構成する。これにより、大型の部品や耐熱性を備えていない部品をも内蔵するガラス基板を構成することが可能になると共に、基板を、そのまま筐体の外装とすることができるので、さらに、電子機器を薄型で小型のものとすることができる。本技術は、スマートフォンに適用することができる。【選択図】図５

Description

本技術は、配線基板および配線基板の製造方法、並びに、部品内蔵ガラス基板および部品内蔵ガラス基板の製造方法に関し、特に、配線基板上に設けられる能動素子の特性変動を抑制できるようにした配線基板および配線基板の製造方法、並びに、部品内蔵ガラス基板および部品内蔵ガラス基板の製造方法に関する。
TFT（Thin Film Transistor）などの能動素子を全面に備えたガラス配線基板は、アクティブマトリクス型の液晶ディスプレイや有機EL（Electro-Luminescence）ディスプレイなどに広く用いられている。これらのディスプレイは、テレビ放送のハイビジョン化に伴って大画面化が進み、これらのパネル製造に用いられるマザーガラスも年々大型化が進み、現在では第10世代と呼ばれる2880×3130mmというサイズでも製造されている。
一方、IC（Integrated Circuit）のパッケージに用いられるインタポーザ基板は、有機樹脂基板で行き詰まりを見せた配線の微細加工が、Si（Silicon）基板を用いることで可能となり、高性能ICのパッケージ形態として実用化が始まった。
しかしながら、このSi基板からなるインタポーザ基板は高コストであるため、一部のハイエンド商品を除き、他のICパッケージへの展開の阻害要因となっていた。そこで、上述のディスプレイ用途で進展してきた“微細配線可能な大型ガラス基板”を、取り数拡大による低コスト化が可能となるインタポーザ基板として用いることへの期待が高まってきた。
この期待の背景の一つに、ガラス基板への貫通孔加工技術の進展があげられる。インタポーザ用途としてガラス基板を用いるには、表裏の配線間を接続するために基板を貫通する貫通電極（TGV:Through Glass Via）が必要であり、多数の微細な貫通孔をガラス基板に安価に形成できる実用的な加工技術が望まれていた。ガラスに微細な孔を開ける従来技術としては、レーザを用いたAbrasionによる開口があるが、大量の貫通孔（ビア）開口が必要なインタポーザ用途では、処理時間や逐次処理によるその積算から、実用的な製造はほぼ不可能であった。近年、これに代わる技術として、放電加工や感光性ガラスを使った貫通孔開口技術が進展してきた。
この貫通孔開口技術としては、例えば、Focused Electrical Dischargingという加工方法が上げられる。このFocused Electrical Dischargingという加工方法によれば、ガラス基板に1msec/via以下の短時間で貫通孔を開口することが可能となっている（非特許文献１参照）。この加工方法では、貫通孔開口後に、開口部の応力緩和のために、ガラスの軟化点付近での熱処理が必要である。
また、その他にも貫通孔開口技術として、感光性ガラスを用いて貫通孔を形成する技術も開発されている（非特許文献２，３参照）。
45th International Symposium on Microelectronics (IMAPS 2012), Proceedings, TP13, 2012 NEW GLASS, p75-80, Vol.22, No.1, 2007 45th International Symposium on Microelectronics (IMAPS 2012), Proceedings, TP12, 2012
前述したガラスへの貫通孔開口技術は、その後の貫通孔内への金属充填工程を含めたTGV（Through Glass Via）の形成に主として用いられる。インタポーザ用途としてこのTGV付基板を用いる場合、その製造方法はほぼ、TGV形成工程を経て、配線工程に進む（いわゆるVia-Firstプロセス）。これは前述の貫通孔開口技術が、配線工程の耐熱性を越える熱処理が必要な場合が多いことや、TGV内に充填した金属がその後の配線工程に対する汚染源とはならず、場合によってはTGV内への金属充填を１層目の配線層と兼ねることができる等、プロセスの整合性が高いためである。
ところが、このVia-Firstプロセスを用いたTGV付ガラス配線基板にTFTなどの能動素子を形成する場合、TGVに用いられる金属材料は、能動素子の特性変動に影響する汚染源となってしまう。例えば、SiインタポーザにおけるTSV（Through Silicon Via）の充填材料として実績のあるCu（銅）は、金属の中でも低抵抗でありTGV用途としても有望な材料である。
しかしながら、これが汚染源として存在するとTFTの閾値電圧をばらつかせる要因となり、これを吸収するために動作電圧を増大させると消費電力が増大してしまう。また、LSI（Large Scale Integration）の製造ラインとは異なり、大型のTFT製造ラインでは、金属汚染に対する有効な洗浄技術や設備は一般的ではなく、このような環境下で、Cu等の金属を下地に形成した基板を用いて、その上に形成するTFTへの汚染を防止するのは、非常に困難である。
従来、ディスプレイ用途としてのTFT基板は、マザーガラスの片面にTFTや配線を形成するだけであり、TGVは不要であった。しかしながら、今後のさらなる大判化や狭額縁化に向けて、高歩留りを維持するサイズのパネルを複数接続して大型化する技術や、パネルの裏面側へのICや部品の実装など、TGVを用いて裏面側へ配線を引き出す技術への期待はディスプレイ用途においても高まっている。
以上述べてきた通り、ガラスへの貫通孔開口の実用化技術に基づくTGVのVia-Firstプロセスは、インタポーザ基板用途とは整合するものの、TFTなどの能動素子をTGV基板上に形成する用途に対しては、TGVに充填される金属材料が汚染源となるために事実上用いることができない。
これらの対策の一つとして、汚染源となる金属材料を能動素子形成後に貫通孔内に充填するという製造方法も考えられる。しかしながら、貫通孔の空いた基板に能動素子や配線を形成するには、その工程流動のために別の代替材料を充填する等して、ガラス基板を平坦化しておく必要がある。目的は異なるが、例えば、シリコン基板に対して、予め貫通孔よりも大きい貫通孔を開けておき、そこに樹脂などの除去容易な代替材料を充填しておき、後からこの樹脂を加工することで微細な貫通孔を容易に形成する手法も提案されている。このような先行事例から、TGVに関しても銅のような金属材料に代わり、樹脂などの代替材料を仮に充填しておき、能動素子や配線形成後に代替材料を除去して、金属材料を充填するという方法も考えることができる。
しかしながら、このような製造方法では、代替材料の充填やその後の平坦化、樹脂の除去など、複数の追加工程が必要となる。また、除去が容易な樹脂等の材料は一般に耐熱性が低いため、TFTを上層に形成できないか、低温で形成できるものに限定される。さらに樹脂材料はガラスに比べて熱膨張係数が高いため、工程内での加熱・冷却によって充填した形状のまま貫通孔方向に伸縮が発生し、この上層に形成する配線へのダメージが懸念される。
本技術は、このような状況に鑑みてなされたものであり、特に、ガラス基板に貫通電極（TGV）を形成しても、工程において生じる金属汚染に基づいた能動素子の特性変動の影響を低減し、より安定的に動作できるようにするものである。
本技術の第１の側面の配線基板の製造方法は、貫通電極を含む配線を有する、ガラス基板からなる配線基板の製造方法であって、前記配線基板を貫通するパターン化された変質層を形成し、前記変質層を形成した後の、前記配線基板表面に、前記配線を形成し、前記変質層を除去した空洞内に電極材料を充填することにより、前記配線基板の表面の配線と裏面側の配線とを接続する前記貫通電極を形成する。
前記ガラス基板は、マスクを介した露光および熱処理により、前記パターン化された変質層の形成が可能な感光性ガラスより構成されるようにすることができる。
前記ガラス基板は、非感光性ガラスより構成され、マスクを介した露光および熱処理により、前記パターン化された変質層が形成されるようにすることができる。
前記パターン化された変質層は、集光されたレーザパルス照射により形成されるようにすることができる。
前記パターン化された変質層は、前記ガラスと選択性のある薬液により除去されるようにすることができる。
前記配線基板には、前記貫通電極および配線に加えて、さらに、能動素子を含ませるようにすることができる。
前記パターン化された変質層の熱膨張係数と、それ以外の領域の非変質層の熱膨張係数の差は略5ppm/℃より小さくすることができる。
本技術の配線基板は、請求項１に記載の製造方法により生成されるようにすることができる。
本技術の第１の側面においては、貫通電極を含む配線を有する、ガラス基板からなる配線基板の製造方法であって、前記配線基板を貫通するパターン化された変質層が形成され、前記変質層が形成された後の、前記配線基板表面に、前記配線が形成され、前記変質層が除去された空洞内に電極材料が充填されることにより、前記配線基板の表面の配線と裏面側の配線とが接続される前記貫通電極が形成される。
本技術の第２の側面の部品内蔵ガラス基板の製造方法は、第１のガラス配線基板と、部品実装した第２のガラス配線基板との組み合わせにより構成される。
前記第１および第２のガラス配線基板は、光硬化性樹脂によって接着されるようにすることができる。
前記第１および第２のガラス配線基板を接着する樹脂を塗布および圧着する際、凸形状または凹形状からなる塗布領域の広がりを制限するための構造が前記第１または第２のガラス基板上に形成されているようにすることができる。
前記第１のガラス配線基板には、上下の配線接続のための貫通電極と、前記第２のガラス配線基板に搭載される部品の大きさに応じた貫通孔およびキャビティを含ませるようにすることができる。
前記第１および第２のガラス配線基板の基材は感光性ガラスとすることができる。
能動素子チップを搭載する前記第２のガラス実装基板の基材の熱膨張係数と、前記能動素子チップの材料の熱膨張係数との差が10ppm/℃以内とすることができる。
前記第１のガラス実装基板に搭載される部品は、半導体装置、受動素子、システム構成に必要な全ての表面実装可能な部品であり、かつ表面実装不可能な部品搭載のための接続部を設けるようにすることができる。
電子機器の筐体面を構成する外層面をさらに含ませるようにすることができる。
化学強化ガラスからなる外装面をさらに含ませるようにすることができる。
外層面に向けて、表示デバイスが実装されているようにすることができる。
搭載した発熱部品を冷却するための冷媒を流す流路を内層に含ませるようにすることができる。
搭載する半導体装置の周囲に金属シールドが配置されているようにすることができる。
前記金属シールドは、前記搭載する半導体装置を覆う前記第１のガラス配線基板のキャビティ内壁に形成された金属膜と、その他の配線層に相当する金属によって構成されているようにすることができる。
前記金属シールドは、前記搭載する半導体装置の上下にある配線層に相当する金属と、前記半導体装置を覆う第１のガラス配線基板のキャビティを囲むように配置された貫通電極とから構成されているようにすることができる。
一部に、レンズ構造が形成されているようにすることができる。
本技術の部品内蔵ガラス基板は、請求項９に記載の部品内蔵ガラス基板の製造方法により製造される。
本技術の第２の側面は、第１のガラス配線基板と、部品実装した第２のガラス配線基板との組み合わせにより構成される。
本技術の第１の一側面によれば、配線基板を構成するに当たり、ガラス基板に貫通電極（TGV）を形成しても、工程において生じる金属汚染に基づいた能動素子の特性変動の影響を低減し、能動素子を、より安定的に動作させることが可能となる。
また、第２の側面によれば、高さの異なる部品を同時にガラス基板に内蔵させることが可能となる。
従来のTGVを含む配線基板の製造方法を説明する図である。 本技術の第１の実施の形態である配線基板製造方法を説明するフローチャートである。 本技術の配線基板製造方法を説明する図である。 有機EL用の基板の例を説明する図である。 本技術の第２の実施の形態である部品内蔵ガラス基板の構成を説明する図である。 図５の部品内蔵ガラス基板からなる配線基板製造方法を説明するフローチャートである。 図５の部品内蔵ガラス基板からなる配線基板製造方法を説明する図である。 部品搭載基板と配線基板とを積層して貼り合せる際に接着剤が、部品が搭載された領域に侵入するのを防止する構成を説明する図である。 部品搭載基板と配線基板との積層処理を説明するフローチャートである。 内部に冷却用の流路を構成する例を説明する図である。 金属シールドを構成する例を説明する図である。 本技術の部品搭載ガラス基板を利用した薄型のスマートフォンを構成する例を説明する図である。 本技術の部品搭載ガラス基板に複数のレンズを積層して構成する例を説明する図である。
なお、説明は以下の順序で行う。
１．第１の実施の形態（特性変動を抑制した貫通電極を形成する例）
２．第２の実施の形態（部品内蔵ガラス基板を形成する例）
＜１．第１の実施の形態＞
＜特性変動を抑制した貫通電極の形成＞
＜Via-Firstプロセス＞
まず、図１を参照して、一般的なVia-Firstプロセスによる貫通電極付ガラス基板の作成方法の詳細について説明する。尚、図１においては、工程に対応したガラス基板Ｇの状態ａ乃至ｇが示されており、それぞれガラス基板Ｇの側面断面であり、図１中の上方の面がガラス基板Ｇの表面であり、図中の下方の面がガラス基板Ｇの裏面である。
ガラス基板Ｇは、まず、図１の最上段の状態ａで示されるように、１枚のガラス板として用意される。すなわち、状態ａにおいては、板状のまま、何の処理もなされていない。
次に、図１の上から２段目の状態ｂで示されるように、第１の工程において、Focused Electrical Discharging加工方法、または感光性ガラスに紫外線を照射する加工方法等により、ガラス基板Ｇに対して、貫通孔（via）ｖ１，ｖ２が形成される。
さらに、図１の上から３段目の状態ｃで示されるように、第２の工程において、この貫通孔ｖ１，ｖ２に、金属が充填されることにより、ガラス基板Ｇに対して貫通電極（TGV：Through Glass Via）Ｍ１，Ｍ２が構成される。このように金属により貫通電極Ｍ１，Ｍ２が構成されることにより、以降の処理においては、貫通孔ｖ１，ｖ２が存在しない１枚板の状態で加工することが可能となる。
続いて、図１の下から２段目の状態ｄで示されるように、第３の工程において、このガラス基板Ｇの表面にトランジスタ等の能動素子および配線からなる配線層Ｌ１が形成される。
最後に、図１の最下段の状態ｅで示されるように、ガラス基板Ｇの裏面側の配線層Ｌ２が構成されることにより、ガラス基板Ｇの表面側の配線層Ｌ１と、裏面側の配線層Ｌ２とが、貫通電極Ｍ１，Ｍ２により電気的に接続された配線基板が完成する。
以上のような処理により、ガラス基板Ｇに能動素子および配線層が形成される。
しかしながら、このVia-Firstプロセスでは、TGVが形成される際、すなわち、貫通電極Ｍ１，Ｍ２を形成する際に用いられる金属材料が、配線層Ｌ１の能動素子の特性変動に影響を与える汚染源となる。この結果、能動素子が、例えば、TFT（Thin Film Transistor）であるような場合、閾値電圧がばらついてしまう要因となる恐れがある。また、この閾値電圧のばらつきは、動作電圧を増大させることで吸収することが可能ではあるが、動作電圧の増大は消費電力の増大を招く。さらに、大型のTFT製造ラインでは、LSIの製造ラインとは異なり、金属汚染に対する有効な洗浄技術や設備が一般的ではないので、Cu等の金属を下地にした基板を用いて、その上にTFTを形成する際に、TFTへの汚染を防止するのは非常に困難である。
＜配線基板製造処理＞
次に、図２のフローチャートを参照して、本技術を適用した配線基板製造処理について説明する。
ステップＳ１１において、まず、図３の最上段の状態ａで示されるように、ガラス基板Ｇの基板洗浄が行われ、貫通電極パターンを配した石英/Crマスクが用いられて、波長310nmの光源により貫通孔形成部が露光され、これにより貫通孔形成部に変質層ＤＬが形成される。ガラス基板Ｇは、感光性ガラスにより構成されており、光源により露光されることで変質層ＤＬが形成される。
ここで感光性ガラスとは、SiO2-Li2O-Al2O3系ガラスに、感光性金属として少量のAu、Ag、Cu、さらに増感剤としてCeO2を含んだガラスを指すことが一般的である。感光性ガラスからなるガラス基板Ｇにおける貫通孔形成部に、紫外線が照射されることによって、酸化還元反応によって金属原子が生じ、さらに加熱されることにより、金属原子が凝集されてコロイドが形成され、このコロイドを結晶核にしてLi2O・SiO2（メタケイ酸リチウム）の結晶が成長する。このメタケイ酸リチウムはHF（フッ化水素）に容易に溶解し、紫外線の照射されたガラス部分と、紫外線の照射されていないガラス部分とを比較すると数十倍の溶解速度の差がある。この溶解速度差を利用することにより、後述処理で、選択的エッチングが可能となり、機械加工を用いることなく貫通孔等の微細な加工物を形成し、貫通電極（TGV）に供することが可能となる。
ステップＳ１２において、この露光したガラス基板Ｇが、その材料特性に応じて500乃至600℃程度の温度で熱処理される（ベークされる）。すなわち、このステップＳ１１，Ｓ１２の処理により、ガラス基板Ｇ上には、変質層ＤＬからなる貫通電極パターンが形成される。
ステップＳ１３において、図３の上から２段目の状態ｂで示されるように、ガラス基板ＧのTFT形成面側（図中上方側）に、HF溶液と選択性のある絶縁膜が、貫通孔開口のエッチングストッパ層Ｌ１１として全面に形成される。エッチングストッパ層Ｌ１１としては、例えば、プラズマCVD（Chemical Vapor Deposition）によるSiN膜を用いるようにしてもよいし、HF溶液と選択比のある絶縁膜であれば、その他の膜であっても良い。また、別のガラス材料や方法により貫通孔形成部を構成する変質層ＤＬをエッチングする溶液が異なる場合、エッチングストッパ層Ｌ１１は、その溶液に応じた材料を用いられることになる。
さらに、エッチングストッパ層Ｌ１１は、後述の配線部を、貫通孔形成部を構成する変質層ＤＬのエッチング溶液から保護するためのものなので、必ずしも全面に形成する必要はない。例えば、図３の状態ｃ’のエッチングストッパ層Ｌ１１’で示されるように、貫通孔形成部である変質層ＤＬと、変質層ＤＬと接する配線および画素電極Ｅ１の間に限定して配置されるようにしてもよい。さらに、この場合、エッチングストッパ層Ｌ１１は絶縁膜である必要はなく、HF溶液に対して溶解しにくい金属や導電性材料であってもよい。また、配線の底面に配された材料そのものにエッチング耐性がある場合、図３の状態ｂ，ｃ’で示されるようなエッチングストッパ層Ｌ１１，Ｌ１１’は不要である。
ステップＳ１４において、図３の上から３段目の状態ｃで示されるように、ガラス基板Ｇの表面側に、配線および画素電極Ｅ１、TFTＥ２、並びに、保護膜Ｌ１２が形成されて、アレイ基板が生成される。より詳細には、標準的なTFT層、配線層、および画素電極の形成プロセスの場合、まず金属膜が蒸着されて、エッチングによってゲート電極と蓄積コンデンサ用電極が形成される。次に、CVDによって絶縁膜(SiO2,SiNx)が全面に形成され、CVDによってゲートとなるアモルファスシリコン(a-Si)層が連続して堆積されることにより、50nm厚程度まで形成される。続いてエッチングによってチャネル保護膜(SiNx)が形成され、さらに電極との接続性向上とリーク電流の低減のために、燐ドープの半導体層(n+a-Si)が形成された後、３層金属膜(Mo-Al-Mo)が蒸着されて、エッチングによってドレイン層とソース層とが形成される。さらに続いてCVDによって保護膜(SiNx)Ｌ１２が全面に形成されて、エッチングによってコンタクト孔が形成される。最後にスパッタリングによって酸化インジウムチタン(ITO)膜が全面に蒸着されて、エッチングによって不要な部分が除去されることにより、サブ画素電極が形成される。
ステップＳ１５において、図３の上から４段目の状態ｄで示されるように、以降の貫通電極形成工程における、配線および画素電極Ｅ１、TFTＥ２、並びに、保護膜Ｌ１２へのダメージを防止するため、ガラス基板ＧのTFT形成面側に保護フィルム層Ｌ１３が貼り付けられる。ここではHF溶液に対する保護フィルム層Ｌ１３が形成されることになるが、一般的なガラスパネル工程ではガラスカット後の端面処理がHF溶液による溶解で行われており、この際に使用されるガラス表面保護シートがそのまま用いられる。また、保護フィルム層Ｌ１３は、貼り付ける保護フィルムではなく、塗布により形成される液状レジスト等を保護膜にしてもよい。
ステップＳ１６において、ガラス基板Ｇの裏面側に配線および電極等が形成される。尚、ステップＳ１６における処理は、ガラス基板Ｇの表面に施す処理と同様であるので、その説明は省略する。また、裏面側に電極等を構成する必要が無い場合、さらに貫通孔Ｖへの金属膜形成の後、または、同時に裏面側配線を形成する場合は、ステップＳ１６の処理はスキップされ、後述のステップＳ１９にて行われる。
ステップＳ１７において、図３の下から３段目の状態ｅで示されるように、ガラス基板Ｇは、表面側を保護フィルム層Ｌ１３で保護した状態で、HF溶液（例えば10:1希釈のもの）へ浸漬され、ガラス基板Ｇの露光部分、すなわち、変質層ＤＬの溶解により、ガラス基板Ｇを貫通する貫通孔Ｖが形成される。なお、ステップＳ１６の処理で裏面側配線が形成されている場合は、貫通孔Ｖ周辺を除いて、表面側と同様な保護膜またはシートを裏面側にも形成しておく必要がある。
ステップＳ１８において、貫通孔Ｖの底部のエッチング保護膜（本実施例ではSiN）であるエッチングストッパ層Ｌ１１が、エッチングにより除去されて、裏面へ引き出す配線とのコンタクトが開口される。
尚、エッチング方法はウェットでもドライでもよいが、その後の貫通孔Ｖへの金属膜形成の際のカバレッジ形状の観点から、ドライによる異方性エッチングが望ましい。
ステップＳ１９において、図３の下から２段目の状態ｆで示されるように、貫通孔Ｖに金属が充填されて、引出配線となる貫通電極ＴＥ、および、ガラス基板Ｇの裏面側配線ＢＥが金属膜により形成される。この処理は、具体的には、例えば、スパッタリング法によるシード層の形成と、その後の電解メッキによるCu膜の形成が用いられるようにしてもよい。また、Cuメッキ前にドライフィルムレジストにより裏面側の配線パターンを形成しておき、パターンメッキによるセミアディティブ配線形成が同時に行われるようにしてもよい。もちろん、貫通電極ＴＥおよび裏面側配線ＢＥの形成が別々に行われるようにしてもよく、また貫通電極ＴＥへの金属膜形成方法も、上記に限定するものではなく、例えば裏面側配線材料となるスパッタリング膜によりそのまま引き出す方法や、金属ナノ粒子を分散させた導電性ペーストの充填・焼成などによるものでもよい。また、貫通電極ＴＥおよび裏面側配線ＢＥの形成の順序も一意的ではなく、例えば、先にステップＳ１６の処理で裏面側配線ＢＥを先に形成しておき、貫通孔Ｖへ充填する金属で裏面側配線ＢＥとの接続をとってもよい。
ステップＳ２０において、図３の最下段の状態ｇで示されるように、パッシベーション膜となる絶縁層Ｌ１４が裏面側に形成され、接続パッドが開口されて、表面側の保護フィルム層Ｌ１３が剥離される。
以上の工程により作製されたLCD用アレイ基板は、別途作製したカラーフィルタ基板と貼り合され、液晶注入および封止がなされた後、LCDパネルとして完成される。このLCDパネルには裏面側に引出配線を形成することが可能となる。このため、例えば、配線が形成されたさらに大きな支持基板上にタイル状に並べてパネル間の相互接続を行うことで、パネル製造インフラで扱えるサイズ以上の大判のパネルを構成することが可能となる。
尚、以上においては、ガラス基板Ｇに感光性ガラスを用いる例について説明してきたが、非感光性ガラスに対してレーザを用いて、感光性ガラスを用いた場合と同様に溶解速度差を生じさせ、上述のように薬液に可溶な変質部を形成するようにしてもよい（例えば、特開２０１１−０３７７０７号公報参照）。非感光性ガラスが用いられる場合、YAGレーザ等の高調波を用いたレーザパルスが集光されて非感光性のガラス基板における貫通電極が必要とされる部位に照射されることにより変質層が形成される。そして、形成された変質層がHFやH2SO4、HNO3等の水溶液によるエッチングで除去されることにより、開口部が形成され、この開口部に金属が充填されることにより貫通電極が形成される。
＜有機ELディスプレイパネルに適用する例＞
以上においては、LCD用アレイ基板の例について説明してきたが、ガラス基板を用いるものであれば、他の基板にも適用することができ、例えば、有機EL（Electro Luminescence）ディスプレイパネルに適用することもできる。
より詳細には、図４で示されるような有機ELディスプレイパネルに適用することができる。
図４には、アクティブマトリクス型の有機ELディスプレイパネルにおける基板構成が示されている。アクティブマトリクス型の有機ELディスプレイパネルにおいては、図４で示されるように、TFTおよび蓄積キャパシタＣｐを有する基板Ｂ、基板Ｂの上に形成される平坦化層Ｌ１１２、TFTに連結されるように平坦化層Ｌ１１２の上に形成されるアノード電極ＡＥ、ピクセル間を分離させるための絶縁層ＩＬ、アノード電極ＡＥの上に形成される有機発光層Ｌ１１３、有機発光層Ｌ１１３の上に形成されるカソード電極ＣＥ、およびカソード電極ＣＥの上に形成される保護層Ｌ１１４より構成される。
図４においては、ガラス基板Ｂには感光性ガラスが用いられ、貫通電極ＴＥが形成される領域に、図２におけるステップＳ１１，Ｓ１２と同様の処理により、露光と熱処理によりHF溶液に可溶な変質層が形成される。
次に、図２におけるステップＳ１３と同様の処理により、ガラス基板Ｂの表面（TFTが形成される側の面）に、HF溶液と選択性のある絶縁膜が、貫通孔開口のエッチングストッパＳＴとして全面に形成される。エッチングストッパＳＴは必ずしも全面である必要はなく、図３の状態ｃ’と同様に貫通孔開口部の上にあればよい。
そして、図２のステップＳ１４と同様の処理により、TFTおよび蓄積キャパシタＣｐが形成され、この上に平坦化層Ｌ１１２が形成される。
さらに、図２のステップＳ１５と同様の処理により、貫通電極ＴＥが形成されるにあたり、平坦化層Ｌ１１２の上にHF溶液に対する保護フィルム（図示せず）が貼り付けられる。
また、ステップＳ１７と同様の処理により、HF浸漬による変質層が除去され、ステップＳ１８と同様の処理により、ドライエッチングによるエッチングストッパ層ＳＴにコンタクト孔が開口され、ステップＳ１９と同様の処理により、貫通電極ＴＥおよび裏面側配線ＢＥが形成される。
そして、ステップＳ２０と同様の処理により、裏面側のパッシベーション膜Ｌ１１１が形成されて、配線取出し部が開口され、平坦化層Ｌ１１２上の保護フィルムが剥離される。
次に、フォトリソグラフィおよびエッチングにより平坦化層Ｌ１１２および、その下部の絶縁層が選択的に除去される。この時、TFTのドレイン領域が露出しているコンタクト孔が形成される。
そして、コンタクト孔を介してアノード電極ＡＥが形成される。このアノード電極ＡＥは、トップエミッションの反射層として利用される。続いて、アノード電極ＡＥの上に、ピクセル間を分離させるための絶縁層ＩＬと、有機発光層Ｌ１１３が形成される。この上にカソード電極ＣＥが形成され、最後にカソード電極ＣＥの上に保護層Ｌ１１４が形成される。
こうして完成した有機ELディスプレイパネルには、裏面側に引出配線が形成されているため、上述したLCDパネル用の基板と同様に、支持基板上にタイル状に並列配置してパネル間を相互接続することで、大判のパネルを構成することが可能となる。
特に大面積での素子特性の均一性を確保することが難しい有機ELパネルでは、このタイル状のパネルを小面積とすることで高歩留りの製造が可能となり、ディスプレイに限らず、大面積のアプリケーションを実現することが可能となる。
以上の如く、本技術によれば、TFTなどの能動素子が形成された後に貫通電極部に金属材料が充填されるようにしたので、この金属材料を汚染源とする、能動素子の特性変動を抑制することが可能となる。
また、本技術の製造方法によれば、貫通電極を開口するために形成された変質層が、そのまま利用されることになるので、金属材料に代わる別材料の充填といった追加工程を要することなく、貫通電極を構成することが可能となる。
さらに、貫通電極開口部に形成した変質層は、能動素子を形成する工程よりも十分高い温度で形成されるので、その熱膨張係数も非変質部とほぼ同等となる。このため、能動素子や配線を形成する工程を通して、貫通電極形成部とその周辺部は熱的な伸縮に対して常に平坦性を担保することができる（パターン化された変質層の熱膨張係数と、それ以外の領域の非変質層の熱膨張係数の差は5ppm/℃以下、望ましくは2ppm/℃以下である）ので、貫通電極を形成しない従来基板上への素子形成と同等の歩留りを維持することが可能となる。
＜２．第２の実施の形態＞
＜部品内蔵ガラス基板の形成＞
以上においては、特性変動を抑制した貫通電極を形成する例について説明してきたが、貫通電極を形成する技術を応用することで、ガラス基板にキャビティや大型の貫通孔を形成し、大型の装置や、耐熱性を備えない装置などを含めた部品をガラス基板内に内蔵する部品内蔵ガラス基板を形成するようにしても良い。
すなわち、近年の電子機器、特にモバイル機器においては、搭載部品の高性能化、多機能化が進む一方、小型化・薄型化も継続されている。さらに最近では、体に常時装着する電子機器としてウェアラブル機器というカテゴリも提唱されており、極薄の筐体、曲がる筐体、超小型の筐体など、実装への要求仕様はさらに高まっている。
極薄の電子機器を実現するには、いわゆるマザーボード上の部品高さが律速要因の一つとなるが、これを解決する手段の一つとして「部品内蔵基板」の活用が挙げられる。部品内蔵ガラス基板とは、従来、表面に実装していた能動部品や受動部品を基板の内部に埋め込んだ基板であり、元来は、基板面積の縮小効果に主眼が置かれており、小型化が重要なモバイル機器におけるモジュール基板などで用いられてきた。この技術をシステム基板全体に適用できるようになると、厚みのある部品を基板内に埋め込むことで、最終的な部品実装後のマザーボード全体の厚みを抑えることができ、結果として極薄筐体の実現が期待される。
部品内蔵基板は、基板メーカ各社が開発、商品化を進めており、その追加コストを吸収できる高性能モジュール基板などの領域では、一般的なものになってきている。
例えば、銅箔上に形成した銀ペーストバンプと、対向する基板の銅箔とをプリプレグを介して接着するB2it（Embedded Buried Bump Interconnection Technology／エンベデッド・ビー・スクエア・イット）基板を用いて、内層基板の一部に部品配置用の貫通孔を形成しておき、その貫通孔に受動部品や能動部品パッケージが埋め込まれている基板が提案されている（福岡義孝 他、「受動素子内蔵ビルドアップ配線板“B2it”の開発」、エレクトロニクス実装学会誌, pp.622-629, Vol.5, No.7, 2002年）。
また、樹脂で貼り合せた２枚の銅箔をコア層に用いて、上層の銅箔に予めエッチングによる貫通孔を開けておくことで、貼り合せ後にキャビティが形成され、ここに部品を搭載して基板内に埋め込む構造のEOMIN（Embedded Organic Module Involved Nanotechnology／イオミン）基板が提案されている（宮崎政志 他、「エンベッデッド有機モジュール技術の開発」、エレクトロニクス実装学会誌, pp.298-304, Vol.10, No.4, 2007年）。
しかしながら、従来の部品内蔵基板では、内蔵できる部品はチップ受動部品、パッケージ化された能動素子などに限定され、電子機器の全体構成に必要な他の部品は、別に組み込む必要があった。このように別に組み込む必要のある部品としては、例えば、バッテリなどの熱に弱い部品、ディスプレイや受発光素子など、基板に透過性が必要な部品、および、比較的大型の能動素子（IC）のベアチップ等が上げられる。
すなわち、部品内蔵基板は、基板同士の接着にプリプレグを介した熱圧着を用いるため、その170℃程度の熱履歴に耐えられない、バッテリなどの熱に弱い部品は基板に内蔵できない。例えば、モバイル機器の電源として一般的なリチウムイオン電池では、可燃性の有機電解液が用いられており、全固体化への研究開発はいまだ途上である。
また、部品内蔵基板に用いられる基板材料は、一般的に不透明、または半透明であり、基板の内部に透過性が必要なディスプレイモジュールや発光素子を組み込んでも、ディスプレイや表示素子としての機能を発揮することができない。
しかしながら、前述したように、極薄の電子機器を実現する場合、ディスプレイパネルとマザーボードをそれぞれ別基板として重ねる筐体構成では、筐体厚の削減には限界がある。
さらに、部品内蔵基板を含む有機樹脂配線基板は、一般的に配線やビアホールの微細化に限界があり、微細な配線パターンを持つICチップを実装する場合、中継基板となるインタポーザ等を介したパッケージの形で搭載されることが一般的であり、比較的大型の能動素子（IC）については、省面積、低背を実現するフリップチップ方式のベアチップ実装などでも搭載に限界があった。すなわち、最近では、I/O（Input/Output）数の少ない小規模のICチップに関しては、IC側の配線接続パッドのピッチを緩めて直接配線基板へベアチップ実装する例もあるが、ガラスエポキシや銅をコアとした上述の部品内蔵ガラス基板では、配線ピッチのミスマッチだけでなく、熱膨張係数のミスマッチの面からも、搭載できるICチップのサイズには限界がある。
以上のような制約により、従来の部品内蔵基板技術では、電子機器を構成する部品の全てを内蔵することはできず、電子機器は、部品を内蔵したマザーボード／モジュール基板、バッテリやディスプレイなどの別部品/モジュール、および、これらを内包する筐体等によって構成されることになり、その薄型化には限界があった。
＜部品内蔵ガラス基板の基本構成＞
本技術を適用した部品内蔵ガラス基板は、例えば、図５で示されるようなものである。尚、図５の上部には、部品内蔵ガラス基板１０１の分解図が示されており、下部には、部品内蔵ガラス基板１０１の側面断面図が示されている。
図５の部品内蔵ガラス基板１０１は、部品実装基板１１１、配線基板１１２、およびカバーガラス１１３より構成されている。
部品実装基板１１１は、バッテリ１３１、IC（ベアチップ）１３２、受動部品１３３、およびセンサ１３４等の各種部品が実装されている。配線基板１１２は、貫通電極１７３、キャビティ１５２、および貫通孔１５１が形成されている。部品実装基板１１１、および配線基板１１２は、接着剤として利用されるUV（Ultra Violet：紫外線）硬化樹脂１７１によって貼り合わされている。また、カバーガラス１１３は、貼り合わされている部品実装基板１１１、および配線基板１１２の外装カバーとして、配線基板１１２上にUV硬化樹脂１７１によって貼り合わされている。
配線基板１１２は、部品実装基板１１１に実装される部品高さに応じたキャビティ１５２および貫通孔１５１が設けられている。
図５の下部で示されるように、部品実装基板１１１、配線基板１１２、およびカバーガラス１１３のそれぞれには、１層以上の配線層からなる多層配線１７２が構成されている。キャビティ１５２内に埋め込むIC等の低背部品は、基板同士を貼り合せる前に部品実装基板１１１上に実装しておくため、熱負荷の影響を考慮する必要はなく、半田同士の接合、Au（金）スタッドバンプを用いたAu-Sn（金-スズ）接合、ACF/ACP（Anisotropic Conductive Film/Paste）、NCF/NCP（Non Conductive Film/Paste）などの一般的な実装方法を利用するようにしても良い。また、基板同士の接着の際、基板間の電気的導通を取る接続箇所については、熱に弱い部品が既に実装されている場合、熱負荷の低い接合方法、例えばUV効果樹脂（UV硬化型異方導電性接着剤）などを接着剤として利用するようにしても良い。また、熱に弱い部品を後から実装する場合、上述した熱負荷の高い他の接合方法を用いるようにしてもよい。尚、配線基板１１２は、上述したように、IC等の半導体装置、受動素子、およびシステム構成に必要な全ての表面実装可能な部品に加え、表面実装不可能な部品を接続するための接続部（不図示）も備えている。
＜部品内蔵ガラス基板の製造処理＞
次に、図６のフローチャートを参照して、貫通孔１５１、キャビティ１５２、および貫通電極１７３が形成された部品内蔵ガラス基板の製造処理について説明する。
尚、ここでは、基材として感光性ガラスを用いた例について説明するものとする。感光性ガラスとは、SiO2-Li2O-Al2O3系ガラスに、感光性金属として少量のAu（金）、Ag（銀）、Cu（銅）、さらに増感剤としてCeO2を含んだガラスである。これに紫外線を照射することによって生じる酸化還元反応で金属原子が生じ、さらに加熱すると金属原子が凝集してコロイドを形成し、このコロイドを結晶核にしてLi2O・SiO2（メタケイ酸リチウム）の結晶が成長する。このメタケイ酸リチウムはHFに容易に溶解し、紫外線の照射されていないガラス部分と比べると約50倍程度の溶解速度の差がある。この溶解速度差を利用することで選択的エッチングが可能となり、機械加工を用いることなく、貫通電極用の微細な貫通孔や、部品実装用の大面積の貫通開口部やキャビティ等を一括形成することができる。
すなわち、ステップＳ１０１において、基板洗浄の後、例えば、図７の最上段の配線基板１１２ａで示されるように、貫通電極用のビア領域１９１、部品実装用の貫通孔領域１９２およびキャビティ領域１９３の平面パターンを配した石英/Crマスクを用い、波長310nmの光源にて貫通孔領域１９２を形成するために紫外光により露光する。
ステップＳ１０２において、500℃から600℃程度の熱処理が加えられ、これにより、HFへの溶解度の高い領域が形成される。貫通電極用のビア領域１９１、部品実装用の貫通孔領域１９２およびキャビティ領域１９３の各領域は、それぞれマスクを別に用意して、個別の条件で露光を行ってもよいが、キャビティ領域１９３のCrパターンをハーフトーンとした、いわゆるハーフトーンマスクを用いて一括露光してもよい。この場合、キャビティ領域１９３の専用パターン領域のCr透過率により露光深さを調整できるため、異なった深さのキャビティ領域１９３を作り分けることができる。
ステップＳ１０３において、図７の配線基板１１２ｂで示されるように、貫通電極用のビア領域１９１以外をHFエッチングから保護する保護膜（エッチング保護膜）１９５が、配線基板１１２の表面にパターン形成される。
保護膜１９５としては、簡易的にはレジスト等の感光性樹脂を用いることができるが、SiNなどのHFに対して選択比の高い無機膜を用いてもよく、SiN膜の場合、CF4/O2系ガスによるドライエッチング、または加温したH3PO4によるウェットエッチングによるパターニングが行われる。
この保護膜１９５が形成された後、ステップＳ１０４において、配線基板１１２が10:1HF溶液へ浸漬される。これにより、露光部分が溶解されて、貫通電極用のビア２０１が開口される。この時、保護膜１９５のパターンとビア２０１のパターンのアライメント精度が取れない場合（ビアパターンが微細な場合など）は、保護膜１９５のパターンをビア２０１のパターンより広く開口する必要がある。その場合は、HF溶液に浸漬した際に、保護膜１９５における開口エリアの未露光ガラスもエッチングされるため、図７の配線基板１１２ｂで示されるようにわずかに段差が形成される。しかしながら、この段差は、次のメタライズ工程における研磨にて段差を緩和または解消することができる。もちろん、この段差が、その上の配線工程に対して問題とならない場合は、そのままとしてもよい。また、保護膜１９５の開口パターンが貫通電極用のビア２０１と一致していれば、この問題は発生しない。
ステップＳ１０５において、保護膜１９５が除去される。
ステップＳ１０６において、図７の配線基板１１２ｃで示されるように、開口した貫通ビア２０１に電極材料となる金属が充填される、いわゆるメタライズ工程により、貫通電極１７３が形成される。例えば、スパッタリング法によるシード層の形成と、その後の電解メッキによるCu膜の形成によって金属膜が充填されるようにしてもよい。また、Cuメッキ膜が、貫通ビア２０１を全て充填するように成膜され、その後、表面のCuメッキ膜およびシード層がCMP（Chemical Mechanical Polishing）法により除去されるようにしてもよい。この際、図７の配線基板１１２ｂで示されるように、保護膜１９５の開口部に段差ができていた場合、図７の配線基板１１２ｃで示されるように、SiO2膜用のCMPスラリーを用いた仕上げ研磨が行われるようにすることで、段差を解消するようにしてもよい。また、貫通電極１７３用の金属は上記に限るものではなく、例えば、Cuメッキ膜や配線用金属スパッタ膜をビア２０１内にコンフォーマルに成長させ、配線基板１１２の表裏面に形成された金属膜が、そのまま加工されて表裏の１層目配線として用いてもよく、また金属ナノ粒子を分散させた導電性ペーストの充填・焼成などによって貫通電極１７３が形成されるようにしてもよい。
ステップＳ１０７において、図７の配線基板１１２ｄで示されるように、配線基板１１２の表裏面に対し、少なくとも１層以上の配線層からなる多層配線１７２が形成される。尚、多層配線１７２は、表裏各１層配線の場合、金属膜の成膜とその加工だけを行えばよいが、２層以上の多層配線とする場合は、無機系または有機系の層間絶縁膜が挿入され、上下配線を接続するビア２０１、および後工程で開口する基板の貫通孔１５１およびキャビティ１５２の開口を行う。この時、部品を実装するための貫通孔１５１およびキャビティ１５２は、露光はされているものの加工はされていないため、配線形成工程の間は、凹凸の無い基板としてハンドリングすることができる。このため、ウェハラインにおける配線工程や、パネルラインにおけるバックプレーン工程のインフラを活用することができる。
ステップＳ１０８において、図７の配線基板１１２ｅで示されるように、貫通孔領域１９２、およびキャビティ領域１９３を除いて保護膜（エッチング保護膜）２３１が配線基板１１２の表裏面にパターニングされて形成される。
ステップＳ１０９において、配線基板１１２が10:1HF溶液へ浸漬されることで、図７の配線基板１１２ｅで示されるように、部品実装基板１１１に実装された部品を収納するための貫通孔領域１９２およびキャビティ領域１９３がエッチングされて、貫通孔１５１、およびキャビティ１５２が形成される。
ステップＳ１１０において、図７の配線基板１１２ｆで示されるように、保護膜２３１が除去されて、最終的な貫通電極１７３および部品搭載用の貫通孔１５１、並びにキャビティ１５２が形成された配線基板１１２が完成する。なお、他の基板との接続に半田等を使用する場合は、無電解Ni/Auメッキなどのバリア膜を接続用パッド部分に形成してもよい。
尚、このような配線基板１１２は、必ずしも感光性ガラスを用いなくても作製は可能である。他の加工方法、例えば機械的なドリルやサンドブラスト等より形成した貫通電極をもつガラス基板に配線を施し、最後に部品実装用の貫通孔やキャビティを追加工してもよい。
しかしながら、このような追加工は、工程数や工程種類の増加、機械的な加工の場合はガラス加工面のマイクロクラックによる強度低下などのため、設計変更や多品種への展開を考慮すると、コスト的に許容できなくなる場合も想定される。このため現実的には、本実施例で説明した感光性ガラスを用いることが望ましい。
また、このようにして得られた配線基板１１２は、図５の下部の側面断面図で示されるような配線基板１１２として用いられるが、部品実装基板１１１の配線についても、同様の工程にて作製すればよく、また、必要に応じてキャビティ等を設けるようにしてもよい。
さらに、以上においては、配線基板１１２に感光性ガラスを用いる例について説明してきたが、非感光性ガラスに対してレーザを用いて、感光性ガラスを用いた場合と同様に溶解速度差を生じさせ、上述のように薬液に可溶な変質部を形成するようにしてもよい（例えば、特開２０１１−０３７７０７号公報参照）。非感光性ガラスが用いられる場合、YAGレーザ等の高調波を用いたレーザパルスが集光されて非感光性のガラス基板からなる配線基板１１２における貫通電極が必要とされる部位に照射されることにより変質層が形成される。そして、形成された変質層がHFやH2SO4、HNO3等の水溶液によるエッチングで除去されることにより、開口部が形成され、この開口部に金属が充填されることにより貫通電極が形成される。
＜基板の積層方法＞
次に、光硬化性樹脂を用いた基板同士の積層方法について説明する。本技術においては接着剤としてUV硬化樹脂を用いている。配線基板１１２と部品実装基板１１１との接着を行う際、可動部をもつMEMS（Micro Electro Mechanical Systems）素子チップなど、接着剤と接触しないことが必要な受動部品１３３も実装されている場合がある。
本技術においては、配線基板１１２への種々のキャビティ１５２を一括で加工することができる。そこで、図８で示されるように、部品実装基板１１１上のIC１３２（図示しないが受動部品１３３、およびセンサ１３４も含む）といった搭載部品が実装される領域に接着剤２５２が浸入しないよう、部品搭載が実装される領域の周囲に凸形状のダム２５１、または凹形状の溝２６１が形成されている。
すなわち、図８のCase1の上部で示されるように、部品実装基板１１１上のIC１３２（図示しないが受動部品１３３、およびセンサ１３４も含む）といった搭載部品が実装される領域を囲むように凸形状のダム２５１が設けられている例が示されている。これにより接着剤２５２は、ダム２５１を乗り越えてIC１３２が設けられた領域に侵入することが防止される。さらに、図８のCase1の下部で示されるように、接着剤２５２により部品実装基板１１１と配線基板１１２とが貼り合わされても、ダム２５１によりIC１３２等の部品が実装された領域には、接着剤２５２が侵入することが防止される。
同様に、図８のCase2の上部で示されるように、部品実装基板１１１上のIC１３２（図示しないが受動部品１３３、およびセンサ１３４も含む）といった搭載部品が実装される領域を囲むように凹形状の溝２６１が設けられている例が示されている。これにより接着剤２５２は、溝２６１に沿って濡れ広がるがIC１３２が設けられた領域に侵入することが防止される。さらに、図８のCase2の下部で示されるように、接着剤２５２により部品実装基板１１１と配線基板１１２が貼り合わされても、溝２６１によりIC１３２等の部品が実装された領域には、接着剤２５２が侵入することが防止される。
＜積層処理＞
次に、図９のフローチャートを参照して、積層処理について説明する。
ステップＳ１３１において、部品実装基板１１１に凸形状のダム２５１、または、凹形状の溝２６１などの接着剤２５２の侵入防止構造が形成される。
ステップＳ１３２において、UV硬化樹脂等からなる接着剤２５２が、部品実装基板１１１上であって、部品が実装されておらず、かつ、接着剤２５２の侵入防止構造により囲まれた領域に塗布される。
ステップＳ１３３において、部品実装基板１１１と配線基板１１２とが貼り合わされる。
以上の処理により、部品実装基板１１１と配線基板１１２との貼り合せ前に塗布したUV硬化樹脂からなる接着剤２５２は、圧着時に基板表面に沿って濡れ広がるが、凸形状のダム２５１、または凹形状の溝２６１によって、そこから先には濡れ広がらない。これによって、本技術の部品内蔵ガラス基板１０１では、IC１３２、受動部品１３３、およびセンサ１３４や、可動部を備えたMEMS素子チップといった搭載部品等の接着剤２５２との接触が許容されない部品についても内蔵することができる。なお、このような濡れ広がり防止構造は、部品実装基板１１１、および配線基板１１２のいずれか、または両方に形成してもよい。また、ダム２５１、および溝２６１のいずれの接着剤の侵入防止構造においては、上述したキャビティ１５２を形成する時に同時作製するようにしてもよい。
＜冷却構造の内蔵＞
本技術においては、配線基板１１２の貫通孔１５１およびキャビティ１５２の開口の際、同時に様々な形状を形成できるため、その他の目的を持った構成を形成するようにしてもよく、例えば、部品冷却用のマイクロ流路を基板内に内蔵させるようにしてもよい。
例えば、図１０のCase11で示されるように、配線基板１１２にマイクロ流路２８１を形成させるようにしてもよい。すなわち、図１０のCase11の下部で示されるように、感光性ガラスの露光の際、マイクロ流路２８１のパターンもマスクに含めておき、貫通孔１５１、およびキャビティ１５２を形成するエッチングの際に、同時にマイクロ流路２８１の溝も加工させるようにする。このようにマイクロ流路２８１が形成された配線基板１１２とカバーガラス１１３との貼り合せの際、図１０のCase11の上部で示されるように、高耐湿性の樹脂からなる接着剤（UV硬化樹脂）１７１を用いるようにすることで流路が封止され、最終的なマイクロ流路２８１が形成される。
また、図１０のCase12で示されるように、部品実装基板１１１側に予めマイクロ流路２８１を形成するようにしてもよい。例えば、図１０のCase12の下部で示されるように、部品実装基板１１１を基板１１１ａ，１１１ｂの２枚構成とし、基板１１１ａにマイクロ流路２８１の溝を形成しておき、図１０のCase12の上部で示されるように、基板１１１ａとガラスからなる基板１１１ｂとの貼り合せによってマイクロ流路２８１を形成するようにする。
尚、基板１１１ａ，１１１ｂの貼り合せ方法は、樹脂による接着でもよいが、配線工程や部品のリフロー実装における熱履歴等を考慮すると、より耐熱性の高い接合方法が望ましい。この時点では単に加工されたガラス基板同士の接着であり、熱負荷の制約は無いため、例えば陽極接合などの高温が必要な接合方法であってもよい。
さらに、図１０のCase13で示されるように、フェムト秒レーザにより照射部分のガラスを改質して、そのエッチングによってマイクロ流路２８１を形成するようにしてもよい。
上記のように形成したマイクロ流路２８１に冷媒を封入し、マイクロポンプ等を本技術の部品内蔵ガラス基板１０１に搭載することで、部品内蔵ガラス基板１０１内に部品冷却機構を内蔵することができる。本技術では、基板同士の接着に熱負荷のかからないUV硬化樹脂を用いているため、このような機構を内蔵した状態での基板積層が可能となる。
＜シールド構造の内蔵＞
本技術による部品内蔵ガラス基板１０１には、配線、貫通電極、およびキャビティ等を用いることで、電磁シールド構造（金属シールド構造）を形成させることができる。
すなわち、図１１のCase21においては、配線基板１１２の多層配線１７２ａ、貫通電極１７３ａ，１７３ｂ、および部品実装基板１１１の多層配線１７２ｂが、IC１３２を囲み込むように構成されることにより、金属シールド構造が実現される。搭載したIC１３２の上面側と下面側は、それぞれ配線基板１１２の表側の多層配線１７２ａ、部品実装基板１１１の下層の多層配線１７２ｂで覆われ、IC１３２の側面は、IC１３２を格納するキャビティ１５２を囲むように貫通電極１７３ａ，１７３ｂが配置されている。
これにより平行平板ポスト壁導波路(Parallel Plate Post-Wall Waveguide)と呼ばれる疑似導波路構造が形成される。この構造では、ポスト間のスペース（図１１のCase21ではキャビティ１５２を囲む貫通電極１７３ａ，１７３ｂ間のスペース）が波長より十分小さければ、その電磁波の漏れを防ぐことができると言われている。そのため、基板内にこの構造を形成することで、電磁シールドの機能を実現することができる。
本技術の特徴の一つである感光性ガラスによる貫通電極１７３ａ，１７３ｂの形成では、ポスト壁導波路で一般的に用いられているプリント配線基板よりも微細、狭ピッチの貫通電極を形成することができるため、より高周波の電磁波に対してもシールド効果を発揮することができる。
また、図１１のCase22においては、IC１３２を覆う配線基板１１２のキャビティ１５２内壁に形成した金属膜２９１と、部品実装基板１１１の下層の多層配線１７２ｃによって金属シールド構造が実現される。このキャビティ１５２内の金属膜２９１は、図７を参照して説明した部品内蔵ガラス基板製造処理において、図７の配線基板１１２ｂの貫通電極用のビア２０１の開口時点で同時にキャビティ１５２を形成し、貫通電極２０１への金属膜充填と同時にキャビティ１５２内へも金属膜２９１を形成させるようにしてもよい。また、このキャビティ１５２の段差が以降の配線形成工程の障害となる場合には、図６のフローチャートを参照して説明した全ての工程が完了した後、キャビティ１５２以外の領域をレジスト等で覆い、無電解メッキ等によって形成するようにしてもよい。
以上のように、多層配線１７２と、それが施された部品実装基板１１１の積層によって得られる本技術の部品内蔵ガラス基板１０１は、その構成要素をそのまま使って搭載されるIC１３２の周辺に金属シールド構造を形成することができるため、無線通信機器に用いる場合やノイズ耐性の低いIC１３２を搭載する場合でも、小さなコストで、安定したIC１３２の動作を実現することができる。
＜電子機器の筐体としての利用＞
本技術においては、熱負荷に弱い部品などを内蔵した状態で部品内蔵ガラス基板１０１を実現することができるため、電子機器に必要なすべての部品を基板内に内蔵することが可能となる。
すなわち、本技術による部品内蔵ガラス基板１０１は、電子機器の筐体の一部、または電子機器の筐体そのものとして用いることができる。例えば、図１２の上部で示されるように、スマートフォン３００の背面パネルに本技術による部品内蔵ガラス基板１０１からなるシステム実装基板３０１を用いるようにしてもよい。尚、図１２の上部においては、上段にスマートフォン３００の背面パネルに本技術による部品内蔵ガラス基板１０１からなるシステム実装基板３０１を用いたスマートフォン３００の分解図および側面図が示されており、下部には、システム実装基板３０１のみからなるスマートフォン３４１の構成例が示されている。
図１２の上部で示されるスマートフォン３００は、本技術の部品内蔵ガラス基板１０１からなるシステム実装基板３０１、本体の側面外装を構成するフレーム３０２、バッテリ３０３、およびメインディスプレイ３０４より構成されている。バッテリ３０３は、外装となるシステム実装基板３０１、およびタッチパネルを含むメインディスプレイ３０４の間に挟まれた状態で搭載され、側面部がフレーム３０２により囲まれた構造となる。また、システム実装基板３０１には、光学センサなどからなるカメラモジュール３２１、各種のプログラムを実行するアプリケーションプロセッサ３２２、各種の機能を実行する機能チップ３２３、加速度センサやGPS（Global Positioning System）センサなどからなるセンサ３２４、および小型の表示部からなるサブディスプレイ３２５が、基板内に搭載されている。
すなわち、図１２の上部で示されるスマートフォン３００においては、容量が必要とされるバッテリ３０３と、筐体面積とほぼ同等のサイズであるタッチパネル付メインディスプレイ３０４以外の全ての部品を、本技術による部品内蔵ガラス基板１０１からなるシステム実装基板３０１、兼、筐体背面パネルとしている。この場合、図５の下部で示される部品内蔵ガラス基板１０１の構造のうち、カバーガラス１０３に化学強化ガラスを用い、筐体面としての使用に供する構造としている。また、表側のメインディスプレイ３０４に対し、背面側にサブディスプレイ３２５を内蔵できるのも、光学的な透過性を持つ本技術の部品内蔵ガラス基板１０１を用いることにより実現されている。また、アプリケーションプロセッサ３２２をはじめとする発熱源となる部品についても、従来の高密度実装が必要だった筐体内実装基板に対し、本技術の部品内蔵ガラス基板１０１からなるシステム実装基板３０１では、背面側のパネル全域をほぼ自由に部品レイアウトに使えるため、ホットスポットの分散も可能となる。
また、上述した部品内蔵ガラス基板１０１のみを筐体として利用することで、図１２の下部で示されるようなクレジットカードサイズのスマートフォン３４１を実現することも可能となる。図１２の右下部は、スマートフォン３４１の背面のメインディスプレイ３０４が上向きにされた状態で載置された状態が示されており、図１２の左下部は、「CREDIT CARD」と記載された裏面が上向きにされた状態で載置された状態が示されている。ここでは、「CREDIT CARD」との記載は、スマートフォン３４１がクレジットカードサイズであることを示しているのみであり、実際にクレジットカードの機能等を備えていることを示しているものではない。
尚、図１２の下部で示されるように、極薄型のこのような筐体面としての用途に本技術の部品内蔵ガラス基板１０１を用いるようなスマートフォン３４１の場合、ガラス自体は薄くなると湾曲させることが可能となるため、腕時計型などの湾曲形状を持つ筐体への適用も可能である。
＜レンズ構造の内蔵＞
本技術による部品内蔵ガラス基板１０１は、立体構造を形成したガラス基板を複数貼り合せて構成されている。特に、感光性ガラスを用いることで、この立体形状を自由に形成することが可能である。そこで、この特徴を活かして、感光性ガラスからなるレンズ構造を形成するようにしてもよい。
すなわち、図１３で示されるように、図１２の上段で示されるシステム実装基板３０１のカメラモジュール３２１における複数のレンズからなる光学ブロックを、複数の部品内蔵ガラス基板３６１乃至３６４により実現させるようにしてもよい。
一般に、カメラモジュール３２１のレンズ部分は、複数のレンズの組合せによって構成される。しかしながら、図１３のカメラモジュール３２１では、それぞれのレンズを、部品内蔵ガラス基板３６１乃至３６４のそれぞれを構成する各ガラス基板の一部にレンズ３６１ａ乃至３６４ａとして形成しておき、部品内蔵ガラス基板３６１乃至３６４を貼り合せることによって、一つのレンズブロックとして機能させるようにしている。
部品内蔵ガラス基板１０１と同様の部品内蔵ガラス基板３６１乃至３６４の枚数でレンズが構成できる場合は上述の通りだが、より多くの枚数が必要なレンズ構造であっても、その一部を部品内蔵ガラス基板側に作りこんでおくことによって、実装するレンズ付きカメラモジュール３２１の厚さを低減することができるため、これを用いる電子機器の筐体全体としての薄型化に寄与することができる。
以上の如く、本技術によれば、キャビティと貫通孔を備えることで、大型部品から薄チップまで、高さの異なる部品を同時にガラス基板内に内蔵することが可能となる。また、熱負荷の低いUV硬化樹脂による貼り合せで部品内蔵ガラス基板を構成できるため、熱に弱いバッテリ等の部品も内蔵することが可能となる。さらに、外層面に相当する配線基板の基材に化学強化ガラスを用いることで、積層後の部品内蔵ガラス基板の外面をそのまま筐体面として使用することができる。または、この構造を表裏面に配することで、部品内蔵ガラス基板そのものを筐体とした極薄の電子機器を提供することが可能となる。
また、透明なガラスが基材のため、ディスプレイなどの表示/受発光デバイスを内蔵することが可能となる。シリコンSiとの熱膨張係数を整合させた（熱膨張係数の差が、例えば、10ppm/℃以内）ガラス基材を部品実装基板に用いることで、より大きなICで、低背なベアチップ実装が可能となる。さらに、部品内蔵ガラス基板は複数のガラス配線基板の積層で構成されるため、微細な貫通電極を形成する基板厚を薄くすることで製造上のネックとなるビアのアスペクト比を低減でき、かつ他の基板との積層後には総厚が厚くなることにより筐体強度を確保することが可能となる。また、部品実装基板として必要な配線層を複数の基板に分散して配置できるため、配線基板である薄いガラスの応力による反りを緩和することが可能となる。
さらに、キャビティ形成時にマイクロ流路を同時に形成できるため、基板内部に冷却経路を設けた放熱性の高い部品実装基板を提供することが可能となる。また、配線層と貫通電極などを用いて金属シールドを構成できるため、ノイズ耐性の高いICの実装が可能である。さらに、ガラスのキャビティ加工とあわせて、レンズを構成するガラス形状を形成できるため、本技術の部品内蔵ガラス基板に搭載するカメラモジュール等のレンズ構造の一部または全てを基板内に作りこむことが可能となる。
尚、本技術は、以下のような構成も取ることができる。
（１） 貫通電極を含む配線を有する、ガラス基板からなる配線基板の製造方法において、
前記配線基板を貫通するパターン化された変質層を形成し、
前記変質層を形成した後の、前記配線基板表面に、前記配線を形成し、
前記変質層を除去した空洞内に電極材料を充填することにより、前記配線基板の表面の配線と裏面側の配線とを接続する前記貫通電極を形成する
配線基板の製造方法。
（２） 前記ガラス基板は、マスクを介した露光および熱処理により、前記パターン化された変質層の形成が可能な感光性ガラスより構成される
（１）に記載の配線基板の製造方法。
（３） 前記ガラス基板は、非感光性ガラスより構成され、マスクを介した露光および熱処理により、前記パターン化された変質層に形成される
（１）または（２）に記載の配線基板の製造方法。
（４） 前記パターン化された変質層は、集光されたレーザパルス照射により形成される
（１）乃至（３）のいずれかに記載の配線基板の製造方法。
（５） 前記パターン化された変質層は、前記ガラスと選択性のある薬液により除去される
（１）乃至（４）のいずれかに記載の配線基板の製造方法。
（６） 前記配線基板は、前記貫通電極および配線に加えて、さらに、能動素子を含む
（１）乃至（５）のいずれかに記載の配線基板の製造方法。
（７） 前記パターン化された変質層の熱膨張係数と、それ以外の領域の非変質層の熱膨張係数の差が略5ppm/℃より小さい
（６）に記載の配線基板の製造方法。
（８） （１）に記載の製造方法により生成される配線基板。
（９） 第１のガラス配線基板と、部品実装した第２のガラス配線基板との組み合わせにより構成される
部品内蔵ガラス基板の製造方法。
（１０） 前記第１および第２のガラス配線基板は、光硬化性樹脂によって接着される
（９）に記載の部品内蔵ガラス基板の製造方法。
（１１） 前記第１および第２のガラス配線基板を接着する樹脂を塗布および圧着する際、凸形状または凹形状からなる塗布領域の広がりを制限するための構造が前記第１または第２のガラス基板上に形成されている
（９）または（１０）に記載の部品内蔵ガラス基板の製造方法。
（１２） 前記第１のガラス配線基板には、上下の配線接続のための貫通電極と、前記第２のガラス配線基板に搭載される部品の大きさに応じた貫通孔およびキャビティを含む
（９）乃至（１１）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（１３） 前記第１および第２のガラス配線基板の基材は感光性ガラスである
（９）乃至（１２）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（１４） 能動素子チップを搭載する前記第２のガラス実装基板の基材の熱膨張係数と、前記能動素子チップの材料の熱膨張係数との差が10ppm/℃以内である
（９）乃至（１３）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（１５） 前記第１のガラス実装基板に搭載される部品は、半導体装置、受動素子、システム構成に必要な全ての表面実装可能な部品であり、かつ表面実装不可能な部品搭載のための接続部を有する
（９）乃至（１４）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（１６） 電子機器の筐体面を構成する外層面をさらに含む
（９）乃至（１５）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（１７） 化学強化ガラスからなる外装面をさらに含む
（９）乃至（１６）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（１８） 外層面に向けて、表示デバイスが実装されている
（９）乃至（１７）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（１９） 搭載した発熱部品を冷却するための冷媒を流す流路を内層に含む
（９）乃至（１８）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（２０） 搭載する半導体装置の周囲に金属シールドが配置されている
（９）乃至（１９）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（２１） 前記金属シールドは、前記搭載する半導体装置を覆う前記第１のガラス配線基板のキャビティ内壁に形成された金属膜と、その他の配線層に相当する金属によって構成されている
（２０）記載の部品内蔵ガラス基板の製造方法。
（２２） 前記金属シールドは、前記搭載する半導体装置の上下にある配線層に相当する金属と、前記半導体装置を覆う第１のガラス配線基板のキャビティを囲むように配置された貫通電極とから構成されている
（２０）に記載の部品内蔵ガラス基板の製造方法。
（２３） 一部に、レンズ構造が形成されている
（９）乃至（２２）のいずれかに記載の部品内蔵ガラス基板の製造方法。
（２４） （９）に記載の部品内蔵ガラス基板の製造方法により製造される部品内蔵ガラス基板。
Ｇ ガラス基板， ＤＬ 変質層， Ｅ１ 配線および画素電極， Ｅ２ TFT， Ｌ１１，Ｌ１１’ エッチングストッパ層， Ｌ１２ 保護膜， Ｌ１３ 保護フィルム層， Ｖ 貫通孔， ＴＥ 貫通電極， ＢＥ 裏面側配線， １０１ 部品内蔵ガラス基板， １１１ 部品実装基板， １１２ 配線基板， １１３ カバーガラス， １３１ バッテリ， １３２ IC（ベアチップ）， １３３ 受動部品， １３４ センサ， １５１ 貫通孔， １５２ キャビティ， １７１ UV硬化樹脂， １７２，１７２ａ，１７２ｂ 多層配線， １７３，１７３ａ，１７３ｂ 貫通電極， １９１ 貫通電極領域， １９２ 貫通孔領域， １９３ キャビティ領域， １９５ 保護膜， ２０１ ビア， ２３１ 保護膜， ２５１ ダム， ２５２ 接着剤， ２６１ 溝， ２８１ 流路， ２９１ 金属膜， ３００ スマートフォン， ３０１ システム実装基板， ３０２ フレーム， ３０３ バッテリ， ３０４ メインディスプレイ， ３２１ カメラモジュール， ３２２ アプリケーションプロセッサ， ３２３ 機能チップ， ３２４ センサ， ３２５ サブディスプレイ

Claims (24)

  1. 貫通電極を含む配線を有する、ガラス基板からなる配線基板の製造方法において、
    前記配線基板を貫通するパターン化された変質層を形成し、
    前記変質層を形成した後の、前記配線基板表面に、前記配線を形成し、
    前記変質層を除去した空洞内に電極材料を充填することにより、前記配線基板の表面の配線と裏面側の配線とを接続する前記貫通電極を形成する
    配線基板の製造方法。
  2. 前記ガラス基板は、マスクを介した露光および熱処理により、前記パターン化された変質層の形成が可能な感光性ガラスより構成される
    請求項１に記載の配線基板の製造方法。
  3. 前記ガラス基板は、非感光性ガラスより構成され、マスクを介した露光および熱処理により、前記パターン化された変質層に形成される
    請求項１に記載の配線基板の製造方法。
  4. 前記パターン化された変質層は、集光されたレーザパルス照射により形成される
    請求項１に記載の配線基板の製造方法。
  5. 前記パターン化された変質層は、前記ガラスと選択性のある薬液により除去される
    請求項１に記載の配線基板の製造方法。
  6. 前記配線基板は、前記貫通電極および配線に加えて、さらに、能動素子を含む
    請求項１に記載の配線基板の製造方法。
  7. 前記パターン化された変質層の熱膨張係数と、それ以外の領域の非変質層の熱膨張係数の差が略5ppm/℃より小さい
    請求項６に記載の配線基板の製造方法。
  8. 請求項１に記載の製造方法により生成される配線基板。
  9. 第１のガラス配線基板と、部品実装した第２のガラス配線基板との組み合わせにより構成される
    部品内蔵ガラス基板の製造方法。
  10. 前記第１および第２のガラス配線基板は、光硬化性樹脂によって接着される
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  11. 前記第１および第２のガラス配線基板を接着する樹脂を塗布および圧着する際、凸形状または凹形状からなる塗布領域の広がりを制限するための構造が前記第１または第２のガラス基板上に形成されている
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  12. 前記第１のガラス配線基板には、上下の配線接続のための貫通電極と、前記第２のガラス配線基板に搭載される部品の大きさに応じた貫通孔およびキャビティを含む
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  13. 前記第１および第２のガラス配線基板の基材は感光性ガラスである
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  14. 能動素子チップを搭載する前記第２のガラス実装基板の基材の熱膨張係数と、前記能動素子チップの材料の熱膨張係数との差が10ppm/℃以内である
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  15. 前記第１のガラス実装基板に搭載される部品は、半導体装置、受動素子、システム構成に必要な全ての表面実装可能な部品であり、かつ表面実装不可能な部品搭載のための接続部を有する
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  16. 電子機器の筐体面を構成する外層面をさらに含む
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  17. 化学強化ガラスからなる外装面をさらに含む
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  18. 外層面に向けて、表示デバイスが実装されている
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  19. 搭載した発熱部品を冷却するための冷媒を流す流路を内層に含む
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  20. 搭載する半導体装置の周囲に金属シールドが配置されている
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  21. 前記金属シールドは、前記搭載する半導体装置を覆う前記第１のガラス配線基板のキャビティ内壁に形成された金属膜と、その他の配線層に相当する金属によって構成されている
    請求項２０に記載の部品内蔵ガラス基板の製造方法。
  22. 前記金属シールドは、前記搭載する半導体装置の上下にある配線層に相当する金属と、前記半導体装置を覆う第１のガラス配線基板のキャビティを囲むように配置された貫通電極とから構成されている
    請求項２０に記載の部品内蔵ガラス基板の製造方法。
  23. 一部に、レンズ構造が形成されている
    請求項９に記載の部品内蔵ガラス基板の製造方法。
  24. 請求項９に記載の部品内蔵ガラス基板の製造方法により製造される部品内蔵ガラス基板。
JP2014096477A 2013-07-16 2014-05-08 配線基板および配線基板の製造方法 Expired - Fee Related JP6308007B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014096477A JP6308007B2 (ja) 2013-07-16 2014-05-08 配線基板および配線基板の製造方法
CN201410325675.3A CN104299916B (zh) 2013-07-16 2014-07-09 配线基板及制造方法，部件嵌入式玻璃基板及制造方法
US14/327,389 US9723724B2 (en) 2013-07-16 2014-07-09 Wiring substrate, method of manufacturing wiring substrate, component-embedded glass substrate, and method of manufacturing component-embedded glass substrate
US15/634,976 US10410884B2 (en) 2013-07-16 2017-06-27 Wiring substrate, method of manufacturing wiring substrate, component-embedded glass substrate, and method of manufacturing component-embedded glass substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013147551 2013-07-16
JP2013147551 2013-07-16
JP2014096477A JP6308007B2 (ja) 2013-07-16 2014-05-08 配線基板および配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2015038962A true JP2015038962A (ja) 2015-02-26
JP2015038962A5 JP2015038962A5 (ja) 2017-04-06
JP6308007B2 JP6308007B2 (ja) 2018-04-11

Family

ID=52319590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014096477A Expired - Fee Related JP6308007B2 (ja) 2013-07-16 2014-05-08 配線基板および配線基板の製造方法

Country Status (3)

Country Link
US (2) US9723724B2 (ja)
JP (1) JP6308007B2 (ja)
CN (1) CN104299916B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183649A (ja) * 2016-03-31 2017-10-05 大日本印刷株式会社 電子デバイス及びその製造方法
JP2017204610A (ja) * 2016-05-13 2017-11-16 大日本印刷株式会社 実装基板及びそれを備える電子機器
JP2019080029A (ja) * 2017-10-19 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体パッケージ
JP2020092270A (ja) * 2014-10-03 2020-06-11 日本板硝子株式会社 導電部付ガラス基板
JP2020529097A (ja) * 2017-08-02 2020-10-01 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 配線構造及びその製造方法、ｏｌｅｄアレイ基板及び表示装置
KR20220135932A (ko) * 2021-03-31 2022-10-07 한국전자기술연구원 고주파 캐패시터 및 이의 제조방법
JP7449920B2 (ja) 2019-03-12 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2024062808A1 (ja) * 2022-09-22 2024-03-28 Ｔｏｐｐａｎホールディングス株式会社 配線基板

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201510798A (zh) * 2013-09-13 2015-03-16 Hon Hai Prec Ind Co Ltd 單片式玻璃觸控屏及其製造方法
KR102244002B1 (ko) * 2014-02-14 2021-04-27 삼성디스플레이 주식회사 댐 부재 및 이를 포함하는 표시 장치
JP2015210242A (ja) * 2014-04-30 2015-11-24 キヤノン株式会社 流路デバイス、流路デバイスの製造方法、および検査方法
US10264669B2 (en) * 2015-05-01 2019-04-16 Research Triangle Institute Flexible electronic assemblies with embedded electronic devices and methods for their fabrication
TWI561891B (en) 2016-01-04 2016-12-11 Au Optronics Corp Pixel array substrate
CN105633099B (zh) * 2016-01-28 2018-11-30 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示面板
US10529745B2 (en) 2016-07-05 2020-01-07 Innolux Corporation Display device
CN112542468A (zh) * 2016-07-05 2021-03-23 群创光电股份有限公司 显示装置
JP6627666B2 (ja) * 2016-07-07 2020-01-08 株式会社オートネットワーク技術研究所 回路基板及び電気接続箱
KR102614612B1 (ko) * 2016-10-25 2023-12-19 엘지디스플레이 주식회사 관통홀을 통해 기판의 앞면과 배면을 연결한 평판 표시장치
CN106653819B (zh) 2017-02-17 2020-02-14 京东方科技集团股份有限公司 阵列基板和显示装置
CN107256870A (zh) * 2017-06-09 2017-10-17 京东方科技集团股份有限公司 一种阵列基板及制作方法、柔性显示面板、显示装置
CN109786399B (zh) 2017-11-13 2022-04-05 睿生光电股份有限公司 检测装置
US10571758B2 (en) 2018-01-05 2020-02-25 Innolux Corporation Display device
US11910520B2 (en) * 2018-02-02 2024-02-20 Kuprion Inc. Thermal management in circuit board assemblies
US12032216B2 (en) 2018-04-03 2024-07-09 Corning Incorporated Integrated circuit packages having electrical and optical connectivity and methods of making the same
US10692799B2 (en) 2018-06-01 2020-06-23 Innolux Corporation Semiconductor electronic device
US10998361B2 (en) * 2018-09-22 2021-05-04 Omnivision Technologies, Inc. Image-sensor package and associated method
CN109496352A (zh) * 2018-10-16 2019-03-19 深圳市汇顶科技股份有限公司 具有薄膜晶体管器件的集成装置及其制备方法
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
US11507087B2 (en) * 2018-11-07 2022-11-22 Gm Cruise Holdings Llc Distributed integrated sensing and communication module
CN111656265B (zh) 2019-01-04 2023-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和电子装置
CN110265432B (zh) * 2019-04-11 2022-06-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
US11637166B2 (en) * 2019-04-12 2023-04-25 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display apparatus
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
US11978685B2 (en) * 2019-07-25 2024-05-07 Intel Corporation Glass core patch with in situ fabricated fan-out layer to enable die tiling applications
CN110491853B (zh) * 2019-09-16 2024-08-09 中国电子科技集团公司第五十八研究所 一种硅基三维扇出集成封装方法及结构
CN111081655B (zh) * 2019-12-19 2021-10-22 青岛歌尔智能传感器有限公司 电子封装结构及其制作方法
KR20220007754A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN112312654B (zh) * 2020-08-14 2021-09-17 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
KR20220021985A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
US11527485B2 (en) * 2020-08-27 2022-12-13 Intel Corporation Electrical shield for stacked heterogeneous device integration
CN111863768A (zh) * 2020-08-28 2020-10-30 中国电子科技集团公司第五十八研究所 一种具备微流道散热功能的tsv转接板及其制备方法
TWI773541B (zh) 2021-09-27 2022-08-01 友達光電股份有限公司 主動元件基板的製造方法
KR20230099764A (ko) * 2021-12-27 2023-07-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN115857224B (zh) * 2022-11-23 2024-07-09 安徽繁盛显示科技有限公司 玻璃基板以及显示面板的基板制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04238826A (ja) * 1990-12-28 1992-08-26 Seikosha Co Ltd ガラスのエッチング方法
JPH05139785A (ja) * 1991-11-19 1993-06-08 Seikosha Co Ltd 感光性ガラスの加工方法
JP2008291348A (ja) * 2007-04-27 2008-12-04 Hitachi Chem Co Ltd 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2011037707A (ja) * 2006-02-22 2011-02-24 Nippon Sheet Glass Co Ltd レーザを用いたガラスの加工方法および加工装置
JP2011199674A (ja) * 2010-03-19 2011-10-06 Seiko Instruments Inc ガラス基板の製造方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計
WO2012093698A1 (ja) * 2011-01-06 2012-07-12 旭硝子株式会社 封着材料層付きガラス部材の製造方法及び製造装置、並びに電子デバイスの製造方法
US20140035892A1 (en) * 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Incorporation of passives and fine pitch through via for package on package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR20130115230A (ko) * 2010-10-01 2013-10-21 메이코 일렉트로닉스 컴파니 리미티드 부품 내장 기판의 제조 방법 및 이것을 이용한 부품 내장 기판
US20130245167A1 (en) * 2010-11-24 2013-09-19 Jsr Corporation Resin composition, insulating film, film forming method, and electronic part
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04238826A (ja) * 1990-12-28 1992-08-26 Seikosha Co Ltd ガラスのエッチング方法
JPH05139785A (ja) * 1991-11-19 1993-06-08 Seikosha Co Ltd 感光性ガラスの加工方法
JP2011037707A (ja) * 2006-02-22 2011-02-24 Nippon Sheet Glass Co Ltd レーザを用いたガラスの加工方法および加工装置
JP2008291348A (ja) * 2007-04-27 2008-12-04 Hitachi Chem Co Ltd 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2011199674A (ja) * 2010-03-19 2011-10-06 Seiko Instruments Inc ガラス基板の製造方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計
WO2012093698A1 (ja) * 2011-01-06 2012-07-12 旭硝子株式会社 封着材料層付きガラス部材の製造方法及び製造装置、並びに電子デバイスの製造方法
US20140035892A1 (en) * 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Incorporation of passives and fine pitch through via for package on package

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092270A (ja) * 2014-10-03 2020-06-11 日本板硝子株式会社 導電部付ガラス基板
JP2017183649A (ja) * 2016-03-31 2017-10-05 大日本印刷株式会社 電子デバイス及びその製造方法
JP2017204610A (ja) * 2016-05-13 2017-11-16 大日本印刷株式会社 実装基板及びそれを備える電子機器
JP7156952B2 (ja) 2017-08-02 2022-10-19 京東方科技集團股▲ふん▼有限公司 配線構造及びその製造方法、ｏｌｅｄアレイ基板及び表示装置
JP2020529097A (ja) * 2017-08-02 2020-10-01 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 配線構造及びその製造方法、ｏｌｅｄアレイ基板及び表示装置
JP2019080029A (ja) * 2017-10-19 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体パッケージ
US10756023B2 (en) 2017-10-19 2020-08-25 Samsung Electronics Co., Ltd. Semiconductor package
JP7449920B2 (ja) 2019-03-12 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US12074185B2 (en) 2019-03-12 2024-08-27 Sony Semiconductor Solutions Corporation Semiconductor device
KR102460449B1 (ko) * 2021-03-31 2022-10-31 한국전자기술연구원 고주파 캐패시터 및 이의 제조방법
KR20220135932A (ko) * 2021-03-31 2022-10-07 한국전자기술연구원 고주파 캐패시터 및 이의 제조방법
US12014881B2 (en) 2021-03-31 2024-06-18 Korea Electronics Technology Institute High frequency capacitor and manufacturing method thereof
WO2024062808A1 (ja) * 2022-09-22 2024-03-28 Ｔｏｐｐａｎホールディングス株式会社 配線基板

Also Published As

Publication number Publication date
US10410884B2 (en) 2019-09-10
US20150021081A1 (en) 2015-01-22
CN104299916A (zh) 2015-01-21
JP6308007B2 (ja) 2018-04-11
US20170301558A1 (en) 2017-10-19
US9723724B2 (en) 2017-08-01
CN104299916B (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
JP6308007B2 (ja) 配線基板および配線基板の製造方法
US9761514B2 (en) Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
CN109949703B (zh) 柔性显示基板、显示面板、显示装置及制作方法
US9698051B2 (en) Semiconductor chips having through silicon vias and related fabrication methods and semiconductor packages
TWI221664B (en) Structure of chip package and process thereof
JP4688679B2 (ja) 半導体モジュール
JP2015038962A5 (ja)
TWI502705B (zh) 晶片封裝體及其製造方法
TW202011489A (zh) 晶片封裝體的形成方法
US9324580B2 (en) Process for fabricating a circuit substrate
TWI689996B (zh) 半導體裝置之中介層製造方法
US20230254983A1 (en) Wiring board and method of producing wiring board
US10057995B2 (en) Electronic device
CN103325758A (zh) 一种防锡球塌陷的fcqfn封装件及其制作工艺
KR20110131674A (ko) 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법
CN115145066A (zh) 硅基液晶面板及其制备方法
TW202005076A (zh) 結合高溫與低溫元件形成的系統與方法
JP7184041B2 (ja) 配線基板および半導体装置
TW202401707A (zh) 電子裝置及其製造方法
JP2007304299A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2007304300A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
TW202312374A (zh) 用於半導體設備封裝的加勁框架
TW202407827A (zh) 積體扇出型封裝的製造方法
JP2020191380A (ja) 配線基板の製造方法
JP2005183445A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180226

R151 Written notification of patent or utility model registration

Ref document number: 6308007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees