JP2020529097A - 配線構造及びその製造方法、oledアレイ基板及び表示装置 - Google Patents
配線構造及びその製造方法、oledアレイ基板及び表示装置 Download PDFInfo
- Publication number
- JP2020529097A JP2020529097A JP2018561612A JP2018561612A JP2020529097A JP 2020529097 A JP2020529097 A JP 2020529097A JP 2018561612 A JP2018561612 A JP 2018561612A JP 2018561612 A JP2018561612 A JP 2018561612A JP 2020529097 A JP2020529097 A JP 2020529097A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- pattern
- base substrate
- oled
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 230000000149 penetrating effect Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 229910001069 Ti alloy Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- BVWCRASTPPDAAK-UHFFFAOYSA-N [Mo].[W].[Cu] Chemical compound [Mo].[W].[Cu] BVWCRASTPPDAAK-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- VNTLIPZTSJSULJ-UHFFFAOYSA-N chromium molybdenum Chemical compound [Cr].[Mo] VNTLIPZTSJSULJ-UHFFFAOYSA-N 0.000 description 1
- UMUXBDSQTCDPJZ-UHFFFAOYSA-N chromium titanium Chemical compound [Ti].[Cr] UMUXBDSQTCDPJZ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 1
- PCDGOLMIECCDAS-UHFFFAOYSA-N copper molybdenum niobium Chemical compound [Cu][Mo][Nb] PCDGOLMIECCDAS-UHFFFAOYSA-N 0.000 description 1
- BEDZDZCEOKSNMY-UHFFFAOYSA-N copper molybdenum titanium Chemical compound [Ti][Cu][Mo] BEDZDZCEOKSNMY-UHFFFAOYSA-N 0.000 description 1
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
有機発光ダイオード(OLED)アレイ基板は、複数の画素ユニットを含み、各々の画素ユニットは、スイッチトランジスタ、駆動トランジスタ及びOLED表示装置を含んでもよい。OLEDは、電流型発光デバイスであり、主に陽極、陰極及び有機材料機能層を含む。OLEDの主な作動原理は以下のとおりである。有機材料機能層は、陽極と陰極が形成した電場により駆動されて、キャリア注入と複合により発光する。OLEDの陽極又は陰極が電気的に接続した駆動トランジスタは、電流制限の役割を果たし、駆動トランジスタの電極材料の抵抗率が過大であり又は電源トレースの抵抗が過大になると、大きな電圧降下又は電圧上昇が発生し、且つ異なる位置にある画素ユニットへの影響が異なり、それにより、表示の均一性に悪影響を与える。
たとえば、本開示の少なくとも一実施例に係る配線構造において、前記第2導電性パターンは、互いに間隔を空けた複数の第2サブ導電性パターンを含み、前記貫通孔パターンは複数の貫通孔を含み、前記第1導電性パターンと各々の前記第2サブ導電性パターンとはそれぞれ前記貫通孔を介して接続される。
たとえば、本開示の少なくとも一実施例に係る配線構造において、隣接する前記貫通孔は等間隔で配列される。
たとえば、本開示の少なくとも一実施例に係る配線構造において、前記第2サブ導電性パターンはグリッド状構造を有する。
本開示の少なくとも一実施例はさらに、上記いずれかに記載の配線構造を含む有機発光ダイオード(OLED)アレイ基板を提供する。
たとえば、本開示の少なくとも一実施例に係るOLEDアレイ基板において、前記第1導電性パターンと前記第2導電性パターンとは、前記OLEDアレイ基板の電源トレースとして配置される。
本開示の少なくとも一実施例はさらに、上記いずれかに記載の有機発光ダイオード(OLED)アレイ基板を含む表示装置を提供する。
たとえば、本開示の少なくとも一実施例に係る表示装置はさらに、駆動回路を含み、前記第1導電性パターンは前記駆動回路に接続され、前記複数の第2サブ導電性パターンはそれぞれ前記駆動回路に接続される。
本開示の少なくとも一実施例はさらに配線構造の製造方法を提供し、該製造方法は、ベース基板を提供するステップと、前記ベース基板を貫通した貫通孔パターンを形成するステップと、前記ベース基板の第1表面に第1導電性パターンを形成するステップと、前記ベース基板の第2表面に第2導電性パターンを形成するステップとを含み、前記第1導電性パターンと前記第2導電性パターンとは前記貫通孔パターンを介して接続される。
たとえば、本開示の少なくとも一実施例に係る製造方法は、最初に前記ベース基板を貫通した前記貫通孔パターンを形成し、次に前記ベース基板の第1表面に前記第1導電性パターンを形成するステップを含む。
たとえば、本開示の少なくとも一実施例に係る製造方法は、最初に前記ベース基板の第1表面に前記第1導電性パターンを形成し、次に前記ベース基板を貫通した前記貫通孔パターンを形成するステップを含む。
たとえば、本開示の少なくとも一実施例に係る製造方法において、前記第2導電性パターンは、互いに間隔を空けた複数の第2サブ導電性パターンを含み、前記第1導電性パターンと各々の前記第2サブ導電性パターンとはそれぞれ前記貫通孔を介して接続される。
たとえば、本開示の少なくとも一実施例に係る製造方法において、隣接する前記貫通孔は等間隔で配列される。
たとえば、本開示の少なくとも一実施例に係る製造方法において、前記第2サブ導電性パターンはグリッド状構造を有する。
特に定義しない限り、本開示に使用されている技術用語又は科学用語は当業者が理解できる通常の意味を有する。本開示に使用されている「第1」、「第2」及び類似する用語は、順序、数量又は重要性を示すものではなく、異なる構成要素を区別するためのものにすぎない。「含む」又は「備える」等の類似する用語は、「含む」又は「備える」の前に記載された素子又は部材が、「含む」又は「備える」の後に挙げられる素子又は部材及びその同等物を含むが、ほかの素子又は部材を排除しないことを意味する。「接続」又は「連結」等の類似する用語は、物理的又は機械的接続に限定されず、直接接続されるか間接的に接続されるかに関わらず、電気的接続を含んでもよい。「上」、「下」、「左」、「右」等は、相対位置関係を示すだけであり、説明対象の絶対位置が変わると、該相対位置関係も対応して変化する可能性がある。
発明者が研究した結果、従来のOLEDアレイ基板の構造において、VDDトレース又はVSSトレース自体が抵抗を有し、電流がVDDトレース又はVSSトレースを通過するとき、VDDトレースでの電圧降下又はVSSトレースでの電圧上昇が発光電流に影響を与え、このようにVDD信号又はVSS信号の振幅が差異を持つことをもたらす。薄膜トランジスタ(TFT)の特性が理想的ではない(飽和領域電流がVgsに関連するだけでなく、Vdsにも関連する)ことを考慮に入れると、VDDトレースでの電圧降下又はVSSトレースでの電圧上昇がVdsに影響を与えるため、異なる位置にあるOLEDサブ画素が出力した電流はVDD電圧又はVSS電圧の変化により変化し、それにより表示の不均一性を引き起こし、そのため、VDDトレース及びVSSトレースの抵抗をできるだけ減少させ、更にVDDトレースでの電圧降下及びVSSトレースでの電圧上昇を減少させる。
本開示の少なくとも一実施例は配線構造を提供し、該配線構造は、互いに対向する第1表面と第2表面とを含むベース基板と、ベース基板の第1表面に設置された第1導電性パターンと、ベース基板の第2表面に設置された第2導電性パターンとを含み、該第1導電性パターンと第2導電性パターンは、ベース基板を貫通した貫通孔パターンを介して接続される。
本開示の少なくとも一実施例は、配線構造を提供し、たとえば、図1Aと1Bは、本開示の一実施例に係る配線構造を示す断面構造模式図であり、図1Aと1Bに示されるように、該配線構造100は、互いに対向する第1表面102と第2表面103を含むベース基板101と、該ベース基板101の第1表面102に設置された第1導電性パターン104と、該ベース基板101の第2表面103に設置された第2導電性パターン105とを含み、該第1導電性パターン104と該第2導電性パターン105は、ベース基板101を貫通した貫通孔パターン106を介して接続される。
たとえば、該第1導電性パターン104と第2導電性パターン105の材料は、たとえば、銅(Cu)、銅モリブデン合金(Cu/Mo)、銅チタン合金(Cu/Ti)、銅モリブデンチタン合金(Cu/Mo/Ti)、銅モリブデンタングステン合金(Cu/Mo/W)、銅モリブデンニオブ合金(Cu/Mo/Nb)などの銅系金属であってもよく、たとえば、クロムモリブデン合金(Cr/Mo)、クロムチタン合金(Cr /Ti)、クロムモリブデンチタン合金(Cr/Mo/Ti)などのクロム系金属、又はほかの適切な導電性金属材料であってもよい。
たとえば、単層構造の第1導電性パターン104に比べて、第1導電性パターン104と第2導電性パターン105が接続されて二層構造になると、第1導電性パターン104の抵抗は大幅に減少する。
たとえば、第1導電性パターン104は、互いに交差している金属線(バー)で形成されるグリッド状構造であり、それにより複数のメッシュが形成され、該グリッド状構造はさらに抵抗を減少させることができる。
たとえば、該第1導電性パターン104は、金属グリッドで形成される面状構造(単一のストリップ状又は線状ではない)であり、該面状の第1導電性パターンがディスプレイパネルに適用されると、第1導電性パターンの電圧降下(IR drop)又は電圧上昇(IR rising)を減少させ、それによりディスプレイパネルのエネルギー消費量を低減させることができる。なお、面状構造の導電性パターンとは、導電性パターンの短手方向と長手方向の両方ともに所定の寸法と延びる範囲があることを意味する。
たとえば、レーザ照射などの穿孔技術により貫通孔パターン106を形成できる。たとえば、レーザ照射のエネルギーは700〜900mJ、時間は6〜10秒であり、一例では、レーザ照射のエネルギーは800mJ、時間は10秒である。別の一例では、レーザ照射のエネルギーは850mJ、時間は9秒である。
たとえば、図1Bに示される配線構造は、表示装置の表示基板、たとえば、OLED表示装置の表示基板に用いられ、第2導電性パターン105の一側にOLED画素アレイを駆動するための駆動回路層110が形成される。このとき、第1導電性パターン104と第2導電性パターン105は、画素アレイの陰極(たとえば共通陰極)、陽極(たとえば共通陽極)、電源線のうちの何れかひとつとして配置される。
たとえば、図3は、本開示の実施例に係る別の配線構造の第1表面を含む構造模式図である。図3に示されるように、該貫通孔パターンに含まれる貫通孔1061の個数は8つであり、なお、該貫通孔1061の個数は図2中の4つと図3中の8つに制限されず、2つ、3つ又は5つなどであってもよい。勿論、貫通孔1061の個数が1つである場合も、第1導電性パターンの抵抗を減少させる効果を果たせるが、表示の均一性を向上させる効果が低い。
なお、該網状構造は、長方形に制限されず、円形、正多角形、台形又は非規則的な多角形等であってもよい。
たとえば、一例では、各列の画素構造(サブ画素)に対応して1つのグリッド状の第1導電性パターンが設置され、このように、複数のグリッド状の第1導電性パターンを接続して一体構造に形成し、それにより第1導電性パターンの面積を増大させ、更に第1導電性パターンの電圧降下(IR drop)又は電圧上昇(IR rising)をさらに低下させ、該配線構造をディスプレイパネルに用いると、表示の均一性を向上させるとともに、ディスプレイパネルの消費電力を減少させることができる。
たとえば、別の一例では、複数の画素構造(サブ画素)に対応して面状の第1導電性パターンが設置されてもよく、すなわち、第1導電性パターンは画素構造の領域全体に対応する。
たとえば、図5は、本開示の実施例に係る配線構造の第2表面を含む部分を示す構造模式図である。図5における配線構造の第2表面の構造は、図3における配線構造の第1表面の構造と組み合わせて配線構造を形成することができる。各々の第2サブ導電性パターン1051は、異なる位置で複数の貫通孔1061に対応してもよく、図5に示されるように、各々の第2サブ導電性パターン1051は、2つの貫通孔1061に対応し、各々の第2サブ導電性パターン1051は、2つの異なる位置で第1導電性パターンに電気的に接続され、このように、第1導電性パターン104の抵抗をさらに減少させることができる。
たとえば、図3における第1導電性パターン104と、互いに間隔を空けた各々の第2サブ導電性パターン1051とは、それぞれ貫通孔1061を介して接続され、このように、1つの第2サブ導電性パターン1051の入力電圧を個別に制御することで、小領域内での第1導電性パターン104と1つの第2サブ導電性パターン1051との接続部における電圧を調整することができ、このように、小領域内での入力電圧を個別に制御することで、第1導電性パターン104での電圧上昇又は電圧降下の値がほぼゼロに近いことを実現する。このように、該配線構造をディスプレイパネルに用いると、表示の均一性を向上させることができる。
同様に、第1導電性パターン104に入力される電圧値をV0とし、検出された第1導電性パターンと第2サブ導電性パターン1051b、第2サブ導電性パターン1051c及び第2サブ導電性パターン1051dとの接続部での電圧をそれぞれV2’、V3’及びV4’とし、V0とV2’、V3’又はV4’は同じ又はほぼ同じである場合、第2サブ導電性パターン1051b、第2サブ導電性パターン1051c又は第2サブ導電性パターン1051dに電圧を印加しない。V0とV2’、V3’及び/又はV4’の差が大きい場合、第2サブ導電性パターン1051b、第2サブ導電性パターン1051c及び/又は第2サブ導電性パターン1051dに電圧を印加し、V0とV2’、V3’及び/又はV4’を同じ又はほぼ同じにし、第2サブ導電性パターン1051b、第2サブ導電性パターン1051c及び/又は第2サブ導電性パターン1051dに印加される電圧はたとえば、それぞれV2、V3及びV4である。
たとえば、該配線構造は、有機発光ダイオード(OLED)アレイ基板に適用できる。TFT液晶ディスプレイ(TFT−LCD)は、安定的な電圧を用いて表示輝度を制御し、TFT−LCDとは異なり、OLEDアレイ基板は電流駆動のものであり、電源電圧トレース(たとえば、VDD又はVSS)の抵抗が大きいとき、VDDで大きな電圧降下が発生し、又は、VSSで大きな電圧上昇が発生し、このように電流不均一を引き起こして表示不均一を発生させる。本開示では、第1導電性パターンと第2導電性パターンで形成される接続構造は、OLEDアレイ基板における電源トレースとして配置できる。
本開示の少なくとも一実施例はさらに、有機発光ダイオード(OLED)アレイ基板を提供し、図6は、本開示の実施例に係る有機発光ダイオード(OLED)アレイ基板の平面構造模式図であり、図6に示されるように、該有機発光ダイオード(OLED)アレイ基板は、ベース基板201と、ベース基板201の第1表面及び第2表面に設置された電源トレース202、ゲートライン203及びデータライン204と、ゲートライン203とデータライン204が交差して画定する領域内に設置された画素構造205とを含み、たとえば、該電源トレース202は、実施例1におけるいずれか一つの配線構造の第1導電性パターン104と第2導電性パターン105とにより形成された接続構造である。第1導電性パターンは、有機発光ダイオード(OLED)アレイ基板において電源端子に接続された電源トレースにより構成されたパターンである。
該画素構造205は、スイッチトランジスタ206、駆動トランジスタ207及びOLEDデバイス208を含み、且つスイッチトランジスタ206はゲートライン203とデータライン204に接続され、駆動トランジスタ207はスイッチトランジスタ206、電源トレース202及びOLEDデバイス208に接続され、電源トレース202の第1導電性パターン104は画素構造205の下方に設置され且つ画素構造205とは少なくとも部分的に重なる。電源トレース202の第1導電性パターン104と画素構造205との間に絶縁層(図1Aと1Bに示されていない)が設置され、該絶縁層に第1ビアホール構造210が設置され、電源トレース202の第1導電性パターン104は、第1ビアホール構造210を介して駆動トランジスタ207に接続される。スイッチトランジスタ206と駆動トランジスタ207の位置は対応した破線ボックスにより示される。電源トレース202の第2導電性パターンは、ベース基板201を貫通した貫通孔を介して第1導電性パターンに接続される。
たとえば、図6では、互いに並列された4つの画素構造のみ示され、且つそれぞれ白色光(W)、赤色光(R)、緑色光(G)及び青色光(B)を発光するが、当業者であれば、本開示の実施例のアレイ基板に含まれる画素構造が、4つに制限されず、複数個を含んでもよいことを理解できる。
たとえば、該OLEDアレイ基板は、表示領域と表示領域外の外周領域とを含み、表示領域はAA(Active Area)領域とも呼ばれ、一般的に表示に用いられ、外周領域は、駆動回路を設置してディスプレイパネルをパッケージすること等に用いられる。上記画素構造、ゲートライン及びデータラインはいずれも表示領域に位置する。たとえば、該OLEDアレイ基板は、ゲートライン、データラインなどのリード線以外、画素ユニットと検出集積回路とを接続するための検出補償ラインを含んでもよく、該検出補償ラインは表示領域に位置してもよい。
たとえば、ゲートラインが位置する領域が、駆動トランジスタの領域と蓄積コンデンサとの領域に近いため、駆動トランジスタの位置する領域と蓄積コンデンサの位置する領域とがOLEDアレイ基板に垂直な方向に重なるように、電源トレースをより広い領域に設置してもよい。
たとえば、OLEDアレイ基板において、サブ画素限定領域にさらにカラーフィルム層が設置されてもよく、たとえば、赤色サブ画素、青色サブ画素及び緑色サブ画素については、白色光OLEDデバイス及び対応した赤色カラーフィルム層、青色カラーフィルム層及び緑色カラーフィルム層を組み合わせて実現できる。該カラーフィルム層はフィルター又は光変換層(たとえば蛍光層)であってもよい。またたとえば、カラーフィルム層にさらに平坦層が設置されてもよい。
また、図7Aと図7Bに示される画素回路では、スイッチトランジスタT1は、N型トランジスタに制限されず、P型トランジスタであってもよく、そのオン又はオフを制御する走査信号(Scan)の極性は対応して変化すればよい。
なお、第1導電性パターンは、有機発光ダイオード(OLED)アレイ基板において第1電源端子に接続された信号線で構成されるパターンであり、又は、第1導電性パターンは、有機発光ダイオード(OLED)アレイ基板において第2電源端子に接続された信号線で構成されるパターンである。
たとえば、本開示の実施例では、画素回路はさらに、3T1C、4T2Cなどであってもよく、上記スイッチトランジスタと駆動トランジスタ以外、補償トランジスタ、リセットトランジスタなどを含んでもよく、ここでそれについて制限しない。
本開示の実施例に係る表示装置に含まれる有機発光ダイオード(OLED)アレイ基板は、上記いずれかの有機発光ダイオード(OLED)アレイ基板の構造と同じであり、その技術的効果と実現原理が同じであるため、ここで詳細な説明を省略する。なお、需要に応じて、上記有機発光ダイオード(OLED)アレイ基板の層構造に限らず、ほかの層構造を含んでもよい。
該表示装置はさらに駆動回路を含んでもよく、第1導電性パターンは駆動回路に接続され、複数の第2サブ導電性パターンはそれぞれ駆動回路に接続される。
また、該表示装置は、ボトムエミッションモード又はトップエミッションモードで利用されてもよく、両面エミッションモードで利用されてもよい。
本開示の少なくとも一実施例はさらに配線構造の製造方法を提供し、図8は本開示の実施例に係る配線構造の製造方法を示すフローチャートであり、図8に示されるように、該製造方法はステップ101〜ステップ104を含む。
たとえば、該ベース基板はガラス、石英、所定の硬度を有する樹脂材料又はほかの適切な材料を材料とする絶縁基板である。
ステップ102、該ベース基板を貫通した貫通孔パターンを形成する。
たとえば、レーザ照射方法で前記貫通孔パターンを形成し、該レーザ照射のエネルギーは700〜900mJ、時間は6〜10秒であり、一例では、レーザ照射のエネルギーは800mJ、時間は7秒であり、別の一例では、レーザ照射のエネルギーは850mJ、時間は9秒である。
ステップ103、該ベース基板の第1表面に第1導電性パターンを形成する。
たとえば、金属薄膜を堆積して、次にフォトレジストのコーティング、露光、現像、エッチングなどのプロセスを経て第1導電性パターンを形成し、なお、第1導電性パターンは、貫通孔の位置する領域に入って貫通孔の側壁に付着できる。
ステップ104、該ベース基板の第2表面に第2導電性パターンを形成し、該第1導電性パターンと第2導電性パターンを該貫通孔パターンを介して接続し、なお、第2導電性パターンは、貫通孔の位置する領域に入って貫通孔の側壁に付着できる。
たとえば、フォトレジストのコーティング、露光、現像、エッチングなどのプロセスで第1導電性パターンを形成する。
たとえば、上記ステップ102とステップ103の順番について制限がなく、2種の方式を含む。第1の方式:まず、ベース基板を貫通した貫通孔パターンを形成し、次にベース基板の第1表面に第1導電性パターンを形成し、このように、第1導電性パターンの完全性及び電気的接続の信頼性を確保できる。第2の方式について、まず、ベース基板の第1表面に第1導電性パターンを形成し、次にベース基板のみを貫通する貫通孔パターンを形成し、このように、形成された貫通孔パターンが第1導電性パターンに位置することを確保し、レーザ穿孔の位置決め精度を確保できる。
たとえば、該貫通孔パターンは複数の貫通孔を含み、複数の貫通孔はそれぞれ、配線構造の第1表面において横縦に交差する金属線(バー)の交差部に対応し、このように、第1導電性パターンと第2導電性パターンが導通することを確保できる。たとえば、隣接する貫通孔は、横方向と縦方向において間隔が同じであり、等間隔で設置された貫通孔は、ラインの長さのばらつきによる入力電気信号の差異が大きいという問題を解決し、各々の第2サブ導電性パターンに入力される電気信号をより正確に制御することができる。
たとえば、貫通孔の個数が多いほど、形成された接続チャンネルが多くなり、このように、第1導電性パターンの抵抗をさらに減少させることができる。たとえば、貫通孔は非等間隔で分布してもよく、貫通孔は横方向における金属線(バー)に対応した位置のみに設置されてもよく、又は、縦方向における金属線(バー)に対応した位置のみに設置されてもよい。
たとえば、複数の第2サブ導電性パターンは互いに間隔を空けており、すなわち、複数の第2サブ導電性パターンは、配線構造の第2表面において電気的に導通していない。各々の第2サブ導電性パターンはいずれも、ベース基板を貫通した少なくとも1つ貫通孔に対応し、このように、各々の第2サブ導電性パターンはそれぞれ貫通孔を介して第1導電性パターンに電気的に接続される。たとえば、各々の第2サブ導電性パターンは異なる位置で複数の貫通孔に対応し、各々の第2サブ導電性パターンが異なる位置でそれぞれ第1導電性パターンに電気的に接続されることにより、第1導電性パターンの抵抗をさらに減少させることができる。
たとえば、第2サブ導電性パターンはグリッド状構造を有し、各々の第2サブ導電性パターンの形状は同じであってもよく、又は異なってもよく、たとえば、該第2サブ導電性パターンの形状は、長方形に制限されず、円形、正多角形、台形又は非規則的な多角形などであってもよい。
(1)本開示の少なくとも一実施例に係る配線構造において、第1導電性パターンと第2導電性パターンがベース基板を貫通した貫通孔パターンを介して電気的に接続されることで、第1導電性パターンの抵抗を減少させ、それにより第1導電性パターンでの電圧降下を減少させることができる。
(2)本開示の少なくとも一実施例に係る配線構造において、第1導電性パターンと互いに間隔を空けた各々の第2サブ導電性パターンがそれぞれ貫通孔を介して接続されることで、1つの第2サブ導電性パターンの入力電圧を個別に制御して小領域内での電圧を調整することができる。
(3)本開示の少なくとも一実施例に係る配線構造において、グリッド状構造を有する第2導電性パターンが静電気遮蔽の役割を果たし、このように外部の静電気によるベース基板の第1表面に設置された第1導電性パターンの電気信号への干渉を避けられ、同時に静電破壊の発生を防止することができる。
(4)本開示の少なくとも一実施例に係るOLEDアレイ基板において、小領域での入力電圧を個別に制御することで、第1導電性パターンでの電圧上昇又は電圧降下の値がほぼゼロに近づくことを実現し、それにより表示の均一性を確保できる。
なお、
(1)本開示の実施例の図面に、本開示の実施例に関する構造のみが示され、ほかの構造については通常の設計を参照すればよい。
(2)明瞭さから、本開示の実施例を説明する図面に、層又は領域の厚さが拡大又は縮小されるものであり、すなわち、これらの図面は実際の比例に応じて作成するものではない。なお、層、膜、領域又は基板のような素子については、別の素子の「上方」又は「下方」に位置すると記載された場合、該素子は別の素子の「上方」又は「下方」に「直接」位置してもよく、中間素子が存在してもよい。
(3)矛盾がない場合、本開示の実施例及び実施例における特徴は互いに組み合わせて、新しい実施例を構成することができる。
以上は本開示の好ましい実施形態に過ぎず、本開示の保護範囲を制限するものではなく、本開示の保護範囲は前記特許請求の範囲の保護範囲を基準にする。
本願は、2017年8月2日に出願した中国特許出願第201710650543.1号の優先権を主張し、ここで、上記中国特許出願に開示されている全内容が本願の一部として援用される。
Claims (15)
- 有機発光ダイオード(OLED)アレイ基板であって、
互いに対向する第1表面と第2表面とを含むベース基板と、
前記ベース基板の前記第1表面に設置された第1導電性パターンと、
前記ベース基板の前記第2表面に設置された第2導電性パターンと、を含み、
前記第1導電性パターンと前記第2導電性パターンとは、前記ベース基板を貫通した貫通孔パターンを介して接続され、
前記第1導電性パターンと前記第2導電性パターンとは、前記OLEDアレイ基板の電源トレースとして配置される有機発光ダイオード(OLED)アレイ基板。 - 前記OLEDアレイ基板はアレイ状に設置された画素構造を含み、各々の前記画素構造は前記第1導電性パターンに接続される請求項1に記載の有機発光ダイオード(OLED)アレイ基板。
- 前記第2導電性パターンは、互いに間隔を空けた複数の第2サブ導電性パターンを含み、前記貫通孔パターンは複数の貫通孔を含み、前記第1導電性パターンと各々の前記第2サブ導電性パターンとはそれぞれ前記貫通孔を介して接続される請求項1又は2に記載の有機発光ダイオード(OLED)アレイ基板。
- 隣接する前記貫通孔は等間隔で配列される請求項3に記載の有機発光ダイオード(OLED)アレイ基板。
- 前記第2サブ導電性パターンはグリッド状構造を有する請求項3又は4に記載の有機発光ダイオード(OLED)アレイ基板。
- 請求項1〜5のいずれか一項に記載の有機発光ダイオード(OLED)アレイ基板を含む表示装置。
- さらに駆動回路を含み、前記第1導電性パターンは前記駆動回路に接続され、前記複数の第2サブ導電性パターンはそれぞれ前記駆動回路に接続される請求項6に記載の表示装置。
- 配線構造であって、
互いに対向する第1表面と第2表面とを含むベース基板と、
前記ベース基板の前記第1表面に設置された第1導電性パターンと、
前記ベース基板の前記第2表面に設置された第2導電性パターンと、を含み、
前記第1導電性パターンと前記第2導電性パターンとは、前記ベース基板を貫通した貫通孔パターンを介して接続される配線構造。 - 前記第2導電性パターンは、互いに間隔を空けた複数の第2サブ導電性パターンを含み、前記貫通孔パターンは複数の貫通孔を含み、前記第1導電性パターンと各々の前記第2サブ導電性パターンとはそれぞれ前記貫通孔を介して接続される請求項8に記載の配線構造。
- 隣接する前記貫通孔は等間隔で配列される請求項9に記載の配線構造。
- 前記第2サブ導電性パターンはグリッド状構造を有する請求項9又は10に記載の配線構造。
- 配線構造の製造方法であって、
ベース基板を提供するステップと、
前記ベース基板を貫通した貫通孔パターンを形成するステップと、
前記ベース基板の第1表面に第1導電性パターンを形成するステップと、
前記ベース基板の第2表面に第2導電性パターンを形成するステップと、を含み、
前記第1導電性パターンと前記第2導電性パターンとは前記貫通孔パターンを介して接続される配線構造の製造方法。 - レーザ照射方法で前記貫通孔パターンを形成する請求項12に記載の製造方法。
- 最初に前記ベース基板を貫通した前記貫通孔パターンを形成し、次に前記ベース基板の第1表面に前記第1導電性パターンを形成するステップを含む請求項12又は13に記載の製造方法。
- 最初に前記ベース基板の第1表面に前記第1導電性パターンを形成し、次に前記ベース基板を貫通した前記貫通孔パターンを形成するステップを含む請求項12又は13に記載の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710650543.1 | 2017-08-02 | ||
CN201710650543.1A CN109390351B (zh) | 2017-08-02 | 2017-08-02 | 布线结构及其制备方法、oled阵列基板、显示装置 |
PCT/CN2018/086460 WO2019024565A1 (zh) | 2017-08-02 | 2018-05-11 | 布线结构及其制备方法、oled阵列基板以及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020529097A true JP2020529097A (ja) | 2020-10-01 |
JP7156952B2 JP7156952B2 (ja) | 2022-10-19 |
Family
ID=65232261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018561612A Active JP7156952B2 (ja) | 2017-08-02 | 2018-05-11 | 配線構造及びその製造方法、oledアレイ基板及び表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10868103B2 (ja) |
EP (1) | EP3664138A4 (ja) |
JP (1) | JP7156952B2 (ja) |
CN (1) | CN109390351B (ja) |
WO (1) | WO2019024565A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109686312B (zh) | 2019-03-04 | 2021-01-22 | 京东方科技集团股份有限公司 | 显示面板及其驱动方法、显示装置 |
US11637166B2 (en) * | 2019-04-12 | 2023-04-25 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof, and display apparatus |
CN111092108B (zh) * | 2019-12-30 | 2022-09-09 | 上海天马微电子有限公司 | 显示面板和显示装置 |
CN113451329A (zh) * | 2020-03-25 | 2021-09-28 | 深圳市柔宇科技有限公司 | 柔性基板及可拉伸电子装置 |
CN115529844A (zh) * | 2021-04-27 | 2022-12-27 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN117280895A (zh) * | 2022-04-21 | 2023-12-22 | 京东方科技集团股份有限公司 | 发光基板及其制备方法、发光装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332773A (ja) * | 2004-05-21 | 2005-12-02 | Semiconductor Energy Lab Co Ltd | 照明装置 |
WO2010041611A1 (ja) * | 2008-10-06 | 2010-04-15 | 旭硝子株式会社 | 電子デバイス用基板、その製造方法、これを用いた電子デバイス、その製造方法及び有機led素子用基板 |
JP2011134546A (ja) * | 2009-12-24 | 2011-07-07 | Casio Computer Co Ltd | 発光装置及びこれを用いた電子機器、ならびに発光装置の製造方法 |
JP2013105148A (ja) * | 2011-11-16 | 2013-05-30 | Nippon Hoso Kyokai <Nhk> | 表示装置 |
JP2015038962A (ja) * | 2013-07-16 | 2015-02-26 | ソニー株式会社 | 配線基板および配線基板の製造方法、並びに、部品内蔵ガラス基板および部品内蔵ガラス基板の製造方法。 |
CN106653819A (zh) * | 2017-02-17 | 2017-05-10 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100348820B1 (ko) * | 2000-12-28 | 2002-08-17 | 삼성전자 주식회사 | 고속 반도체 칩 패키지 및 이에 사용되는 기판 |
US6639360B2 (en) * | 2001-01-31 | 2003-10-28 | Gentex Corporation | High power radiation emitter device and heat dissipating package for electronic components |
KR100521277B1 (ko) * | 2003-02-05 | 2005-10-13 | 삼성에스디아이 주식회사 | 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법 |
KR100984359B1 (ko) * | 2003-11-20 | 2010-09-30 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
KR100647712B1 (ko) | 2005-11-09 | 2006-11-23 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 |
KR101275792B1 (ko) * | 2010-07-28 | 2013-06-18 | 삼성디스플레이 주식회사 | 표시 장치 및 유기 발광 표시 장치 |
US9041069B2 (en) * | 2011-01-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Distributed metal routing |
JP2013040981A (ja) * | 2011-08-11 | 2013-02-28 | Sony Corp | 表示装置および電子機器 |
CN103907218B (zh) * | 2011-11-07 | 2016-05-04 | 株式会社日本有机雷特显示器 | 有机el显示面板和有机el显示装置 |
KR101661015B1 (ko) * | 2013-11-28 | 2016-09-28 | 엘지디스플레이 주식회사 | 대면적 유기발광 다이오드 표시장치 |
CN103745985B (zh) | 2013-12-27 | 2015-03-18 | 京东方科技集团股份有限公司 | 一种有源矩阵有机发光二极管显示基板、显示装置 |
CN104659063A (zh) * | 2014-12-30 | 2015-05-27 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示面板和掩膜板 |
CN104809988B (zh) * | 2015-05-18 | 2016-06-29 | 京东方科技集团股份有限公司 | 一种oled阵列基板及显示面板、显示装置 |
CN105390506B (zh) * | 2015-11-17 | 2018-12-18 | 上海天马有机发光显示技术有限公司 | 显示装置、阵列基板及其制作方法 |
CN106450019B (zh) * | 2016-11-11 | 2018-04-20 | 京东方科技集团股份有限公司 | 有机发光二极管阵列基板及制备方法、显示装置 |
-
2017
- 2017-08-02 CN CN201710650543.1A patent/CN109390351B/zh active Active
-
2018
- 2018-05-11 US US16/303,825 patent/US10868103B2/en active Active
- 2018-05-11 EP EP18800457.6A patent/EP3664138A4/en active Pending
- 2018-05-11 WO PCT/CN2018/086460 patent/WO2019024565A1/zh unknown
- 2018-05-11 JP JP2018561612A patent/JP7156952B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332773A (ja) * | 2004-05-21 | 2005-12-02 | Semiconductor Energy Lab Co Ltd | 照明装置 |
WO2010041611A1 (ja) * | 2008-10-06 | 2010-04-15 | 旭硝子株式会社 | 電子デバイス用基板、その製造方法、これを用いた電子デバイス、その製造方法及び有機led素子用基板 |
JP2011134546A (ja) * | 2009-12-24 | 2011-07-07 | Casio Computer Co Ltd | 発光装置及びこれを用いた電子機器、ならびに発光装置の製造方法 |
JP2013105148A (ja) * | 2011-11-16 | 2013-05-30 | Nippon Hoso Kyokai <Nhk> | 表示装置 |
JP2015038962A (ja) * | 2013-07-16 | 2015-02-26 | ソニー株式会社 | 配線基板および配線基板の製造方法、並びに、部品内蔵ガラス基板および部品内蔵ガラス基板の製造方法。 |
CN106653819A (zh) * | 2017-02-17 | 2017-05-10 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7156952B2 (ja) | 2022-10-19 |
US10868103B2 (en) | 2020-12-15 |
CN109390351B (zh) | 2021-01-22 |
EP3664138A4 (en) | 2021-05-26 |
WO2019024565A1 (zh) | 2019-02-07 |
CN109390351A (zh) | 2019-02-26 |
EP3664138A1 (en) | 2020-06-10 |
US20190363155A1 (en) | 2019-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200411611A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
CN106782416B (zh) | 一种显示面板及显示装置 | |
JP7156952B2 (ja) | 配線構造及びその製造方法、oledアレイ基板及び表示装置 | |
US9985085B2 (en) | Array substrate for narrow frame design, manufacturing method thereof and display device | |
CN108305888B (zh) | 阵列基板及显示面板 | |
US10591753B2 (en) | Electroluminescent display | |
KR102443121B1 (ko) | 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스 | |
CN114822412B (zh) | 显示基板及显示装置 | |
US11107413B2 (en) | Display substrate and method for manufacturing the same, display device | |
US20210193778A1 (en) | Display substrate and display device | |
US11895890B2 (en) | Display substrate and display apparatus | |
US11244627B2 (en) | Display panel, display screen and control method thereof | |
EP3341971B1 (en) | Array substrate, display panel and display apparatus having the same, and fabricating method thereof | |
CN114127836B (zh) | 阵列基板、显示面板以及显示装置 | |
KR20200014473A (ko) | 표시 장치 | |
CN111724743A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN115394201B (zh) | 显示面板和显示装置 | |
WO2022174692A1 (zh) | 显示面板及显示装置 | |
CN114743989A (zh) | 阵列基板及显示面板 | |
US20230091142A1 (en) | Display panel and display device | |
KR20100070729A (ko) | 유기전계 발광소자용 어레이 기판 | |
CN115836597A (zh) | 显示面板及显示装置 | |
KR102118460B1 (ko) | 디스플레이장치 및 그의 제조방법 | |
KR20150078325A (ko) | 유기 발광 다이오드 표시장치 및 그 제조방법 | |
EP4336484A1 (en) | Display substrate and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7156952 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |