CN105390506B - 显示装置、阵列基板及其制作方法 - Google Patents

Abstract

本发明提供了一种显示装置、阵列基板及其制作方法，包括：提供一基板，所述基板包括衬底以及位于所述衬底表面的TFT阵列；在所述基板的TFT阵列表面形成第一电极层；在所述第一电极层表面形成具有多个第一电极图案和位于所述第一电极图案之间的至少一个填充图案的掩膜；对具有掩膜的第一电极层进行刻蚀形成多个第一电极，其中，在所述刻蚀的过程中，所述填充图案覆盖的所述第一电极层部分或全部刻蚀。本发明通过第一电极图案之间的填充图案来增大第一电极图案的图案密度，以避免在第一电极的刻蚀过程中出现第一电极过刻或刻蚀不均匀的问题，解决由此引起的显示屏暗点等缺陷。

Description

显示装置、阵列基板及其制作方法

技术领域

本发明涉及显示装置技术领域，更具体的说，涉及一种阵列基板及其制作方法，以及包括该阵列基板的显示装置。

背景技术

现有的OLED(Organic Light-Emitting Diode，有机电激光显示)显示器包括多个OLED像素单元，而每一OLED像素单元又包括第一电极、第二电极以及位于第一电极和第二电极之间的有机发光层，其中，第一电极为阳极，第二电极为阴极，该显示器件通过阴极向有机发光层输入电子通过阳极从有机发光层吸收电子来激发有机发光层发光。

现有技术中，在制作第一电极时，会先形成覆盖整个基板的第一电极层，然后以具有第一电极图案的光刻胶层为掩膜，采用湿法刻蚀工艺对电极层进行刻蚀来形成第一电极。由于湿法刻蚀具有各向同性腐蚀的特点，因此，刻蚀效果与电极图案密度紧密相关，也就是说，图案密度越大刻蚀效果越好。但是，随着OLED显示器的发展，像素单元中第一电极所占的面积比越来越小，从而导致刻蚀时第一电极的密度越来越小，因此，在制作第一电极的过程中，很容易出现第一电极过刻或刻蚀不均的问题，导致OLED显示器出现暗点等缺陷。

发明内容

为解决上问题，本发明提供了一种显示装置、阵列基板及其制作方法，以解决现有技术中由于第一电极容易出现过孔或刻蚀不均匀而导致的OLED显示器出现暗点等缺陷的问题。

为实现上述目的，本发明提供如下技术方案：

一种阵列基板的制作方法，包括：

提供一基板，所述基板包括衬底以及位于所述衬底表面的TFT阵列；

在所述基板的TFT阵列表面形成第一电极层；

在所述第一电极层表面形成具有多个第一电极图案和位于所述第一电极图案之间的至少一个填充图案的掩膜；

对具有掩膜的第一电极层进行刻蚀形成多个第一电极，其中，在所述刻蚀的过程中，所述填充图案覆盖的所述第一电极层部分或全部刻蚀。

一种阵列基板，采用如上所述的方法制作而成，所述阵列基板包括衬底、位于所述衬底表面的TFT阵列以及位于所述TFT阵列表面的多个像素单元，所述像素单元包括依次位于所述TFT阵列表面的第一电极、发光结构层和第二电极。

一种显示装置，包括如上所述的阵列基板。

本发明所提供的显示装置、阵列基板及其制作方法，在对第一电极层进行刻蚀之前，在第一电极层上形成了具有第一电极图案和填充图案的掩膜，通过第一电极图案之间的填充图案来增大第一电极图案的图案密度，以避免在第一电极的刻蚀过程中出现第一电极过刻或刻蚀不均匀的问题，解决由此引起的显示屏暗点等缺陷。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明的一个实施例提供了一种阵列基板的制作方法的流程图；

图2a为图1中步骤S101提供的基板的剖面结构示意图；

图2b为图1中步骤S102提供的基板的剖面结构示意图；

图2c为图1中步骤S103提供的基板曝光时刻的剖面结构示意图；

图2d为图1中步骤S103提供的基板显影时刻的剖面结构示意图；

图2e为图1中步骤S103提供的基板显影后的掩膜结构俯视图；

图2f为图1中步骤S104提供的具有多个第一电极的基板的剖面结构示意图；

图3为本发明的一个实施例提供的一种结构的掩膜的俯视图；

图4为本发明的一个实施例提供的另一种结构的掩膜的俯视图；

图5为本发明的另一个实施例提供的一种阵列基板的结构示意图；

图6为本发明的又一个实施例提供的另一种阵列基板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的一个实施例提供了一种阵列基板的制作方法，该阵列基板为OLED显示器的阵列基板，参考图1，图1为本发明的一个实施例提供了一种阵列基板的制作方法的流程图，该阵列基板的制作方法包括：

S101：提供一基板，所述基板包括衬底以及位于所述衬底表面的TFT阵列；

参考图2a，图2a为图1中步骤S101提供的基板的剖面结构示意图，在制作OLED显示器的阵列基板时，首先会在衬底1上制作TFT(Thin Film Transistor，薄膜场效应晶体管)阵列2，该TFT阵列2包括多个TFT晶体管，用于为OLED显示器中的像素单元提供驱动电路。本实施例中的TFT阵列2的结构与现有技术相同，在此不再赘述。基于此，本实施例中的基板是指已经在衬底1上制作完成了TFT阵列2的基板，其中，衬底1可以为玻璃衬底，当然，本发明并不仅限于此。

S102：在所述基板的TFT阵列表面形成第一电极层；

参考图2b，图2b为图1中步骤S102提供的基板的剖面结构示意图，提供图2a所示的基板之后，在整个基板上形成第一电极层3，所述第一电极层3覆盖TFT阵列2。可选的，本实施例中的第一电极层3是采用物理气相沉积工艺制成的。进一步地，该第一电极3可以为三层结构，这三层结构包括位于底层的金属单质膜层、位于金属单质膜层之上的合金膜层以及位于合金膜层之上的ITO(Indium tin oxide，氧化铟锡)膜层，其中，合金膜层为金属单质与汞按照预设比例混合而成的合金制作的膜层，当然，本发明并不仅限于此，在其他实施例中，第一电极3可以仅包括一层膜层如ITO膜层，也可以包括其他材质的三层膜层。

S103：在所述第一电极层表面形成具有多个第一电极图案和位于所述第一电极图案之间的至少一个填充图案的掩膜；

其中，本实施例中的掩膜为光刻胶层，但是，本发明并不仅限于此。当掩膜为光刻胶层时，在第一电极层表面形成具有多个第一电极图案和位于第一电极图案之间的至少一个填充图案的掩膜的过程包括：在第一电极层的表面形成光刻胶层；对光刻胶层进行曝光显影，以形成具有多个第一电极图案和位于第一电极图案之间的至少一个填充图案的掩膜。

具体地，在形成覆盖整个基板的第一电极层3之后，参考图2c，图2c为图1中步骤S103提供的基板曝光时刻的剖面结构示意图，先在第一电极层3表面形成光刻胶层4，然后在光刻胶层4上覆盖具有第一电极图案和填充图案的掩膜板A来对光刻胶层4进行曝光，对光刻胶层4进行显影处理后，就可以在光刻胶层4上形成与掩膜板A上一致的图形，使得光刻胶层4上具有多个第一电极图案40以及位于第一电极图案40之间的至少一个填充图案41，参考图2d和图2e，图2d为图1中步骤S103提供的基板显影时刻的剖面结构示意图，图2e为图1中步骤S103提供的基板显影后的掩膜结构俯视图。

本实施例中仅以图2e所示的按照多行单列排列的填充图案41为例进行说明，但是，本发明并不仅限于此，在其他实施例中，填充图案41也可以按照其他预设规律进行排列。下面以第一电极图案40之间具有矩阵排列的填充图案41为例，来对光刻胶层4即掩膜的结构进行说明。

参考图3和图4，光刻胶层4上包括多个呈矩阵排列的第一电极图案40，其中沿第一方向X相邻的两个第一电极图案40之间的距离为第一长度L1，沿第二方向Y相邻的两个第一电极图案40之间的距离为第二长度L2，第一长度L1大于第二长度L2，第一方向X与第二方向Y垂直，且填充图案41位于沿第一方向X相邻的两个第一电极图案40之间。

也就是说，当沿第一方向X相邻的两个第一电极图案40之间的距离为第一长度L1，沿第二方向Y相邻的两个第一电极图案40之间的距离为第二长度L2，第一长度L1大于第二长度L2，第一方向X与第二方向Y垂直时，形成掩膜的过程包括：在第一电极层3表面沿第一方向X相邻的两个第一电极图案40之间形成至少一个填充图案41。当然，在其他实施例中，也可以在沿第二方向Y相邻的两个第一电极图案40之间形成至少一个填充图案41，本发明并不仅限于此。

本实施例中，填充图案41的形状可以为圆形，也可以为方形。当填充图案41的形状为圆形时，该填充图案41的直径范围为1微米及以上；当填充图案41的形状为矩形时，该填充图案41的最小边长的范围为1微米及以上；当第一电极之间具有多个填充图案41，且多个填充图案41按照预设规律排布时，填充图案41之间的距离大于1微米。其中，填充图案41的大小和距离是由曝光机台的极限曝光能力和第一电极图案40之间的距离决定的。

当然，本实施例中仅以圆形和方形的填充图案41为例进行说明，在其他实施例中，填充图案41的形状还可以为其他形状，本发明并不仅限于此。也就是说，本领域技术人员可根据实际情况对填充图案41的形状和尺寸进行预设。

一般情况下，采用湿法刻蚀工艺对第一电极层进行刻蚀时，临界尺寸损失(Critical Dimension loss，CD loss)在2um左右，因此，在考虑到临界尺寸损失的情况下，预设填充图案41的形状和尺寸时，需注意是否满足湿法刻蚀机台的刻蚀能力，也就是说，在采用湿法刻蚀机台对具有该预设形状和尺寸的填充图案41的第一电极层3进行刻蚀时，需注意刻蚀后的填充图案41下的第一电极层3的残留是否会造成第一电极之间的短接，影响第一电极的使用。其中，临界尺寸损失是指预设的电极尺寸与刻蚀后的实际电极尺寸之间的差值。

进一步地，在预设填充图案41的形状和尺寸时，还需要注意是否满足曝光机台的极限曝光能力，也就是说，在采用曝光机台制备填充图案41时，需考虑该曝光机台是否能够完全曝开该光刻胶层形成预设形状和尺寸的填充图案41。

下面以一种曝光极限能力为3um*3um的曝光机台为例进行说明，极限曝光能力为3um*3um是指若图案是直径为3微米的圆且圆外3微米内无其他图形时，曝光机台可将其完全曝开，形成直径为3微米的圆形掩膜图形，若图案为直径小于3微米的圆或圆外3微米有其他图形时，曝光机台无法形成掩膜图形。基于这种曝光机台，当填充图案41的形状为圆形时，该填充图案41的直径范围为3微米及以上，优选为3微米；当填充图案41的形状为矩形时，该填充图案41的最小边长的范围为3微米及以上，优选为3微米；且填充图案41之间的距离也为3微米及以上，优选为3微米。进一步地，当该曝光机台应用于第一电极之间的第一长度L1为15微米的阵列基板时，填充图案41的直径范围或最小边长的范围为3微米～9微米。

S104：对具有掩膜的第一电极层进行刻蚀形成多个第一电极，其中，在所述刻蚀的过程中，所述填充图案覆盖的所述第一电极层部分或全部刻蚀。

其中，对具有掩膜的第一电极层3进行刻蚀的过程包括：采用湿法刻蚀工艺对具有所述掩膜的第一电极层3进行刻蚀，即将具有掩膜即光刻胶层的基板放置在刻蚀溶液中，通过刻蚀溶液对第一电极层3进行刻蚀，形成多个第一电极30，参考图2f。图2f为图1中步骤S104提供的具有多个第一电极30的基板的剖面结构示意图，其中，图2f仅以填充图案41覆盖的第一电极层被全部刻蚀为例来进行说明，在其他实施例中，第一电极30之间可以具有未被完全刻蚀掉即部分刻蚀的第一电极层。

在刻蚀的过程中，第一电极层3表面的光刻胶层会保护其覆盖的电极层不被刻蚀，基于此，填充图案41对应的光刻胶层会减缓第一电极图案40之间的第一电极层3的刻蚀速率，也就是说，在第一电极图案40之间增加的填充图案41可以增加第一电极图案40的图案密度，从而可以通过增加的图案密度减缓刻蚀速率，进而可以避免第一电极层3的刻蚀速率过快而导致的第一电极出现过刻或刻蚀不均匀等问题。

由于第一电极层3的刻蚀具有临界尺寸损失，因此，增加的填充图案41对应的第一电极层3会被全部刻蚀掉，这样即增加了原有第一电极图案40的图案密度，又能保证增加的填充图案41对应的第一电极层3不会对后续的蒸镀、封装等造成影响。当然，即使填充图案41对应的第一电极层3没有刻蚀干净即部分被刻蚀掉，也不会对后续工艺造成影响，这是因为第一电极层3的厚度为0.165um，而支撑点的厚度为2.2um，二者并不在同一数量级上，且封装控制牛顿环的偏差为±0.5um，故填充图案41对应的第一电极层3的最大残留厚度也在控制偏差内，可排除产生牛顿环的风险。

在对第一电极层进行刻蚀形成第一电极后，本实施例提供的制作方法，还需在第一电极表面依次形成发光结构层和第二电极，每一所述第一电极、与所述第一电极对应的发光结构层和第二电极构成一像素单元。当然在衬底上制作完成像素单元之后还需对阵列基板进行封装等工艺，在此不再赘述。

本实施例提供的阵列基板制作方法，在对第一电极层进行刻蚀之前，在第一电极层上形成了具有第一电极图案和填充图案的掩膜，通过第一电极图案之间的填充图案来增大第一电极图案的图案密度，以避免在第一电极的刻蚀过程中出现第一电极过刻或刻蚀不均匀的问题，解决由此引起的显示屏暗点的缺陷等。

本发明的另一实施例提供了一种阵列基板，该阵列基板为采用上述制作方法制作而成的阵列基板，如图5所示，该阵列基板包括衬底1、位于衬底1表面的TFT阵列2以及位于该TFT阵列2表面的多个像素单元5，所述像素单元5包括依次位于TFT阵列2表面的第一电极50、发光结构层51和第二电极52。当然，第二电极52上方还具有玻璃盖板，像素单元四周还具有封装层等，在此不再赘述。具体地，本实施例中的相邻的两个第一电极50之间的第一电极层被完全刻蚀。

本发明的又一实施例提供了一种阵列基板，该阵列基板的结构与上述实施例提供的阵列基板的结构大体相同，其不同之处在于，本实施例中，相邻的两个第一电极50之间还包括至少一个辅助电极501，如图6所示。该辅助电极501即未被全部刻蚀的填充图案覆盖的第一电极层。

本发明的又一实施例还提供了一种显示装置，该显示装置包括如上所述的阵列基板，其中，所述显示装置为OLED显示装置。

本实施例提供的阵列基板和显示装置，在对第一电极层进行刻蚀之前，在第一电极层上形成了具有第一电极图案和填充图案的掩膜，通过第一电极图案之间的填充图案来增大第一电极图案的图案密度，以避免在第一电极的刻蚀过程中出现第一电极过刻或刻蚀不均匀的问题，解决由此引起的显示器暗点等缺陷。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：

提供一基板，所述基板包括衬底以及位于所述衬底表面的TFT阵列；

在所述基板的TFT阵列表面形成第一电极层；

在所述第一电极层表面形成具有多个第一电极图案和位于所述第一电极图案之间的至少一个填充图案的掩膜；

对具有掩膜的第一电极层进行刻蚀形成多个第一电极，其中，在所述刻蚀的过程中，所述填充图案覆盖的所述第一电极层部分或全部刻蚀；

在所述第一电极层表面形成具有多个第一电极图案和位于所述第一电极图案之间的至少一个填充图案的掩膜的过程包括：

在所述第一电极层的表面形成光刻胶层；

对所述光刻胶层进行曝光显影，以形成具有多个第一电极图案和位于所述第一电极图案之间的至少一个填充图案的掩膜，其中，沿第一方向相邻的两个所述第一电极图案之间的距离为第一长度，沿第二方向相邻的两个所述第一电极图案之间的距离为第二长度，所述第一长度大于所述第二长度，所述第一方向与所述第二方向垂直，则形成所述掩膜的过程包括：

在所述第一电极层表面沿第一方向相邻的两个所述第一电极图案之间形成至少一个填充图案。

2.根据权利要求1所述的方法，其特征在于，还包括：

在所述第一电极表面依次形成发光结构层和第二电极，每一所述第一电极、发光结构层和第二电极构成一像素单元。

3.根据权利要求1所述的方法，其特征在于，对具有所述掩膜的第一电极层进行刻蚀的过程包括：

采用湿法刻蚀工艺对具有所述掩膜的第一电极层进行刻蚀。

4.根据权利要求1所述的方法，其特征在于，所述填充图案的形状为圆形或矩形。

5.根据权利要求4所述的方法，其特征在于，所述填充图案的形状为圆形，且所述填充图案的直径范围为1微米及以上。

6.根据权利要求4所述的方法，其特征在于，所述填充图案的形状为矩形，且所述填充图案的最小边长的范围为1微米及以上。

7.根据权利要求5或6所述的方法，其特征在于，当所述掩膜具有多个填充图案时，所述多个填充图案按照预设规律排布。

8.根据权利要求1所述的方法，其特征在于，所述填充图案之间的距离大于1微米。

9.一种阵列基板，其特征在于，所述阵列基板采用权利要求1～8任一项所述的方法制作而成，所述阵列基板包括衬底、位于所述衬底表面的TFT阵列以及位于所述TFT阵列表面的多个像素单元，所述像素单元包括依次位于所述TFT阵列表面的第一电极、发光结构层和第二电极；

相邻的两个所述第一电极之间包括至少一个辅助电极，所述辅助电极是未被全部刻蚀的填充图案覆盖的第一电极层。

10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。