CN104681565B - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN104681565B
CN104681565B CN201410681835.8A CN201410681835A CN104681565B CN 104681565 B CN104681565 B CN 104681565B CN 201410681835 A CN201410681835 A CN 201410681835A CN 104681565 B CN104681565 B CN 104681565B
Authority
CN
China
Prior art keywords
auxiliary patterns
pattern
layer
contact hole
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410681835.8A
Other languages
English (en)
Other versions
CN104681565A (zh
Inventor
金填洙
严星贞
郑镇型
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104681565A publication Critical patent/CN104681565A/zh
Application granted granted Critical
Publication of CN104681565B publication Critical patent/CN104681565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

根据一实施方式的阵列基板包括：在显示区域中并且彼此交叉以界定像素区域的栅极线和数据线；在非显示区域中的第一辅助图案和第二辅助图案；位于栅极线和数据线之间以及第一辅助图案和第二辅助图案之间的栅极绝缘层；在数据线和第二辅助图案上的钝化层，并且钝化层包括分别暴露第一辅助图案和第二辅助图案的第一接触孔和第二接触孔；在钝化层上的平坦化层，并且平坦化层包括分别对应于第一接触孔和第二接触孔的第一充填孔和第二充填孔；位于第一充填孔和第二充填孔之间并与第二辅助图案重叠的桥图案；在平坦化层上且在像素区域中的像素电极；和在桥图案上的连接图案，并且连接图案接触第一辅助图案和第二辅助图案。

Description

阵列基板及其制造方法
本申请要求享有于2013年11月29日在韩国提交的专利申请第10-2013-0147303号的权益，通过引用将该申请结合在此。
技术领域
本发明涉及一种阵列基板，尤其涉及一种能防止跳线(jumper)部的断裂(disconnection)的阵列基板及制造该阵列基板的方法。
背景技术
随着社会已进入信息时代，将各种各样的电信号可视化地呈现为图像的显示装置领域已得到快速发展。特别是，用作阴极射线管型显示装置的替代品，作为具有轻重量、纤薄和低功耗特性的平板显示装置的液晶显示(LCD)装置或有机发光二极管(OLED)显示装置得到发展。
因为被称为有源矩阵LCD(AM-LCD)装置的LCD装置包括用作开关元件的薄膜晶体管(TFT)，所以它们具有用于显示活动图像的高分辨率的优良特性并已被广泛应用。
另一方面，因为OLED显示装置具有高亮度、低功耗和高对比度的优良特性，所以OLED显示装置也被广泛应用。此外，OLED显示装置具有高响应速率、低生产成本等优点。
LCD装置和OLED显示装置均需要阵列基板，阵列基板包括用于控制每个像素区域的开关状态的用作开关元件的薄膜晶体管(TFT)。此外，OLED装置需要用于驱动每个像素区域中的有机电致发光二极管的用作驱动元件的另一个TFT。
近来，为满足轻重量、纤薄和低制造成本的要求，在基板的非显示区域上直接形成栅极驱动电路。这可称为面板内栅极(GIP)结构阵列基板。
GIP结构阵列基板包括用于显示图像的显示区域、位于显示区域的上部处的焊盘部、位于显示区域的侧部处的栅极电路部和位于该电路部一侧处的信号输入部。
栅极电路部连接至每条栅极线并包括驱动块(driving block)。在驱动块中，形成有彼此连接的多个驱动TFT。
图1是现有技术的GIP结构阵列基板的非显示区域的示意性平面图，图2是沿图1的II-II线的截面图。
如图1和图2中所示，在基板上，在显示区域(未示出)中形成有栅极线(未示出)，并在非显示区域NA中形成有第一辅助线7和连接至第一辅助线7的第一辅助图案8。其中设置有栅极线、第一辅助线7和第一辅助图案8的层被称为栅极层。在栅极层(即栅极线、第一辅助线7和第一辅助图案8)上形成有栅极绝缘层10。在栅极绝缘层10上，在显示区域中形成有源极(未示出)和漏极(未示出)，在非显示区域NA中形成有第二辅助线37和连接至第二辅助线37的第二辅助图案38。其中设置有源极、漏极、第二辅助线37和第二辅助图案38的层被称为源极-漏极层。钝化层50形成为覆盖源极、漏极、第二辅助线37和第二辅助图案38。
第一接触孔ch1和第二接触孔ch2形成为穿过钝化层50，第一接触孔ch1和第二接触孔ch2分别暴露第一辅助图案8和第二辅助图案38。
在钝化层50上形成连接图案63。连接图案63的一端通过第一接触孔ch1接触第一辅助图案8，连接图案63的另一端通过第二接触孔ch2接触第二辅助图案38。结果，第一辅助图案8和第二辅助图案38彼此电连接。也就是说，在栅极层(即第一辅助图案8)与源极-漏极层(即第二辅助图案38)之间有用于提供电连接的跳线部。连接图案63与显示区域的每个像素区域中的像素电极形成在同一层。
为了降低生产成本并简化制造工艺，通过单个掩膜工艺形成半导体层(未示出)及源极和漏极。结果，在形成于源极-漏极层处的第二辅助图案38下方，形成有虚设半导体图案(dummy semiconductor pattern)21，虚设半导体图案21包括第一虚设图案21a和第二虚设图案21b。虚设半导体图案21与半导体层形成在同一层并由相同材料形成。
因为通过单个掩膜工艺形成第一虚设图案21a和第二虚设图案21b以及第二辅助图案38，所以第一虚设图案21a的端部突出到第二辅助图案38之外。这可被称为有源拖尾(active tail)。
在掩膜工艺中，半导体层的由掺杂非晶硅形成的欧姆接触层的中央部分应当通过干法蚀刻工艺被蚀刻，然而栅极绝缘层10不希望地也被蚀刻。结果，栅极绝缘层10在第一虚设图案21a的外围处具有底切(undercut)结构。
此外，由于栅极绝缘层10的底切结构，导致形成为覆盖栅极绝缘层10和第二辅助图案38的钝化层50具有底切结构。因此，形成在钝化层50上用来连接第一辅助图案8和第二辅助图案38的连接图案63(例如跳线部)有断裂的问题。
发明内容
因此，本发明涉及一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的阵列基板及其制造方法。
本发明的一个目的是提供一种能够解决与GIP结构阵列基板中的连接图案有关的断裂问题的阵列基板。
本发明的另一个目的是提供一种制造阵列基板的方法。
本发明另外的特征和优点将在下面的描述中列出，这些特征和优点的一部分通过下面的描述将是显而易见的，或者可通过对本发明的实施领会到。本发明的目的和其他优点将通过说明书、所要求保护的技术方案以及附图中具体指出的结构来实现和获得。
为了实现这些和其他优点，并根据本发明的目的，如在此具体和概括地描述的，本发明提供一种阵列基板，包括：在显示区域中并且彼此交叉以界定像素区域的栅极线和数据线；位于非显示区域中的第一辅助图案和第二辅助图案；位于栅极线和数据线之间以及第一辅助图案和第二辅助图案之间的栅极绝缘层；位于数据线和第二辅助图案上的钝化层，并且钝化层包括分别暴露第一辅助图案和第二辅助图案的第一接触孔和第二接触孔；位于钝化层上的平坦化层，并且平坦化层包括分别对应于第一接触孔和第二接触孔的第一充填孔(pack hole)和第二充填孔；位于第一充填孔和第二充填孔之间并与第二辅助图案重叠的桥图案；位于平坦化层上且位于像素区域中的像素电极；和位于桥图案上并接触第一辅助图案和第二辅助图案的连接图案。
在本发明的另一个方面中，本发明的实施方式提供一种制造阵列基板的方法，包括：在显示区域中形成栅极线并在非显示区域中形成第一辅助图案；在栅极线和第一辅助图案上形成栅极绝缘层；在栅极绝缘层之上，在显示区域中形成数据线并在非显示区域中形成第二辅助图案，数据线与栅极线交叉以界定像素区域；在数据线和第二辅助图案上形成钝化层，所述钝化层包括分别暴露第一辅助图案和第二辅助图案的第一接触孔和第二接触孔；在钝化层上形成平坦化层和桥图案，其中所述平坦化层包括分别对应于第一接触孔和第二接触孔的第一充填孔和第二充填孔，且其中所述桥图案位于第一充填孔和第二充填孔之间并与第二辅助图案重叠；和在像素区域中并在平坦化层上形成像素电极，并在桥图案上形成连接图案，所述连接图案接触第一辅助图案和第二辅助图案。
应当理解，前面的概括性描述和下面的详细描述都是示例性的和解释性的，意在对要求保护的本发明提供进一步的说明。
附图说明
被包括用来提供对本发明的进一步理解且并入本申请文件且构成本申请文件的一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。
图1是现有技术的GIP结构阵列基板的非显示区域的示意性平面图。
图2是沿图1的II-II线的截面图。
图3是根据本发明第一个实施方式的阵列基板的显示区域的示意性截面图。
图4是根据本发明第一个实施方式的阵列基板的非显示区域的示意性平面图。
图5是沿图4的V-V线的截面图。
图6是根据本发明第二个实施方式的阵列基板的非显示区域的示意性平面图。
图7是沿图6的VII-VII线的截面图。
图8是根据本发明第三个实施方式的阵列基板的非显示区域的示意性平面图。
图9是沿图8的IX-IX线的截面图。
图10A至图10K是显示根据本发明第一个实施方式的阵列基板的显示区域的制造工艺的截面图。
图11A至图11E是显示根据本发明第一个实施方式的阵列基板的非显示区域的制造工艺的平面图。
图12A至图12K是显示根据本发明第一个实施方式的阵列基板的非显示区域的制造工艺的截面图。
具体实施方式
现在将详细描述本发明的优选实施方式，这些实施方式的例子在附图中示出。
图3是根据本发明第一个实施方式的阵列基板的显示区域的示意性截面图，图4是根据本发明第一个实施方式的阵列基板的非显示区域的示意性平面图。图5是沿图4的V-V线的截面图。为了便于说明，在像素区域P中其中形成有薄膜晶体管(TFT)的区域被定义为元件区域TrA。
如图3至图5中所示，在基板101上并在元件区域TrA中形成栅极105。栅极105具有诸如铝(Al)、Al合金(AlNd)、铜(Cu)、Cu合金、钼(Mo)或Mo钛合金(MoTi)这样的第一低电阻金属材料的单层结构。或者，栅极105可具有包括至少两种第一低电阻金属材料的多层结构。
尽管未示出，栅极线连接至栅极105。在显示区域AA外侧的非显示区域NA中，形成与栅极线连接的栅极焊盘电极。
此外，在非显示区域NA中，在与栅极线和栅极105同一层上并由与栅极线和栅极105相同的材料形成多条第一辅助线107和多个第一辅助图案108。
在GIP结构阵列基板中，多条第一辅助线107和多个第一辅助图案108是非显示区域NA中的栅极电路部(未示出)和信号输入部(未示出)的元件。其中设置有栅极线、栅极105、第一辅助线107和第一辅助图案108的层被称为栅极层。
在栅极线、栅极105、第一辅助线107和第一辅助图案108上形成栅极绝缘层110，所述栅极绝缘层110由诸如氧化硅或氮化硅这样的无机绝缘材料形成。
在栅极绝缘层110之上，数据线130与栅极线交叉以界定像素区域P，数据线130由诸如铝(Al)、Al合金(AlNd)、铜(Cu)、Cu合金、钼(Mo)或Mo钛合金(MoTi)这样的第二低电阻金属材料形成。数据线130具有单层结构。或者，数据线130可具有包括至少两种第二低电阻金属材料的多层结构。
在栅极绝缘层110上形成半导体层120，半导体层120包括本征非晶硅的有源层120a和掺杂非晶硅的欧姆接触层120b。半导体层120位于元件区域TrA中以对应于栅极105。在半导体层120上形成源极133和漏极136。源极133与漏极136分隔开并且源极133连接至数据线130。
为降低生产成本和简化制造工艺，通过单个掩膜工艺形成半导体层120、源极133和漏极136。结果，在数据线130下面形成第一虚设半导体图案121，第一虚设半导体图案121包括位于栅极绝缘层110上的第一虚设图案121a和位于第一虚设图案121a上的第二虚设图案121b。第一虚设图案121a由与有源层120a相同的材料形成，第二虚设图案121b由与欧姆接触层120b相同的材料形成。
在非显示区域NA中，在栅极绝缘层110之上形成第二辅助线137和第二辅助图案138。在与数据线130同一层上并由与数据线130相同的材料形成第二辅助线137和第二辅助图案138。
在第二辅助线137和第二辅助图案138下面，形成第二虚设半导体图案122，第二虚设半导体图案122包括位于栅极绝缘层110上的第三虚设图案122a和位于第三虚设图案122a上的第四虚设图案122b。第三虚设图案122a由与有源层120a相同的材料形成，第四虚设图案122b由与欧姆接触层120b相同的材料形成。
尽管未示出，形成连接至数据线130的端部的数据焊盘电极。在数据焊盘电极下面，形成第三虚设半导体图案，第三虚设半导体图案包括第五虚设图案和第六虚设图案。
栅极105、半导体层120、源极133和漏极136构成TFT Tr。
在每个元件区域TrA中，可形成至少另一个TFT。阵列基板被用于LCD装置，在每个元件区域TrA中可有一个TFT Tr。或者，阵列基板被用于OLED显示装置，在每个元件区域TrA中可有用作开关元件和驱动元件的至少两个TFT。
在数据线130和TFT Tr、第二辅助线137和第二辅助图案138上形成钝化层150，钝化层150由诸如氧化硅或氮化硅这样的无机绝缘材料形成。
此外，穿过钝化层150和栅极绝缘层110形成暴露第一辅助图案108的至少一个第一接触孔“ch1”，并穿过钝化层150形成暴露第二辅助图案138的至少一个第二接触孔“ch2”。
在钝化层150上形成平坦化层155，平坦化层155由诸如光学亚克力(photo-acryl)这样的有机绝缘材料形成并具有平坦顶表面。穿过平坦化层155和钝化层150形成暴露TFTTr的漏极136的漏极接触孔“dch”。此外，对应于第一接触孔“ch1”的第一充填孔“ph1”具有比第一接触孔“ch1”大的尺寸，并且对应于第二接触孔“ch2”的第二充填孔“ph2”具有比第二接触孔“ch2”大的尺寸，且第一充填孔“ph1”和第二充填孔“ph2”均穿过平坦化层155形成在非显示区域NA中。
设置在第一充填孔“ph1”和第二充填孔“ph2”之间的一部分平坦化层155被定义为桥图案157。桥图案157的一端与第二辅助图案138部分重叠。也就是说，桥图案157的一端覆盖与第二虚设半导体图案122对应的钝化层150。此外，桥图案157的另一端可与第一辅助图案108部分重叠。
桥图案157由有机绝缘材料形成并具有相对较大的厚度。在这种情况下，形成在桥图案157上的连接图案163会在桥图案157的一侧处断裂。桥图案157具有小于平坦化层155的厚度，以防止连接图案163中的断裂问题。或者，桥图案157可具有与平坦化层155相同的厚度。
如上所述，当通过单个掩膜工艺形成半导体层120以及源极133和漏极136时，栅极绝缘层110在第二虚设半导体图案122的外围处会具有底切结构。此外，钝化层155也会具有底切结构。在没有设置于第一接触孔“ch1”和第二接触孔“ch2”之间以及第一辅助图案108和第二辅助图案138之间并覆盖第二虚设图案122的桥图案157的情况下，由于钝化层150的底切结构，存在连接图案163中的断裂问题。因为平坦化层155具有足够厚度，例如为栅极绝缘层110或钝化层150厚度的1.5倍到5倍，且通过涂布工艺形成平坦化层155，所以钝化层150的底切结构被平坦化层155填充。此外，由于足够厚度，在桥图案157中没有底切结构，且桥图案157提供了实质上平坦的顶表面。结果，防止了连接图案163中的断裂问题。
平坦化层155和桥图案157的材料具有负型(negative type)光敏特性，从而平坦化层155和桥图案157的侧表面具有锥形形状。该侧表面相对于钝化层150的顶表面或基板101的顶表面缓倾斜。结果，每个都由透明导电材料形成的像素电极160和连接图案163覆盖平坦化层155和桥图案157的侧表面，改善了台阶覆盖，从而在平坦化层155和桥图案157的侧表面处不会产生像素电极160和连接图案163中的断裂问题。
在具有第一充填孔“ph1”和第二充填孔“ph2”的平坦化层155上，分别在像素区域P和非显示区域NA中形成像素电极160和连接图案163。像素电极160和连接图案163每个都由透明导电材料形成，例如由氧化铟锡(ITO)或氧化铟锌(IZO)形成。像素电极160通过漏极接触孔“dch”接触TFT的漏极136。连接图案163的一端通过第一接触孔“ch1”接触第一辅助图案108，连接图案163的另一端通过第二接触孔“ch2”接触第二辅助图案138。结果，第一辅助图案108和第二辅助图案138彼此电连接。连接图案163被设置成对应于第一充填孔“ph1”和第二充填孔“ph2”以及桥图案157。
因为其中可产生底切结构的第二辅助图案138的外围被桥图案157覆盖，所以不会产生连接图案163中的断裂问题，从而确保了第一辅助图案108和第二辅助图案138之间的电连接。
此外，因为桥图案157的侧表面相对于基板101或钝化层150的表面具有缓和的倾斜，所以在桥图案157的侧表面处不会产生连接图案163中的断裂问题。
图6是根据本发明第二个实施方式的阵列基板的非显示区域的示意性平面图，图7是沿图6的VII-VII线的截面图。
在根据本发明第二个实施方式的阵列基板中，在基板201之上的第二辅助图案138与在基板201上的第一辅助图案108部分重叠。或者，第二辅助图案138可与第一辅助图案108完全重叠。
如图6和图7中所示，在基板201上形成第一辅助图案108，并在第一辅助图案108上形成栅极绝缘层110。在栅极绝缘层110之上形成第二辅助图案138，以与第一辅助图案108部分重叠。如上所述，第二辅助图案138可与第一辅助图案108完全重叠。此外，在栅极绝缘层110上且在第二辅助图案138下面形成第二虚设半导体图案122，第二虚设半导体图案122包括第三虚设图案122a和第四虚设图案122b。
在第二辅助图案138上形成钝化层150。穿过钝化层150和栅极绝缘层110形成暴露第一辅助图案108的至少一个第一接触孔“ch1”，且穿过钝化层150形成暴露第二辅助图案138的至少一个第二接触孔“ch2”。
在钝化层150上形成平坦化层155，平坦化层155由诸如光学亚克力这样的有机绝缘材料形成并具有平坦顶表面。第一充填孔“ph1”对应于第一接触孔“ch1”并具有比第一接触孔“ch1”大的尺寸，第二充填孔“ph2”对应于第二接触孔“ch2”并具有比第二接触孔“ch2”大的尺寸，且第一充填孔“ph1”和第二充填孔“ph2”均穿过平坦化层155形成在非显示区域NA中。
设置在第一充填孔“ph1”和第二充填孔“ph2”之间的一部分平坦化层155被定义为桥图案157。桥图案157的一端与第二辅助图案138部分重叠。也就是说，桥图案157的一端覆盖与第二虚设图案122对应的钝化层150。此外，桥图案157的另一端可与第一辅助图案108部分重叠。
在桥图案157上以及第一充填孔“ph1”和第二充填孔“ph2”中形成连接图案163。连接图案163的一端通过第一接触孔“ch1”接触第一辅助图案108，连接图案163的另一端通过第二接触孔“ch2”接触第二辅助图案138。结果，第一辅助图案108和第二辅助图案138彼此电连接。
桥图案157由有机绝缘材料形成并具有相对较大的厚度。在这种情况下，形成在桥图案157上的连接图案163会在桥图案157的一侧处断裂。桥图案157具有小于平坦化层155的厚度，以防止连接图案163中的断裂问题。或者，桥图案157可具有与平坦化层155相同的厚度。
因为其中可产生底切结构的第二辅助图案138的外围被桥图案157覆盖，所以不会产生连接图案163中的断裂问题并且更加确保了第一辅助图案108和第二辅助图案138之间的电连接。
此外，因为桥图案157的侧表面相对于基板201或钝化层150的表面具有缓和的倾斜，所以在桥图案157的侧表面处不会产生连接图案163中的断裂问题。
该阵列基板中的其他元件具有与根据第一个实施方式的阵列基板中的元件实质上相同的结构，从而省略对其他元件的说明。
图8是根据本发明第三个实施方式的阵列基板的非显示区域的示意性平面图，图9是沿图8的VII-VII线的截面图。
与第二个实施方式相比，第三个实施方式的阵列基板对于桥图案157具有不同的位置。因此，下面的描述集中在桥图案157上。
如图8和图9中所示，在第三个实施方式的阵列基板中，桥图案157与第一辅助图案108和第二辅助图案138部分重叠。也就是说，桥图案157的一端与第一辅助图案108重叠，桥图案157的另一端与第二辅助图案138重叠。
此外，桥图案157与第一接触孔“ch1”和第二接触孔“ch2”部分重叠。也就是说，桥图案157的一端位于第一接触孔“ch1”中，桥图案157的另一端位于第二接触孔“ch2”中。更详细地说，第一接触孔“ch1”中的钝化层150和栅极绝缘层110的侧表面被桥图案157覆盖，第二接触孔“ch2”中的钝化层150的侧表面被桥图案157覆盖。
因为桥图案157与第一辅助图案108和第二辅助图案138部分重叠，所以第一辅助图案108和第二辅助图案138仍分别通过第一接触孔“ch1”和第二接触孔“ch2”被暴露。
通过形成第一接触孔“ch1”和第二接触孔“ch2”的工艺，钝化层150的侧表面相对于基板301的表面具有急剧倾斜形状或倒锥形。当桥图案157直接覆盖第一接触孔“ch1”和第二接触孔“ch2”中的钝化层150的侧表面时，会在桥图案157中产生断裂问题。
与钝化层150的侧表面相比，桥图案157的侧表面相对于基板301的表面具有缓和得多的倾斜。因此，当桥图案157覆盖第一接触孔“ch1”和第二接触孔“ch2”中的钝化层150的侧表面时，改善了台阶覆盖，从而进一步防止了第一接触孔“ch1”和第二接触孔“ch2”中桥图案157的断裂问题。
桥图案157与钝化层150之间的位置关系可应用于第一个实施方式的阵列基板。
图10A至图10K是显示根据本发明第一个实施方式的阵列基板的显示区域的制造工艺的截面图，图11A至图11E是显示根据本发明第一个实施方式的阵列基板的非显示区域的制造工艺的平面图。图12A至图12K是显示根据本发明第一个实施方式的阵列基板的非显示区域的制造工艺的截面图。
如图10A、图11A和图12A中所示，通过沉积诸如铝(Al)、Al合金(AlNd)、铜(Cu)、Cu合金、钼(Mo)或Mo钛合金(MoTi)这样的一种或更多种低电阻金属材料而在玻璃或塑料的基板101上形成第一金属层(未示出)。第一金属层可具有单层结构或者可具有多层结构。
在第一金属层上执行掩膜工艺以在基板101上形成栅极线(未示出)、栅极105、第一辅助线107和第一辅助图案108，掩膜工艺包括涂布光刻胶(PR)材料的步骤、使用曝光掩膜将PR材料曝光的步骤、将曝光的PR材料显影以形成PR图案的步骤、使用PR图案作为蚀刻掩膜蚀刻第一金属层的步骤和除去PR图案的步骤。
接着，如图10B、图11B和图12B中所示，通过沉积诸如氧化硅或氮化硅这样的无机绝缘材料而在栅极线、栅极105、第一辅助线107和第一辅助图案108上形成栅极绝缘层110。随后，通过依次沉积本征非晶硅、掺杂非晶硅和金属层而在栅极绝缘层110上形成本征非晶硅层118、掺杂非晶硅层119和第二金属层125。
接着，如图10C、图11B和图12C中所示，通过涂布PR材料而在第二金属层125上形成PR层181。在PR层181之上设置曝光掩膜191，曝光掩膜191包括透射部TA、阻挡部BA和半透射部HTA。半透射部HTA具有小于透射部TA并大于阻挡部BA的透光率。使用曝光掩膜191在PR层181上执行曝光工艺。
当PR层181为负型时，透射部TA对应于其中将形成数据线130、源极133、漏极136、第二辅助线137和第二辅助图案138的部分。半透射部HTA对应于源极133和漏极136之间的空间。阻挡部BA对应于其他部分。
或者，当PR层181为正型(positive type)时，透射部TA的位置与阻挡部BA的位置交换。
接着，如图10D、图11B和图12D中所示，在曝光工艺之后，在(图10C和图12C的)PR层181上执行显影工艺，从而由PR层181形成具有第一厚度的第一PR图案181a和具有第二厚度的第二PR图案181b，所述第二厚度小于所述第一厚度。第一PR图案181a对应于透射部TA，第二PR图案181b对应于半透射部HTA。对应于阻挡部BA的PR层通过显影工艺被完全去除，从而暴露出第二金属层125。
接着，如图10E、图11B和图12E中所示，使用第一PR图案181a和第二PR图案181b蚀刻(图10D和图12D的)第二金属层125、(图10D和图12D的)掺杂非晶硅层119和(图10D和图12D的)本征非晶硅层118，以在栅极绝缘层110之上形成数据线130、源极-漏极图案127、第二辅助线137和第二辅助图案138、在栅极绝缘层110上形成有源层120a和在有源层120a上形成掺杂非晶硅图案119a。数据线130与栅极线交叉以界定像素区域P并且数据线130连接至源极-漏极图案127。第二辅助线137和第二辅助图案138设置在非显示区域NA中。
此外，在数据线130下面形成第一虚设半导体图案121，第一虚设半导体图案121包括位于栅极绝缘层110上的第一虚设图案121a和位于第一虚设图案121a上的第二虚设图案121b，在第二辅助线137和第二辅助图案138下面形成第二虚设半导体图案122，第二虚设半导体图案122包括位于栅极绝缘层110上的第三虚设图案122a和位于第三虚设图案122a上的第四虚设图案122b。
接着，如图10F、图11C和图12F中所示，在(图10E和图12E的)第一PR图案181a和(图10E的)第二PR图案181b上执行灰化工艺，从而减小第一PR图案181a的厚度。此外，去除第二PR图案181b，从而暴露出源极-漏极图案127的中央。
接着，如图10G、图11D和图12G中所示，蚀刻源极-漏极图案127的中央和掺杂非晶硅图案119a的中央，以形成源极133、漏极136和欧姆接触层120b。结果，有源层120a的中央被暴露并用作TFT的沟道。
栅极105、半导体层120、源极133和漏极136构成元件区域TrA中的TFTTr。
在GIP结构阵列基板中，在非显示区域NA中形成栅极电路部(未示出)和信号输入部(未示出)。栅极电路部连接至每条栅极线并包括驱动块，在驱动块中形成有彼此连接的多个驱动TFT。通过与显示区域AA的元件区域TrA中的TFT相同的工艺来制造栅极电路部中的驱动TFT。
第一虚设图案121a突出到数据线130之外，第三虚设图案122a突出到第二辅助线137和第二辅助图案138之外。这可被称为有源拖尾。因为通过单个掩膜工艺使有源层120a和欧姆接触层120b与源极133和漏极136b一起形成，所以产生了有源拖尾。
在上述掩膜工艺中，一部分栅极绝缘层110被暴露于用于去除(图10F的)掺杂非晶硅图案119a的中央的干法蚀刻气体。在有源拖尾的外围中，干法蚀刻气体强烈地影响栅极绝缘层110，从而栅极绝缘层110在有源拖尾的外围中会具有底切结构。
另一方面，图10G、图11B和图12G显示了与第一辅助图案108分隔开的第二辅助图案138。或者，在第二个实施方式和第三个实施方式中，第二辅助图案138与第一辅助图案108部分重叠或完全重叠。
当第二辅助图案138与第一辅助图案108完全重叠时，第一辅助图案108的面积大于第二辅助图案138，从而第一辅助图案108的一端突出到第二辅助图案138之外。
接着，如图10H、图11C和图12H中所示，通过灰化工艺去除(图10G和图12G的)第一PR图案181a。
接着，通过沉积诸如氧化硅或氮化硅这样的无机绝缘材料而在数据线130、源极133、漏极136、第二辅助线137和第二辅助图案138上形成钝化层150。
通过掩膜工艺图案化钝化层150以形成暴露漏极136的漏极接触孔“dch”和暴露第二辅助图案138的第二接触孔“ch2”。此外，图案化钝化层150和栅极绝缘层110以形成暴露第一辅助图案108的第一接触孔“ch1”。
在图11C中，对应于第一辅助图案108形成四个第一接触孔“ch1”，对应于第二辅助图案138形成四个第二接触孔“ch2”。
接着，如图10I、图11D和图12I中所示，通过涂布负型光敏有机绝缘材料(例如光学亚克力)，在包括漏极接触孔“dch”以及第一接触孔“ch1”和第二接触孔“ch2”的钝化层150上形成平坦化层155。
在平坦化层155之上设置包括透射部TA、阻挡部BA和半透射部HTA的曝光掩膜193，并在平坦化层155上执行曝光工艺。
透射部TA对应于其中平坦化层155应当保留的部分，半透射部HTA对应于其中形成桥图案157的部分。也就是说，半透射部HTA对应于第一辅助图案108和第二辅助图案138之间的空间、第一辅助图案108的一部分和第二辅助图案138的一部分。阻挡部BA对应于其中平坦化层155应当被去除的部分。也就是说，阻挡部BA对应于漏极136、第一辅助图案108的其他部分和第二辅助图案138的其他部分。
在第二个实施方式和第三个实施方式中，因为在第一辅助图案108和第二辅助图案138之间没有空间，所以半透射部HTA对应于第一辅助图案108和第二辅助图案138的重叠部分。
在第一个实施方式至第三个实施方式中，半透射部HTA对应于第二辅助图案138中的有源拖尾。
此外，在第三个实施方式中，半透射部HTA对应于第一接触孔“ch1”和第二接触孔“ch2”的一部分。
接着，如图10J、图11D和图12J中所示，将曝光的平坦化层155显影，从而去除平坦化层155的未曝光部分。结果，漏极接触孔“dch”延伸穿过平坦化层155。此外，对应于第一接触孔“ch1”的第一充填孔“ph1”具有比第一接触孔“ch1”大的尺寸，且对应于第二接触孔“ch2”的第二充填孔“ph2”具有比第二接触孔“ch2”大的尺寸，且第一充填孔“ph1”和第二充填孔“ph2”均穿过平坦化层155形成在非显示区域NA中。
设置在第一充填孔“ph1”和第二充填孔“ph2”之间的一部分平坦化层155被定义为桥图案157。桥图案157位于第一辅助图案108和第二辅助图案138之间的空间处并具有条形(bar)形状。桥图案157的侧表面相对于基板101或钝化层150的表面具有锥形形状。
桥图案157具有小于平坦化层155的厚度或距离钝化层的高度。
桥图案157覆盖第二辅助图案138中的有源拖尾，钝化层150和栅极绝缘层110的底切结构被平坦化层155填充。
另一方面，通过使用不具有半透射部HTA的曝光掩膜，桥图案157可具有与平坦化层155实质上相同的厚度。
在第三个实施方式中，桥图案157形成在分别暴露第一辅助图案108和第二辅助图案138的第一接触孔“ch1”和第二接触孔“ch2”的一部分中。在这种情况下，第一接触孔“ch1”和第二接触孔“ch2”中的钝化层150的侧表面被桥图案157覆盖。
接着，如图10K、图11E和图12K中所示，通过沉积诸如ITO或IZO这样的透明导电材料而在平坦化层155和桥图案157上形成透明导电材料层(未示出)。通过掩膜工艺图案化透明导电材料层以形成像素电极160和连接图案163。像素电极160通过漏极接触孔“dch”接触TFT的漏极136。连接图案163的一端通过第一接触孔“ch1”接触第一辅助图案108，且连接图案163的另一端通过第二接触孔“ch2”接触第二辅助图案138。结果，第一辅助图案108和第二辅助图案138彼此电连接。连接图案163被设置成对应于第一充填孔“ph1”和第二充填孔“ph2”以及桥图案157。
因为其中可产生底切结构的第二辅助图案138的外围被桥图案157覆盖，所以不会产生连接图案163中的断裂问题，从而更加确保了第一辅助图案108和第二辅助图案138之间的电连接。
此外，因为桥图案157的侧表面相对于基板101或钝化层150的表面具有缓和的倾斜，所以在桥图案157的侧表面处不会产生连接图案163中的断裂问题。
在不脱离本发明的精神或范围的情况下，可对本发明进行各种修改和变化，这对于本领域技术人员来说将是显而易见的。因而，本发明意在覆盖落入所附所要求保护的技术方案范围及其等同物范围内的本发明的修改和变化。

Claims (15)

1.一种阵列基板，包括：
栅极线和数据线，所述栅极线和所述数据线位于显示区域中并且彼此交叉以界定像素区域；
第一辅助图案和第二辅助图案，所述第一辅助图案和所述第二辅助图案位于非显示区域中；
栅极绝缘层，所述栅极绝缘层位于所述栅极线和所述数据线之间以及所述第一辅助图案和所述第二辅助图案之间；
钝化层，所述钝化层位于所述数据线和所述第二辅助图案上，并且所述钝化层包括分别暴露所述第一辅助图案和所述第二辅助图案的第一接触孔和第二接触孔；
平坦化层，所述平坦化层位于所述钝化层上并包括分别对应于所述第一接触孔和所述第二接触孔的第一充填孔和第二充填孔；
桥图案，所述桥图案位于所述第一充填孔和所述第二充填孔之间并与所述第二辅助图案重叠；
像素电极，所述像素电极位于所述平坦化层上且位于所述像素区域中；和
连接图案，所述连接图案位于所述桥图案上并接触所述第一辅助图案和所述第二辅助图案，
其中所述桥图案被设置在与所述平坦化层相同的层处并由与所述平坦化层相同的材料形成，且所述桥图案具有小于所述平坦化层的厚度。
2.根据权利要求1所述的阵列基板，其中所述第二辅助图案与所述第一辅助图案分隔开。
3.根据权利要求1所述的阵列基板，其中所述第二辅助图案与所述第一辅助图案重叠，且所述第一辅助图案的一端突出到所述第二辅助图案之外。
4.根据权利要求1所述的阵列基板，其中所述桥图案与所述第一接触孔和所述第二接触孔部分重叠。
5.根据权利要求1所述的阵列基板，进一步包括薄膜晶体管，所述薄膜晶体管包括栅极、有源层、欧姆接触层、源极和漏极，其中所述薄膜晶体管连接至所述栅极线和所述数据线，且所述像素电极通过所述平坦化层和所述钝化层中的漏极接触孔连接至所述漏极。
6.根据权利要求5所述的阵列基板，进一步包括：
第一虚设半导体图案，所述第一虚设半导体图案位于所述数据线下面且位于所述栅极绝缘层上，所述第一虚设半导体图案包括第一虚设图案和第二虚设图案；和
第二虚设半导体图案，所述第二虚设半导体图案位于所述第二辅助图案下面且位于所述栅极绝缘层上，所述第二虚设半导体图案包括第三虚设图案和第四虚设图案。
7.根据权利要求1所述的阵列基板，其中所述连接图案被设置在与所述像素电极相同的层处并由与所述像素电极相同的材料形成。
8.一种制造阵列基板的方法，包括：
在显示区域中形成栅极线并在非显示区域中形成第一辅助图案；
在所述栅极线和所述第一辅助图案上形成栅极绝缘层；
在所述栅极绝缘层之上，在所述显示区域中形成数据线并在所述非显示区域中形成第二辅助图案，其中所述数据线与所述栅极线交叉以界定像素区域；
在所述数据线和所述第二辅助图案上形成钝化层，且所述钝化层包括分别暴露所述第一辅助图案和所述第二辅助图案的第一接触孔和第二接触孔；
在所述钝化层上形成平坦化层和桥图案，其中所述平坦化层包括分别对应于所述第一接触孔和所述第二接触孔的第一充填孔和第二充填孔，并且其中所述桥图案位于所述第一充填孔和所述第二充填孔之间并与所述第二辅助图案重叠；和
在所述像素区域中并在所述平坦化层上形成像素电极，并在所述桥图案上形成连接图案，其中所述连接图案接触所述第一辅助图案和所述第二辅助图案，
其中所述桥图案具有小于所述平坦化层的厚度。
9.根据权利要求8所述的方法，其中所述第二辅助图案与所述第一辅助图案分隔开。
10.根据权利要求8所述的方法，其中所述第二辅助图案与所述第一辅助图案重叠，且所述第一辅助图案的一端突出到所述第二辅助图案之外。
11.根据权利要求8所述的方法，其中所述桥图案与所述第一接触孔和所述第二接触孔部分重叠。
12.根据权利要求8所述的方法，进一步包括：
形成薄膜晶体管，所述薄膜晶体管包括栅极、有源层、欧姆接触层、源极和漏极，
其中所述薄膜晶体管连接至所述栅极线和所述数据线，且
其中所述像素电极通过所述平坦化层和所述钝化层中的漏极接触孔连接至所述漏极。
13.根据权利要求12所述的方法，进一步包括：
在所述数据线下面且在所述栅极绝缘层上形成第一虚设半导体图案，所述第一虚设半导体图案包括第一虚设图案和第二虚设图案；和
在所述第二辅助图案下面且在所述栅极绝缘层上形成第二虚设半导体图案，所述第二虚设半导体图案包括第三虚设图案和第四虚设图案。
14.根据权利要求8所述的方法，其中所述桥图案被设置在与所述平坦化层相同的层处并由与所述平坦化层相同的材料形成。
15.根据权利要求8所述的方法，其中所述连接图案被设置在与所述像素电极相同的层处并由与所述像素电极相同的材料形成。
CN201410681835.8A 2013-11-29 2014-11-24 阵列基板及其制造方法 Active CN104681565B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0147303 2013-11-29
KR1020130147303A KR102178196B1 (ko) 2013-11-29 2013-11-29 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN104681565A CN104681565A (zh) 2015-06-03
CN104681565B true CN104681565B (zh) 2017-09-05

Family

ID=53265977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410681835.8A Active CN104681565B (zh) 2013-11-29 2014-11-24 阵列基板及其制造方法

Country Status (3)

Country Link
US (2) US9530802B2 (zh)
KR (1) KR102178196B1 (zh)
CN (1) CN104681565B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811502A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板、阵列基板的制备方法、显示装置
CN104716145B (zh) * 2015-03-27 2018-03-20 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
KR102303019B1 (ko) * 2015-06-16 2021-09-16 삼성디스플레이 주식회사 표시 장치용 패널, 표시 장치용 패널의 코드 판독 방법 및 표시 장치용 패널의 제조 방법
CN105097834B (zh) * 2015-07-06 2017-10-17 合肥京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
CN105161454B (zh) * 2015-07-10 2018-09-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102443405B1 (ko) * 2015-08-31 2022-09-15 엘지디스플레이 주식회사 유기발광표시장치
CN107919321A (zh) * 2017-11-22 2018-04-17 深圳市华星光电半导体显示技术有限公司 Ffs型薄膜晶体管阵列基板及其制作方法
US10304866B1 (en) 2017-11-22 2019-05-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. FFS type TFT array substrate and the manufacturing method thereof
TWI662526B (zh) * 2018-05-02 2019-06-11 友達光電股份有限公司 半導體結構及畫素結構
KR102573966B1 (ko) * 2018-06-14 2023-09-04 엘지디스플레이 주식회사 화소 영역에 인접하게 위치하는 중간 공급 배선을 포함하는 디스플레이 장치 및 그의 제조 방법
KR102578624B1 (ko) * 2018-12-17 2023-09-13 엘지디스플레이 주식회사 표시장치
CN110568644B (zh) * 2019-07-24 2022-04-22 福建华佳彩有限公司 一种gip电容结构及制作方法
CN111146215B (zh) * 2020-02-21 2022-12-09 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
KR20210126187A (ko) * 2020-04-09 2021-10-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201788340U (zh) * 2010-05-26 2011-04-06 福州华映视讯有限公司 主动组件数组基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
KR101090258B1 (ko) * 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101159399B1 (ko) * 2009-02-18 2012-06-28 엘지디스플레이 주식회사 박막트랜지스터 어레이기판 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201788340U (zh) * 2010-05-26 2011-04-06 福州华映视讯有限公司 主动组件数组基板

Also Published As

Publication number Publication date
US9530802B2 (en) 2016-12-27
KR102178196B1 (ko) 2020-11-12
US9966393B2 (en) 2018-05-08
CN104681565A (zh) 2015-06-03
KR20150062540A (ko) 2015-06-08
US20170092667A1 (en) 2017-03-30
US20150155303A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
CN104681565B (zh) 阵列基板及其制造方法
JP6707118B2 (ja) 表示装置
US9362533B2 (en) Organic light emitting display device and method for manufacturing the same
KR102080065B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
CN100492144C (zh) 透反射式液晶显示器件及其制造方法
JP6709274B2 (ja) 表示装置
CN102478737B (zh) 液晶显示装置及其制造方法
KR20190073848A (ko) 표시 장치
CN101527307A (zh) 薄膜晶体管面板和所述薄膜晶体管面板的制造方法
EP2818917B1 (en) Array substrate for liquid crystal display and method of fabricating the same
JP2008139892A (ja) 薄膜トランジスタ基板及びその製造方法
CN103928469B (zh) 一种tft阵列基板及其制造方法、显示面板
CN103901679A (zh) 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法
EP2497107B1 (en) Mask level reduction for mofet
CN104516166A (zh) 用于制造液晶显示器的方法
KR101392208B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR102033615B1 (ko) 유기전계발광표시장치 및 그 제조방법
CN103135304B (zh) 阵列基板及其制造方法
KR20150076936A (ko) 박막트랜지스터 어레이 기판의 제조방법
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN100419554C (zh) 液晶显示器件及其制造方法
KR101277220B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR20160057526A (ko) 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN111627968B (zh) 柔性显示用基板及其制备方法、柔性显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant