CN104124228A - 具有硅穿孔的整合结构 - Google Patents
具有硅穿孔的整合结构 Download PDFInfo
- Publication number
- CN104124228A CN104124228A CN201310156159.8A CN201310156159A CN104124228A CN 104124228 A CN104124228 A CN 104124228A CN 201310156159 A CN201310156159 A CN 201310156159A CN 104124228 A CN104124228 A CN 104124228A
- Authority
- CN
- China
- Prior art keywords
- silicon
- perforation
- silicon perforation
- protection structure
- conductive protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种具有硅穿孔的整合结构,包含:衬底;硅穿孔,贯穿该衬底;导电保护结构,围绕该硅穿孔;第一与第二导电冗余图案,介于该硅穿孔与该导电保护结构之间且具有不同的形状。
Description
技术领域
本发明涉及一种具有硅穿孔的整合结构。
背景技术
为了节省宝贵的布局空间或是增加内联机的效率,可将多个集成电路(IC)芯片堆栈在一起成为一个IC封装结构。为了达到此目的,可使用一种三维(3D)堆栈封装技术来将复数集成电路芯片封装在一起。此种三维(3D)堆栈封装技术广泛地使用到硅穿孔(TSV)。硅穿孔(TSV)是一种垂直导电通孔,其可以完全贯穿硅晶圆、硅板、任何材料所制成之衬底或芯片。现今,3D集成电路(3DIC)被广用至许多的领域如内存堆栈、影像感测芯片等。
相较于单一的晶体管或是单一的内联机而言,硅穿孔的体积是其一百倍或更大。当其与集成电路一起制造时,会有许多的问题例如难以控制工艺均匀度及/或维持工艺容裕。又,巨大的硅穿孔会对其邻近的电子装置产生机械应力及电干扰。因此需要一种技术方案来完全消除或至少减少硅穿孔所带来的这些问题。
发明内容
本发明涉及一种具有硅穿孔的整合结构,包含:衬底;硅穿孔,贯穿该衬底;导电保护结构,围绕该硅穿孔;第一与第二导电冗余图案,介于该硅穿孔与该导电保护结构之间且具有不同的形状。
本发明涉及一种具有硅穿孔的整合结构,包含:衬底;硅穿孔,贯穿该衬底;导电保护结构,围绕该硅穿孔;及第一与第二标记,介于该硅穿孔与该导电保护结构之间且具有不同的形状。
附图说明
图1显示根据本发明一实施例之具有硅穿孔之整合结构的上视概图;
图2显示根据本发明一实施例在图1中沿着线A-A’所取之具有硅穿孔之整合结构的横剖面概图;
图3显示根据本发明另一实施例在图1中沿着线A-A’所取之具有硅穿孔之整合结构的横剖面概图。
具体实施方式
下面将详细地说明本发明的较佳实施例,举凡本中所述的组件、组件子部、结构、材料、配置等皆可不依说明的顺序或所属的实施例而任意搭配成新的实施例,这些实施例当属本发明之范畴。在阅读了本发明后,熟知此项技艺者当能在不脱离本发明之精神和范围内,对上述的组件、组件子部、结构、材料、配置等作些许之更动与润饰,因此本发明之专利保护范围须视本权利要求书所附之权利要求所界定者为准,且这些更动与润饰当落在本发明之权利要求内。
本发明的实施例及图示众多,为了避免混淆,类似的组件均以相同或相似的标号示之。图示意在传达本发明的概念及精神,故图中的所显示的距离、大小、比例、形状、连接关系….等皆为示意而非实况,所有能以相同方式达到相同功能或结果的距离、大小、比例、形状、连接关系….等皆可视为等效物而采用之。
现在参考图1,其显示根据本发明一实施例之具有硅穿孔之整合结构的上视概图。在本发明中,焦点在于硅穿孔周围的事物而非硅穿孔上方的事物,因此硅穿孔上方的内联机结构将予以省略以免不必要地模糊本发明的焦点。硅穿孔1000(TSV,在某些技术文件中又被称为贯穿电极、导电柱等)会贯穿衬底100(在图1中未显示,请参考图2-3)并实体及电连接衬底100的背侧与前侧。硅穿孔1000系用以将操作电压VSS、VDD或操作讯号耦合至形成于衬底100上的集成电路(未显示)。相较于寻常的主动组件如晶体管,硅穿孔1000具有微米级的超大尺寸。在一实施例中,硅穿孔1000具有30μm的直径及100μm的深度。在另一实施例中,硅穿孔具有10μm的直径及30μm的深度。在更另一实施例中,硅穿孔具有至少1μm的直径如6μm及等于或大于5μm的深度如10μm。
仍然参考图1,由于巨大的硅穿孔1000可产生影响周围主动组件(未显示)如晶体管的机械应力与电干扰,因此在本发明中将一保护结构200设置在硅穿孔1000外围将其包围之,以使硅穿孔1000与其周围的主动组件实体隔绝及电隔绝。图1中所示的保护结构200具有矩形或方形的外观。然而,只要保护结构200是一个能围绕硅穿孔1000的封闭结构,其形状以及其垂直延伸的距离并不限于此。
除了硅穿孔1000所引起的机械应力与电干扰之外,其巨大的尺寸也会在某些对图案密度/图案分布敏感的工艺如蚀刻工艺与化学机械研磨(CMP)工艺时,引发厚度、关键尺寸(CD)与轮廓的不均匀。为了克服这些工艺上的困难,可在保护结构200与硅穿孔1000之间的空旷空间中导入具有不同尺寸的冗余图案300与400。冗余图案300与400的尺寸与形状无需受到限制。虽然在图1中只有显示两种冗余图案(即300与400),但可以导入更多种具有不同几何特征的冗余图案,只要其能够帮助改善硅穿孔1000所引发的工艺均匀度及/或机械应力。
在许多的集成电路(IC)制造工艺中都会使用到大量的对准标记如光刻工艺对准标记、缺陷检验对准标记等。这些标记通常需要大量的空间且对电性功能没有任何贡献。在本发明中,这些标记中的一部分如对准标记500与600可被设置于硅穿孔1000与保护结构200之间以节省空间。只要这些标记能够施行其原本应达到的功能,则其形状、尺寸与功能皆不受本文限制。
现在请参考图2,其显示根据本发明一实施例在图1中沿着线A-A’所取之具有硅穿孔1000之整合结构的横剖面概图。提供一衬底100。如图2中所示,硅穿孔1000贯穿衬底100、耦合衬底100的前侧与背侧并自前侧突出。衬底100可以是硅衬底、聚合物衬底、绝缘层上覆硅衬底、碳化硅基、复合基等。背侧为没有主动组件如晶体管形成于其上的一侧。衬底100的背侧与衬底100之前侧相对,其中主动组件如晶体管与内联机结构等系形成于前侧上。
图2-3所示硅穿孔1000看起来像是由中间通孔工艺所制成的硅穿孔,但硅穿孔1000可以是由通孔前置工艺(在晶体管之前制造硅穿孔)、中间通孔工艺(在晶体管制成之后但在较低层次内联机的制造期间制造硅穿孔)、或通孔后置工艺(在内联机之后才制造硅穿孔)所制成。无论是用何种工艺来制造硅穿孔1000,硅穿孔1000的基本结构皆维持不变:通孔、在通孔侧壁上的介电层800及填满通孔的导电材料850。介电层800与导电材料850所用的材料可取决于制造方法及所需的物理特性。氧化硅与氮化硅为最常被用来作为介电层800的材料。至于导电材料850,其可包含阻障/黏着层材料及低电阻率材料,阻障/黏着层材料例如是钽、氮化钽、钛、氮化钛、钨、氮化钨、钼、锰及/或铜,低电阻率材料例如是钨、铜、铝及/或多晶硅。应注意,介电层800若是由热氧化工艺所制造而非由沈积工艺所制造,则介电层800便不会延伸至层间介电层150或内联机/装置层130。
设置于硅穿孔1000周围的是一层间介电层150。层间介电层150可以是包含一或多种介电材料的单层或多层结构,介电材料可选自二氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、以四乙氧基硅烷为前驱物所形成的二氧化硅、低介电常数介电材料等。如图2中所示,保护结构200及标记500与600皆为嵌于层间介电层150中的导电接触件。保护结构200及标记500与600可以是由相同单层大馬士革工艺所形成的结构。即,其可由下列工艺所制造:形成一或多个接触孔,在衬底上形成一或多种导电材料填满该些接触孔,然后进行一化学机械研磨工艺以移除多余的材料并形成全局平坦的表面。保护结构200及标记500与600所用的导电材料包含了阻障/黏着层材料及低电阻率材料。阻障/黏着层材料例如是钽、氮化钽、钛、氮化钛、钨、氮化钨、钼、锰及/或铜,较佳地是钽/氮化钽或钛/氮化钛。低电阻率材料例如是钨、铜、铝及/或多晶硅,较佳地是钨。虽然在图2中未显示,但冗余图案300与400亦为嵌于层间介电层150中的导电接触件。从图1看起来,冗余图案300与400及标记500与600系设置在保护结构200内的四个不同角落,但本发明并不为所限。在保护结构200内的相同角落处可设置不同的冗余图案,在保护结构200内的相同角落处可设置具有相同形状的复数个标记。
设置在硅穿孔1000、层间介电层150、保护结构200、标记500与600及冗余图案300与400之上的是内联机层900。内联机层900代表了所有的金属间介电层以及所有嵌于此些金属间介电层内的内联机结构。应了解,图1-3只显示了全局的一部分,因此衬底100可包含浅沟渠隔离结构与各种掺杂区而层间介电层150可包含主动组件如晶体管、被动组件如电阻及其它冗余图案。
现在请参考图3,其显示根据本发明另一实施例在图1中沿着线A-A’所取之具有硅穿孔之整合结构的横剖面概图。不同于图2所示之实施例,在此实施例中对应至介电层150的介电层150’并非是直接位于衬底100上围绕硅穿孔1000。介于介电层150’与衬底100之间的是内联机/装置层130。内联机/装置层130可包含一或多层具有内联机结构嵌于其内的介电层及/或形成在衬底100上的主动组件。除了介电层150’外,在图2中嵌于层间介电层150内的保护结构200系由嵌于内联机/装置层130内的保护结构200’所取代。在此实施例中对应至标记500与600的标记500’与600’系由双层大馬士革工艺而非单层大馬士革工艺所制造。从此实施例中可清楚得知,保护结构200/200’应该要与主动组件位于相同的层次中(即嵌于相同的介电层之内),使得主动组件能与硅穿孔1000相隔离。
虽然在图1-3中未显示,但衬底100可包含位于保护结构200/200’、冗余图案300与400及标记500与600正下方的浅沟渠隔离结构以使保护结构200/200’、冗余图案300与400及标记500与600和其它功能性的主动组件或线绕内联机隔离。这些浅沟渠结构可采用不同的形状与尺寸以配合保护结构200/200’、冗余图案300与400及标记500与600。
在此方式下,本发明能隔离硅穿孔与主动装置以减少硅穿孔对主动组件的影响。借着在硅穿孔周围添加标记与冗余图案,本发明亦完善地运用了硅穿孔周围的空间并改善了工艺均匀度。
上述实施例仅是为了方便说明而举例,虽遭所属技术领域的技术人员任意进行修改,均不会脱离如权利要求书中所欲保护的范围。
Claims (10)
1.一种具有硅穿孔的整合结构,包含:
衬底;
硅穿孔,贯穿该衬底;
导电保护结构,围绕该硅穿孔;及
第一与第二导电冗余图案,介于该硅穿孔与该导电保护结构之间且具有不同的形状。
2.如权利要求1所述的具有硅穿孔的整合结构,其特征在于,该第一与第二导电冗余图案位于相同的介电层之内。
3.如权利要求1所述的具有硅穿孔的整合结构,其特征在于,该导电保护结构、该第一与第二导电冗余图案位于不同的介电层之内。
4.如权利要求1所述的具有硅穿孔的整合结构,其特征在于,该导电保护结构具有矩形或方形的形状,该第一与第二导电冗余图案位于该导电保护结构的不同角落处。
5.如权利要求1所述的具有硅穿孔的整合结构,更包含:
一对准标记,位于该导电保护结构与该硅穿孔之间。
6.如权利要求5所述的具有硅穿孔的整合结构,其特征在于,该导电保护结构具有矩形或方形的形状且该对准标记位于该导电保护结构的一角落。
7.如权利要求5所述的具有硅穿孔的整合结构,其特征在于,该对准标记用于光刻处理或缺陷检验处理。
8.一种具有硅穿孔的整合结构,包含:
衬底;
硅穿孔,贯穿该衬底;
导电保护结构,围绕该硅穿孔;及
第一与第二标记,介于该硅穿孔与该导电保护结构之间且具有不同的形状。
9.如权利要求8所述的具有硅穿孔的整合结构,其特征在于,该导电保护结构为矩形或方形的形狀且该第一与第二标记系位于该导电保护结构的不同角落处。
10.如权利要求9所述的具有硅穿孔的整合结构,更包含:
一导电冗余图案,位于该导电保护结构与该硅穿孔之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310156159.8A CN104124228A (zh) | 2013-04-28 | 2013-04-28 | 具有硅穿孔的整合结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310156159.8A CN104124228A (zh) | 2013-04-28 | 2013-04-28 | 具有硅穿孔的整合结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104124228A true CN104124228A (zh) | 2014-10-29 |
Family
ID=51769587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310156159.8A Pending CN104124228A (zh) | 2013-04-28 | 2013-04-28 | 具有硅穿孔的整合结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104124228A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105390506A (zh) * | 2015-11-17 | 2016-03-09 | 上海天马有机发光显示技术有限公司 | 显示装置、阵列基板及其制作方法 |
CN106026935A (zh) * | 2015-03-24 | 2016-10-12 | 飞思卡尔半导体公司 | 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法 |
-
2013
- 2013-04-28 CN CN201310156159.8A patent/CN104124228A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106026935A (zh) * | 2015-03-24 | 2016-10-12 | 飞思卡尔半导体公司 | 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法 |
CN106026935B (zh) * | 2015-03-24 | 2021-03-02 | 恩智浦美国有限公司 | 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法 |
CN105390506A (zh) * | 2015-11-17 | 2016-03-09 | 上海天马有机发光显示技术有限公司 | 显示装置、阵列基板及其制作方法 |
CN105390506B (zh) * | 2015-11-17 | 2018-12-18 | 上海天马有机发光显示技术有限公司 | 显示装置、阵列基板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4577687B2 (ja) | 半導体装置 | |
JP6399887B2 (ja) | Tsv構造を具備した集積回路素子及びその製造方法 | |
US8957504B2 (en) | Integrated structure with a silicon-through via | |
US9691684B2 (en) | Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same | |
JP6548377B2 (ja) | 集積回路素子及びその製造方法 | |
US7795615B2 (en) | Capacitor integrated in a structure surrounding a die | |
CN101155469B (zh) | 电路基板、半导体组件及电路基板的制造方法 | |
US8841754B2 (en) | Semiconductor devices with stress relief layers | |
CN102222654B (zh) | 基材具有导通孔的半导体元件及其制作方法 | |
CN110379790A (zh) | 一种晶圆结构及其制造方法、芯片结构 | |
JP2021509540A (ja) | 高電圧絶縁構造及び方法 | |
CN114520219A (zh) | 半导体封装 | |
CN104124228A (zh) | 具有硅穿孔的整合结构 | |
US8822336B2 (en) | Through-silicon via forming method | |
CN106057757A (zh) | 一种硅通孔结构及其制作方法 | |
CN110085737A (zh) | 磁阻式随机存取存储器及其制作方法 | |
CN104124227A (zh) | 半导体装置 | |
CN104752405A (zh) | 半导体器件的测试结构及其形成方法 | |
US9269645B1 (en) | Fan-out wafer level package | |
CN102751172A (zh) | 集成无源器件及其制作方法 | |
US8952500B2 (en) | Semiconductor device | |
CN106449372A (zh) | 一种mim电容器结构的制造方法 | |
US20140264913A1 (en) | Semiconductor Device | |
CN208093553U (zh) | 封装基板及包含该封装基板的集成电路封装体 | |
CN104134647A (zh) | 一种半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141029 |