KR20110131674A - 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법 - Google Patents

감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법 Download PDF

Info

Publication number
KR20110131674A
KR20110131674A KR1020100051237A KR20100051237A KR20110131674A KR 20110131674 A KR20110131674 A KR 20110131674A KR 1020100051237 A KR1020100051237 A KR 1020100051237A KR 20100051237 A KR20100051237 A KR 20100051237A KR 20110131674 A KR20110131674 A KR 20110131674A
Authority
KR
South Korea
Prior art keywords
glass substrate
photosensitive glass
metal wiring
wiring layer
hole
Prior art date
Application number
KR1020100051237A
Other languages
English (en)
Inventor
전국진
강성찬
김철수
송인상
김덕환
신제식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100051237A priority Critical patent/KR20110131674A/ko
Publication of KR20110131674A publication Critical patent/KR20110131674A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Abstract

감광성 유리 기판을 습식 식각하여 관통홀을 형성함으로써, 식각 부위에서 스캘럽(scallop)이나, 푸팅(footing) 현상이 발생하는 것을 방지하고 별도의 절연막이 필요 없는 디바이스 보호용 캡 및 그 제조 방법이 제공된다.

Description

감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법 {CAP FOR PROTECTING DIVICE USING PHOTO-SENSITIVITY GLASS SUBSTRATE AND MENUFACTURING METHOD THEREOF}
감광성 유리 기판을 이용한 디비이스 보호용 캡 및 그 제조 방법에 관한 것이다.
다양한 전자 제품에서 사용되는 각종 디바이스는 외부로부터 전원을 공급받아 특정 동작을 수행한다. 디바이스 내부에는 미세한 전자 회로가 내장되어 있어 외부 충격에 쉽게 손상될 수 있다. 따라서, 디바이스에 전기적인 연결을 해주고, 외부의 충격에 견디도록 밀봉 포장하는 패키징 공정이 이루어진다. 패키징 공정은 디바이스가 형성된 기판에 소정 형태의 보호용 캡을 접합시키는 방식으로 이루어진다.
디바이스 보호용 캡은 실리콘 기판으로 이루어져 있으며, 보호 캡이 디바이스와 접합되었을 때, 디바이스 상부면에 노출된 회로와 전기적으로 연결되기 위한 배선층을 포함하는 것으로, 일종의 배선 기판이 될 수 있다.
디바이스 보호용 캡 내에 배선층을 형성하기 위해서는, 실리콘 기판을 건식 식각하여 관통홀을 형성하고, 관통홀 내부에 금속 물질을 충진하는 공정을 거쳤다. 그러나, 실리콘 기판을 건식 식각하는 경우, 식각 부위에서 스캘럽(scallop)이나, 푸팅(footing) 현상이 발생한다. 또한, 실리콘 기판 상에 디바이스와의 전기적 절연을 위한 절연막을 더 형성해야 한다.
본 발명의 일실시예에 따른 디바이스 보호용 캡은 디바이스 상부에 장착되어 디바이스를 보호하는 감광성 유리 기판, 상기 감광성 유리 기판 내에 형성된 관통홀, 상기 관통홀 내부에 형성된 제1 금속 배선층 및 상기 감광성 유리 기판의 상부면 또는 하부면의 일부 영역에 형성되며, 상기 제1 금속 배선층과 연결된 제2 금속 배선층을 포함한다.
본 발명의 일실시예에 따른 디바이스 보호용 캡의 제조 방법은, 감광성 유리 기판을 노광하여 관통홀 대상 패턴을 결정화시키는 단계, 상기 감광성 유리 기판의 하부면 상에 제1 도금층을 형성하는 단계, 상기 감광성 유리 기판에서 상기 결정화된 관통홀 대상 패턴을 식각하여 관통홀을 형성하고, 상기 제1 도금층을 노출시키는 단계, 상기 노출된 제1 도금층 상에 금속 물질을 도금하여 상기 관통홀 내부에 제1 금속 배선층을 형성하는 단계, 상기 감광성 유리 기판의 상부면 상에서 상기 제1 금속 배선층을 포함하는 일부 영역에 제2 도금층을 형성하는 단계 및 상기 제2 도금층 상에 금속 물질을 도금하여 상기 제1 금속 배선층과 연결된 제2 금속 배선층을 형성하는 단계를 포함한다.
일측에 따르면, 상기 관통홀 대상 패턴을 결정화시키는 단계는, 상기 감광성 유리 기판 상에 마스크를 정렬시키는 단계, 상기 마스크 상부에 자외선을 조사하여 상기 감광성 유리 기판에 상기 관통홀 대상 패턴을 노광시키는 단계 및 상기 감광성 유리 기판을 열처리하여 상기 감광성 유리 기판에 노광된 상기 관통홀 대상 패턴을 결정화시키는 단계를 포함할 수 있다.
일측에 따르면, 상기 제1 도금층을 형성하는 단계는, 상기 감광성 유리 기판을 연마하는 단계, 상기 연마된 감광성 유리 기판의 하부면 상에 제1 포토 레지스트막을 형성하는 단계, 상기 제1 포토 레지스트막을 노광 및 현상하여 상기 결정화된 관통홀 대상 패턴을 포함하는 일부 영역을 노출시키는 단계 및 상기 노출된 영역에 금속 물질을 증착하여 상기 제1 도금층을 형성하는 단계를 포함할 수 있다.
일측에 따르면, 상기 제2 도금층을 형성하는 단계는, 상기 감광성 유리 기판의 상부면 상에 제2 포토 레지스트막을 형성하는 단계, 상기 제2 포토 레지스트막을 노광 및 현상하여 상기 제1 금속 배선층을 포함하는 일부 영역을 노출시키는 단계 및 상기 노출된 영역에 금속 물질을 증착하여 상기 제2 도금층을 형성하는 단계를 포함할 수 있다.
일측에 따르면, 상기 제2 금속 배선층을 형성하는 단계는 상기 감광성 유리 기판의 상부면 또는 하부면에 잔존하는 상기 제1 및 제2 포토 레지스트막을 제거하는 단계를 포함할 수 있다.
디바이스 보호용 캡을 제조하는 경우, 감광성 유리 기판을 습식 식각하여 관통홀을 형성함으로써, 공정 비용을 절감하고, 식각 부위에서 스캘럽(scallop)이나 푸팅(footing) 현상이 발생하는 것을 방지하며 별도의 절연막이 필요 없는 기술이 제공된다.
도 1은 본 발명의 일실시예에 따른 디바이스 기판 상에 장착된 디바이스 보호용 캡을 나타내는 도면이다.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 디바이스 보호용 캡의 제조 방법을 나타내는 도면이다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시 예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 디바이스 기판 상에 장착된 디바이스 보호용 캡을 나타내는 도면이다.
도 1을 참조하면, 디바이스(11)를 포함하는 디바이스 기판(10) 및 디바이스 보호용 캡(100)으로 구성된 디바이스 패키지가 도시되어 있다. 여기서 디바이스(11)는 반도체 소자, 특히, RF MEMS(Micro-Electro-Mechanical System) 디바이스가 될 수 있다. 그리고, 디바이스 보호용 캡(100)은 디바이스 기판(10) 상에 접합되어 디바이스(11)를 패키징한다.
디바이스 보호용 캡(100)은 감광성 유리 기판(101)을 포함한다. 감광성 유리 기판(101)은 실리콘, 알루미늄, 칼륨, 나트륨, 리튬 등이 산화물의 형태로 조성을 이루고 있으며, 여기에 세륨, 구리, 은 또는 금 등의 감광성 금속 원소가 첨가된 형태의 유리 기판이다. 이 같은 감광성 유리 기판(101) 상에 자외선을 조사한 후, 열처리하게 되면 해당 영역이 결정화될 수 있다. 또한, 감광성 유리 기판(101)은 절연성을 갖는다.
디바이스 보호용 캡(100)은 디바이스 기판(10) 상부에 장착되어 디바이스(11)를 보호하는 감광성 유리 기판(101), 감광성 유리 기판(101) 내에 형성된 관통홀(110), 관통홀(110) 내부에 형성된 제1 금속 배선층(120) 및 감광성 유리 기판(101)의 상부면 또는 하부면의 일부 영역에 형성되며, 제1 금속 배선층(120)과 연결된 제2 금속 배선층(130)을 포함한다.
디바이스 보호용 캡(100)은 감광성 유리 기판(101)에 제1 금속 배선층(120) 및 제2 금속 배선층(130)이 형성된 일종의 배선 기판이 될 수 있다.
관통홀(110) 내부에 형성된 제1 금속 배선층(120)은 감광성 유리 기판(101)의 하부면에 형성된 도금층(140)과 연결되어 있으며, 이 도금층(140)을 통해 디바이스(11)(상부면에 노출된 회로)와 전기적으로 연결된다.
감광성 유리 기판(101)의 하부면에서, 디바이스 기판(10)과 접합하는 외곽 부분에는 디바이스 기판(10)과의 접합층(150)이 형성되어 있다. 또한, 접합층(150)은 디바이스 기판(10)에도 형성될 수 있다.
제1 금속 배선층(120)은 감광성 유리 기판(101)의 상부면에 형성된 제2 금속 배선층(130)과 연결되어 있으며, 이 제2 금속 배선층(130)을 통해 디바이스(11)는 외부 전원과 전기적으로 연결된다.
도 1에 도시된 바와 같이, 디바이스 보호용 캡(100)은 디바이스 기판(10) 상에 장착되어 디바이스(11)를 보호하며, 제1 및 제2 금속 패턴층(120, 130)을 통해 디바이스(11)와 외부 전원을 전기적으로 연결할 수 있다. 또한, 디바이스 보호용 캡(100)은 감광성 유리 기판(101)을 포함하는 것으로, 디바이스 기판(10)과의 접합면 상에 전기적 절연을 위한 별도의 절연막을 구비할 필요가 없다.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 디바이스 보호용 캡의 제조 방법을 나타내는 도면이다.
도 2a를 참조하면, 약 1㎜ 두께의 감광성 유리 기판(200)을 마련하고, 이를 노광하여 관통홀 대상 패턴(200a)을 결정화시킨다. 구체적으로, 감광성 유리 기판(200) 상에 마스크(210)를 정렬시키고, 마스크(210) 상부에 자외선을 조사하여 감광성 유리 기판(200)에 관통홀 대상 패턴(200a)을 노광시킨다. 이 경우, 마스크(210)에는 관통홀 대상 패턴(200a)을 형성하기 위한 패턴이 포함되어 있다. 이 패턴을 통해 자외선이 통과되어 감광성 유리 기판(200)에 조사되면, 자외선이 조사된 영역만 노광되어 감광성 유리 기판(200) 상에 관통홀 대상 패턴(200a)이 형성된다. 이 상태에서 감광성 유리 기판(200)을 550 내지 650℃의 온도로 열처리하여 감광성 유리 기판(200)에 노광된 관통홀 대상 패턴(200a)을 결정화시킨다.
도 2b를 참조하면, 마스크(210)를 제거하고 감광성 유리 기판(200)을 연마한다. 즉, CMP(Chemical Mechanical Polishing) 공정을 이용하여 감광성 유리 기판(200)을 연마하여 표면을 평탄화시키고, 약 300㎛ 두께로 감소시킨다.
이후, 도 2c에 도시된 바와 같이, 연마된 감광성 유리 기판(200)의 하부면 상에 제1 도금층(220)을 형성한다. 구체적으로, 제1 도금층(230)을 형성하기 위해 감광성 유리 기판(200)의 하부면 상에 제1 포토 레지스트막(230)을 형성하고, 제1 포토 레지스트막(230)을 노광 및 현상하여 결정화된 관통홀 대상 패턴(200a)을 포함하는 일부 영역을 노출시킨다. 즉, 감광성 유리 기판(200)의 하부면 상에서 제1 도금층(220)이 형성될 영역을 노출시킨다. 이렇게 노출된 영역에 금속 물질(예를 들어, 금)을 증착하여 제1 도금층(220)을 형성한다.
도 2d를 참조하면, 감광성 유리 기판(200)에서 결정화된 관통홀 대상 패턴(200a)을 습식 식각하여 관통홀(240)을 형성하고, 제1 도금층(220)을 노출시킨다. 즉, 불산(HF) 용액을 이용하여 감광성 유리 기판(200)을 습식 식각한다. 이 경우, 감광성 유리 기판(200)에서 결정화된 관통홀 대상 패턴(200a)이, 결정화되지 않은 영역에 비해 상대적으로 빠른 속도로 식각된다. 따라서, 식각 부위에서 스캘럽(scallop)이나 푸팅(footing) 현상이 발생하는 것을 방지할 수 있으며, 습식 식각을 이용함으로써 공정 비용을 감소시킬 수 있다. 이 같이, 관통홀 대상 패턴(200a)이 식각됨에 따라, 관통홀(240)이 형성되며 이 관통홀(240)의 하부면에 제1 도금층(220)이 노출된다.
한편, 도 2d에서와 같이, 관통홀(240)을 형성한 후, 감광성 유리 기판(200)의 하부면에 제1 도금층(220)을 덮도록 별도의 포토 레지스트막(250)을 더 형성할 수 있다.
도 2e를 참조하면, 관통홀(240)의 하부면에 노출된 제1 금속층(220) 상에 금속 물질을 도금하여 관통홀(240) 내부에 제1 금속 배선층(260)을 형성한다. 이 경우, 제1 금속 배선층(260)은 전기 도금 또는 무전해 전기 도금 등의 방법을 이용하여 형성될 수 있다.
이후, 도 2f에 도시된 바와 같이, 감광성 유리 기판(200)의 상부면 상에 제1 금속 배선층(260)을 포함하는 일부 영역에 제2 도금층(270)을 형성한다. 구체적으로, 감광성 유리 기판(200)의 상부면 상에 제2 포토 레지스트막(280)을 형성한 후, 제2 포토 레지스트막(280)을 노광 및 현상하여 제1 금속 배선층(260)을 포함하는 일부 영역을 노출시킨다. 즉, 제2 금속 패턴층이 형성될 영역을 노출시킨다. 이렇게 노출된 영역에 금속 물질을 증착하여 제2 도금층(270)을 형성한다.
도 2g를 참조하면, 제2 도금층(270) 상에 금속 물질을 도금하여 제1 금속 배선층(260)과 연결된 제2 금속 배선층(290)을 형성한다.
이후, 도 2h에서와 같이, 감광성 유리 기판(200)의 상부면 또는 하부면에 잔존하는 제1 및 제2 포토 레지스트막(230, 280) 및 별도의 포토 레지스트막(250)을 제거하여 디바이스 보호용 캡을 제조한다. 또한, 도면을 통해 도시 및 설명하고 있지 않으나, 도 2f에 도시된 디바이스 보호용 캡에서 디바이스 기판과 접합될 면에, 디바이스 기판과의 접합을 위한 접합층을 더 형성할 수 있다.
도 2a 내지 도 2h를 설명함에 있어서, 사용된 공정 수치들은 일실시예에 불과한 것으로, 이에 한정되지 않는다.
도 2a 내지 도 2h에 도시된 디바이스 보호용 캡의 제조 방법의 실시예에 따르면, 감광성 유리 기판(200)을 이용함으로써 습식 식각을 통해 관통홀(240)을 형성할 수 있게 된다. 따라서, 식각 부위에서 스캘럽(scallop)이나 푸팅(footing) 현상이 발생하지 않아 제1 금속 패턴층(260) 및 제2 금속 패턴층(290)의 형성이 용이하여 전기적 연결이 향상될 수 있다. 또한, 습식 식각을 이용함으로써 종래 건식 식각을 이용하여 관통홀을 형성하는 것에 비해 공정 비용을 감소시킬 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 디바이스 보호용 캡 101 : 감광성 유리 기판
110 : 관통홀 120 : 제1 금속 배선층
130 : 제2 금속 배선층

Claims (6)

  1. 디바이스 기판 상부에 장착되어 디바이스를 보호하는 감광성 유리 기판;
    상기 감광성 유리 기판 내에 형성된 관통홀;
    상기 관통홀 내부에 형성된 제1 금속 배선층; 및
    상기 감광성 유리 기판의 상부면 또는 하부면의 일부 영역에 형성되며, 상기 제1 금속 배선층과 연결된 제2 금속 배선층
    을 포함하는 디바이스 보호용 캡.
  2. 감광성 유리 기판을 노광하여 관통홀 대상 패턴을 결정화시키는 단계;
    상기 감광성 유리 기판의 하부면 상에 제1 도금층을 형성하는 단계;
    상기 감광성 유리 기판에서 상기 결정화된 관통홀 대상 패턴을 습식 식각하여 관통홀을 형성하고, 상기 제1 도금층을 노출시키는 단계;
    상기 노출된 제1 도금층 상에 금속 물질을 도금하여 상기 관통홀 내부에 제1 금속 배선층을 형성하는 단계;
    상기 감광성 유리 기판의 상부면 상에서 상기 제1 금속 배선층을 포함하는 일부 영역에 제2 도금층을 형성하는 단계; 및
    상기 제2 도금층 상에 금속 물질을 도금하여 상기 제1 금속 배선층과 연결된 제2 금속 배선층을 형성하는 단계
    를 포함하는 디바이스 보호용 캡의 제조 방법.
  3. 제2항에 있어서,
    상기 관통홀 대상 패턴을 결정화시키는 단계는,
    상기 감광성 유리 기판 상에 마스크를 정렬시키는 단계;
    상기 마스크 상부에 자외선을 조사하여 상기 감광성 유리 기판에 상기 관통홀 대상 패턴을 노광시키는 단계; 및
    상기 감광성 유리 기판을 열처리하여 상기 감광성 유리 기판에 노광된 상기 관통홀 대상 패턴을 결정화시키는 단계
    를 포함하는 디비이스 보호용 캡의 제조 방법.
  4. 제2항에 있어서,
    상기 제1 도금층을 형성하는 단계는,
    상기 감광성 유리 기판을 연마하는 단계;
    상기 연마된 감광성 유리 기판의 하부면 상에 제1 포토 레지스트막을 형성하는 단계;
    상기 제1 포토 레지스트막을 노광 및 현상하여 상기 결정화된 관통홀 대상 패턴을 포함하는 일부 영역을 노출시키는 단계; 및
    상기 노출된 영역에 금속 물질을 증착하여 상기 제1 도금층을 형성하는 단계
    를 포함하는 디바이스 보호용 캡의 제조 방법.
  5. 제4항에 있어서,
    상기 제2 도금층을 형성하는 단계는,
    상기 감광성 유리 기판의 상부면 상에 제2 포토 레지스트막을 형성하는 단계;
    상기 제2 포토 레지스트막을 노광 및 현상하여 상기 제1 금속 배선층을 포함하는 일부 영역을 노출시키는 단계; 및
    상기 노출된 영역에 금속 물질을 증착하여 상기 제2 도금층을 형성하는 단계
    를 포함하는 디바이스 보호용 캡의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 금속 배선층을 형성하는 단계는,
    상기 감광성 유리 기판의 상부면 또는 하부면에 잔존하는 상기 제1 및 제2 포토 레지스트막을 제거하는 단계
    를 포함하는 디바이스 보호용 캡의 제조 방법.
KR1020100051237A 2010-05-31 2010-05-31 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법 KR20110131674A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100051237A KR20110131674A (ko) 2010-05-31 2010-05-31 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100051237A KR20110131674A (ko) 2010-05-31 2010-05-31 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20110131674A true KR20110131674A (ko) 2011-12-07

Family

ID=45500007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100051237A KR20110131674A (ko) 2010-05-31 2010-05-31 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20110131674A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062723A (ko) * 2017-11-29 2019-06-07 주식회사 이피지 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극
KR20200030405A (ko) * 2018-09-12 2020-03-20 주식회사 이피지 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극
KR20210142753A (ko) * 2019-04-18 2021-11-25 3디 글래스 솔루션즈 인코포레이티드 고효율 다이 다이싱 및 릴리스
KR20220051703A (ko) * 2020-10-19 2022-04-26 한국전자기술연구원 감광성 유리를 이용한 반도체 패키지 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062723A (ko) * 2017-11-29 2019-06-07 주식회사 이피지 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극
KR20200030405A (ko) * 2018-09-12 2020-03-20 주식회사 이피지 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극
KR20210142753A (ko) * 2019-04-18 2021-11-25 3디 글래스 솔루션즈 인코포레이티드 고효율 다이 다이싱 및 릴리스
KR20220165795A (ko) * 2019-04-18 2022-12-15 3디 글래스 솔루션즈 인코포레이티드 고효율 다이 다이싱 및 릴리스
KR20220051703A (ko) * 2020-10-19 2022-04-26 한국전자기술연구원 감광성 유리를 이용한 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
CN108666264B (zh) 晶圆级系统封装方法及封装结构
JP6308007B2 (ja) 配線基板および配線基板の製造方法
US7180149B2 (en) Semiconductor package with through-hole
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
US10103113B2 (en) Method of manufacturing printed circuit board
CN101355058B (zh) 半导体装置及其制造方法
EP1391923A1 (en) Semiconductor device and its manufacturing method, circuit board and electronic apparatus
EP1391924A1 (en) Semiconductor device and its manufacturing method, circuit board, and electric apparatus
TWI529821B (zh) 晶片封裝體及其形成方法
KR20060132490A (ko) 관통 전극을 갖는 반도체 장치 및 그 제조 방법
JP2011009645A (ja) 半導体装置及びその製造方法
JP2008227335A (ja) 半導体装置及びその製造方法
US20100276774A1 (en) Integrated circuit package and method for fabrication thereof
US20150054109A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
TW201715658A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
JP2010186947A (ja) 固体撮像装置
TW201112366A (en) Semiconductor device
JP2009272490A (ja) 半導体装置および半導体装置の製造方法
KR20110131674A (ko) 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법
US8319346B2 (en) Semiconductor structure and manufacturing method of semiconductor structure
TWI419257B (zh) 半導體製程、半導體元件及具有半導體元件之封裝結構
KR100812085B1 (ko) 반도체 소자의 개별화 방법
JP5004907B2 (ja) 半導体装置の製造方法
TWI630712B (zh) 晶片封裝體及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application