CN104299916B - 配线基板及制造方法，部件嵌入式玻璃基板及制造方法 - Google Patents

配线基板及制造方法，部件嵌入式玻璃基板及制造方法 Download PDF

Info

Publication number
CN104299916B
CN104299916B CN201410325675.3A CN201410325675A CN104299916B CN 104299916 B CN104299916 B CN 104299916B CN 201410325675 A CN201410325675 A CN 201410325675A CN 104299916 B CN104299916 B CN 104299916B
Authority
CN
China
Prior art keywords
substrate
glass
wiring
component
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410325675.3A
Other languages
English (en)
Other versions
CN104299916A (zh
Inventor
御手洗俊
柳川周作
六波罗真仁
冈修
冈修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104299916A publication Critical patent/CN104299916A/zh
Application granted granted Critical
Publication of CN104299916B publication Critical patent/CN104299916B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的实施例提供配线基板及制造方法，部件嵌入式玻璃基板及制造方法。该配线基板具有包括贯通玻璃通路的配线且该配线基板由玻璃基板形成。该配线基板的制造方法包括：形成穿透配线基板且被图案化的变化层；将配线形成在已形成有变化层的配线基板的前表面上；以及将电极材料填充在通过移除变化层而形成的孔中，由此形成贯通玻璃通路，该贯通玻璃通路连接配线基板的前表面上的配线与配线基板的背表面侧的配线。

Description

配线基板及制造方法，部件嵌入式玻璃基板及制造方法
技术领域
本技术涉及配线基板、配线基板的制造方法、部件嵌入式玻璃基板、以及部件嵌入式玻璃基板的制造方法；更确切地说，本技术涉及可以抑制设置在配线基板上的有源元件的特性变化的配线基板、配线基板的制造方法、部件嵌入式玻璃基板、以及部件嵌入式玻璃基板的制造方法。
背景技术
例如薄膜晶体管(Thin Film Transistor，TFT)的有源元件设置在整个表面上的玻璃配线基板广泛用于有源矩阵液晶显示器、有机电致发光(Electro-Luminescence，EL)显示器等。随着高清晰度电视广播的发展，这些显示器的尺寸日益增大。用于制造这些面板的母板玻璃的尺寸也逐年地日益增大。当前，玻璃按2880mm x3130mm的尺寸制造，这被称为第十代。
另一方面，用于封装集成电路(Integrated Circuit，IC)的插入物基板(interposer substrate)开始在商业上应用为高性能IC的封装形式，因为配线的微加工(对有机树脂基板而言已达到僵局)可通过使用硅(Si)基板来进行。
然而，由Si基板制成的插入物基板昂贵，这妨碍了除某些高端产品之外的其它IC封装的基板的发展。在这种情况下，期待“允许精细配线的大尺寸玻璃基板”用作插入物基板，其可通过增加引出的数量而更加地便宜。
在上述期待的背后，存在以下事实：例如已经发展了在玻璃基板中加工过孔的技术。为了使玻璃基板用作插入物基板，需要形成穿过基板以连接前表面配线和后表面配线的贯通玻璃通路(through glass via,TGV)。为此，需要一种实际的加工技术，可以以低的成本在玻璃基板中形成大量的精细过孔。作为相关领域的在玻璃中形成精细孔的技术，已知的是采用激光进行磨蚀。然而，对于需要大量过孔的插入物基板而言，由于加工时间周期和顺序加工引起的总加工时间周期，激光几乎不可能实现实际制造。近年来，作为替代技术，已发展了使用放电加工或光敏玻璃的过孔开口技术。
过孔开口技术的示例包括诸如聚焦放电的加工方法。通过聚焦放电，可以以1msec/过孔的短时间在玻璃基板中形成过孔(参见，45th International Symposium onMicroelectronics(IMAPS2012),Proceedings,TP13,2012)。在该加工方法中，在形成过孔之后，必须在接近玻璃的软化点的温度下执行热处理，以减轻开口部分处的压力。
另外，作为另一种过孔开口技术，已发展了通过使用光敏玻璃形成过孔的技术(参见，NEW GLASS,p.75-80,Vol.22,No.1,2007,and45th International Symposium onMicroelectronics(IMAPS2012),Proceedings,TP12,2012)。
发明内容
上述用于玻璃的过孔开口技术主要用于形成TGV(贯通玻璃通路)，并包括形成过孔之后在过孔中填充金属的工艺。在具有TGV的基板用于插入物基板的情况中，在其制造方法中，执行TGV形成工艺，然后执行配线工艺(所谓的先通路工艺)。这是因为各工艺中存在高度的连贯性。例如，对于上述的过孔开口技术，在许多情况下需要在超过配线工艺的耐热性的温度下执行热处理，在TGV中填充的金属不会变为随后的配线工艺的污染源，在一些情况中，在TGV中填充金属的工艺可以为第一配线层形成工艺。
然而，在诸如TFT的有源元件形成在具有TGV的玻璃配线基板上且该玻璃配线基板采用先通路工艺形成的情况中，用于TGV的金属材料变成了影响有源元件特性变化的污染源。例如，Cu(铜)是经验证的用于Si插入物基板中的贯通硅通路(Through Silicon Via，TSV)的填充材料，具有金属的低电阻，并且也是有希望用于TGV的材料。
然而，如果材料作为污染源存在，则材料将变成导致TFT的阈值电压变化的因素。当增大操作电压以吸收该阈值电压变化时，功耗增大。另外，与大规模集成电路(LargeScale Integration，LSI)的生产线不同，在大尺寸TFT的生产线上，通常不提供消除金属污染的有效清洗技术或装备。在这种环境下，很难将其中形成有诸如Cu的金属的基板用作基底基板并防止对其上形成的TFT的污染。
在相关技术中，对于用于显示用途的TFT基板，在母板玻璃的一个表面上，仅形成TFT和配线，TGV是不必要的。然而，由于未来尺寸上的进一步增加或边框面积上的进一步减小，期望连接具有这种尺寸的多个面板以保持高产量从而增加尺寸的技术或者通过使用TGV将配线引出至面板的背表面侧以在其背表面侧提供IC或部件的技术例如也用于显示用途。
如上所述，基于在玻璃中形成过孔的商业化技术的TGV先通路工艺可满足插入物基板用途，但是对于在TGV基板上形成诸如TFT的有源元件的用途，填充在TGV中的金属材料会变成污染源，所以实际上难以使用该工艺。
作为对策，可设想一种制造方法，其中将成为污染源的金属材料在有源元件形成之后被填充在过孔中。然而，为了将有源元件或配线形成在过孔敞开的基板上，必须通过例如填充用于工艺进行的替代材料来使玻璃基板变平。例如，已经提出了下述工艺，尽管目的不同。对于硅基板，事先形成比所述过孔大的过孔，填充诸如树脂的可轻易被移除的替代材料，然后处理树脂，由此轻易地形成精细的过孔。从过去的这些情况来看，还可设想以下方法。同样地，对于TGV，填充诸如树脂的替代材料来暂时代替诸如铜的金属材料，在形成有源元件或配线之后移除替代材料，然后填充金属材料。
然而，在上述制造方法中，必须提供多个附加工艺，包括填充替代材料、之后的平坦化、移除树脂等。另外，可轻易去除的诸如树脂的材料通常具有低的耐热性，所以TFT难以形成在其上层上，或者仅可形成可在低温下形成的TFT。此外，树脂材料具有比玻璃高的热膨胀系数，所以由于工艺中的加热和冷却将在沿着填满状态的过孔的方向上导致膨胀和收缩。因此，存在以下忧虑：形成在上层中的配线可能被损坏。
鉴于上述情况，期望减少工艺中产生的金属污染对有源元件的特性变化的影响并实现更加稳定的运行，即使贯通玻璃通路(TGV)形成在玻璃基板中。
根据本公开的第一实施例，提供一种配线基板的制造方法，该配线基板具有包括贯通玻璃通路的配线且该配线基板由玻璃基板形成。该方法包括：形成穿透配线基板且被图案化的变化层；将配线形成在已形成有变化层的配线基板的前表面上；以及将电极材料填充在通过移除变化层而形成的孔中，由此形成贯通玻璃通路，该贯通玻璃通路连接配线基板的前表面上的配线与配线基板的背表面侧的配线。
玻璃基板可由光敏玻璃形成，图案化的变化层能够通过经由掩模的曝光和热处理形成。
玻璃基板可由非光敏玻璃形成，通过经由掩模的曝光和热处理，图案化的变化层形成于玻璃基板。
图案化的变化层可通过聚集的激光脉冲照射而形成。
图案化的变化层可通过使用对玻璃具有选择性的化学药液来移除。
配线基板除贯通玻璃通路和配线之外还可包括有源元件。
图案化的变化层的热膨胀系数与除变化层之外的非变化层的热膨胀系数之间的差异可小于约5ppm/℃。
一种通过上述配线基板的制造方法制造的配线基板。
在本技术的第一实施例中，通过配线基板(该配线基板由玻璃基板形成且具有包括贯通玻璃通路的配线)的制造方法，图案化的变化层穿透配线基板，配线形成在已形成有变化层的配线基板的前表面上，并且电极材料填充在通过移除变化层而形成的孔中，由此形成贯通玻璃通路，该贯通玻璃通路连接配线基板的前表面上的配线与配线基板的背面侧的配线。
根据本公开的第二实施例，提供一种部件嵌入式玻璃基板的制造方法，该部件嵌入式玻璃基板通过组合第一玻璃配线基板和安装有部件的第二玻璃配线基板而形成。
第一玻璃配线基板和第二玻璃配线基板可通过光固化树脂而彼此接合。
当施加树脂以通过压力接合第一玻璃配线基板和第二玻璃配线基板时，具有突出形状和凹陷形状之一的、用于防止施加区域的膨胀的结构可形成在第一玻璃配线基板和第二玻璃配线基板中的一方上。
第一玻璃配线基板可包括：连接上部配线和下部配线的贯通玻璃通路，以及与要安装在第二玻璃配线基板上的部件的尺寸相对应的贯通孔和腔。
第一玻璃配线基板和第二玻璃配线基板的基底材料可为光敏玻璃。
安装有源元件芯片的第二玻璃配线基板的基底材料的热膨胀系数与有源元件芯片的材料的热膨胀系数之间的差异可等于或小于10ppm/℃。
安装在第一玻璃配线基板上的部件可包括半导体设备、无源元件、以及系统结构所需的全部表面可安装部件并且包括连接部分，该连接部分用于安装不能安装在表面上的部件。。
部件嵌入式玻璃基板还可包括外层表面，该外层表面形成电子设备的壳表面。
部件嵌入式玻璃基板还可包括由化学强化玻璃形成的外层表面。
显示装置可朝着外层表面安装。
部件嵌入式玻璃基板在内层中可包括流路，冷却所安装的发热部件的制冷剂在该流路中流动。
金属屏蔽可设置于所安装的半导体装置的周围。
金属屏蔽可包括金属膜以及对应于另一配线层的金属，该金属膜形成在第一玻璃配线基板中的腔的内壁上并围绕安装的半导体装置。
金属屏蔽可包括金属和贯通玻璃通路，该金属对应于所安装的半导体装置的上方及下方的配线层，该贯通玻璃通路设置为围绕第一玻璃配线基板中的覆盖所述半导体装置的腔。
部件嵌入式玻璃基板在其一部分中可包括透镜结构。
一种根据本技术的部件嵌入式玻璃基板，通过上述部件嵌入式玻璃基板的制造方法来制造。
本技术的第二实施例构造为组合第一玻璃配线基板和安装有部件的第二玻璃配线基板。
根据本技术的第一实施例，当形成配线基板时，即使贯通玻璃通路(TGV)形成在玻璃基板中时，仍可减少工艺中产生的金属污染对有源元件的特性变化的影响，并使得有源元件更加稳定地运行。
另外，根据本技术的第二实施例，可将具有不同高度的部件同时嵌入玻璃基板中。
通过下面对本公开的如附图所示的最佳实施方式的详细描述，本公开的这些和其它目标、特征以及优势会变得更加明显。
附图说明
图1为解释相关技术中包括TGV的配线基板的制造方法的示图；
图2为解释根据本技术的配线基板的制造方法的流程图；
图3为解释根据本技术的配线基板的制造方法的示图；
图4为解释有机EL的基板的示例的示图；
图5为解释根据第二实施例的部件嵌入式玻璃基板的结构的示图；
图6为解释根据本技术的图5所示的部件嵌入式玻璃基板的配线基板的制造方法的流程图；
图7为解释图5所示的部件嵌入式玻璃基板的配线基板的制造方法的示图；
图8为解释在部件安装基板和配线基板彼此层叠并接合时用于防止粘合剂渗入安装有部件的区域的结构的示图；
图9为解释部件安装基板和配线基板的层叠工艺的流程图；
图10为解释用于冷却的流路形成在内部的示例的示图；
图11为解释形成金属屏蔽的示例的示图；
图12为解释形成使用根据本技术的部件安装玻璃基板的薄型智能手机的示例的示图；以及
图13为解释多个透镜层叠在根据本技术的部件安装玻璃基板上的示例的示图。
具体实施方式
在下文中，将参考附图描述本公开的实施例。应注意，描述按以下顺序进行。
1、第一实施例(形成抑制特性变化的贯通玻璃通路的示例)
2、第二实施例(形成部件嵌入式玻璃基板的示例)
<1、第一实施例>
<形成抑制特性变化的贯通玻璃通路的示例>
<先通路工艺>
首先，参考图1，给出通过常规先通路工艺来制造具有贯通玻璃通路的玻璃基板的方法的细节描述。应注意，图1示出玻璃基板G的对应于各工艺的状态a至e。在该图中，各示图为在垂直方向上获取的玻璃基板G的截面图。图1中的上侧表面为玻璃基板G的前表面，图1中的下侧表面为玻璃基板G的背表面。
如图1中最上阶段的状态a所示的，首先制备玻璃基板G以作为一个玻璃基板。即，在状态a，玻璃基板具有未经受任何工艺的板状。
然后，如图1中从上方开始数的第二阶段的状态b所示的，在第一工艺中，通过聚焦放电(focused electrical discharging)、用紫外线照射光敏玻璃的工艺方法等，在玻璃基板G中形成过孔v1和v2。
另外，如图1中第三阶段的状态c所示的，在第二工艺中，金属填充在过孔v1和v2中，因此在玻璃基板G中形成贯通玻璃通路(TGV)M1和M2。这样，通过用金属形成贯通玻璃通路M1和M2，在随后的工艺中，可进行处理并将基板看作为一个没有过孔v1和v2的板。
随后，如图1中第四阶段的状态d所示的，在第三工艺中，在玻璃基板G的表面上，形成由诸如晶体管的有源元件以及配线形成的配线层L1。
最后，在图1中最下阶段的状态e中，在玻璃基板G的背表面侧，形成配线层L2，因此完成配线基板，在该配线基板中玻璃基板G的前表面侧的配线层L1和玻璃基板G的背表面侧的配线层L2通过贯通玻璃通路M1和M2而电连接。
通过上述工艺，在玻璃基板G上形成有源元件和配线层。
然而，在先通路工艺中，在形成TGV时(即在形成贯通玻璃通路M1和M2时)使用的金属材料会变成污染源，影响配线层L1中的有源元件的特性变化。因此，存在以下忧虑：该材料在有源元件例如为TFT(薄膜晶体管)的情况下可能成为导致阈值电压变化的因素。另外，尽管阈值电压的变化可通过增加操作电压而吸收，但操作电压的增大导致功耗增加。另外，在大规模TFT生产线上，通常不提供针对金属污染的有效清洗技术和设备，这与LSI的生产线不同。因此，在具有金属(诸如Cu)的基板作为基底且TFT形成在其上时，很难防止对TFT的污染。
<配线基板制造工艺>
随后，参考图2的流程图，将描述应用本技术的配线基板制造工艺。
在步骤S11中，首先，如图3中最上阶段的状态a所示的，执行用于玻璃基板G的基板清洗，使用其上具有贯通玻璃通路图案的石英/铬掩模，并采用波长为310nm的光源曝光过孔形成部分，因此在过孔形成部分中形成变化层DL。玻璃基板G由光敏玻璃制成，变化层DL通过采用光源执行曝光而形成在玻璃基板G中。
这里，光敏玻璃通常指通过使SiO2-Li2O-Al2O3基玻璃包括少量的作为光敏金属的Au、Ag和Cu以及作为感光剂的CeO2而获得的玻璃。由光敏玻璃制成的玻璃基板G中的过孔形成部分被紫外线照射，并且通过氧化反应(氧化还原作用)产生金属原子。另外，加热该部分，由此使金属原子一起聚成团以形成胶体。然后，以胶体作为晶核，Li2O·SiO2(硅酸锂)的晶体生长。硅酸锂易于溶解在HF(氟化氢)中。当比较以UV光线照射的玻璃部分与未以UV光线照射的玻璃部分时，溶解速度有几十倍的差异。利用该溶解速度的差异，在后面所描述的工艺中，可执行选择性蚀刻，诸如过孔的微细加工物可在不使用机械加工的情况下形成并且可用于贯通玻璃通路(TGV)。
在步骤S12中，曝光的玻璃基板G依照材料的特性而在约500℃至600℃的温度下经受热处理(烘焙)。即，通过步骤S11和S12，在玻璃基板G上，形成由变化层形成的贯通玻璃通路图案。
在步骤S13中，如图3中第二阶段的状态b所示的，在TFT形成在玻璃基板G上的一侧(图中的上侧)，对HF溶液具有选择性的绝缘膜形成在整个表面上以作为过孔开口的蚀刻停止层L11。作为蚀刻停止层L11，例如可使用等离子体CVD(化学气相沉积)形成的SiN膜，或可使用任何其它膜，只要该膜为对HF溶液具有选择性的绝缘膜。另外，在用于蚀刻变化层DL的溶液因玻璃材料或方法而有所不同的情况中，蚀刻停止层L11由取决于该溶液的材料制成。
另外，蚀刻停止层L11用作保护配线部分(后面将描述)不受变化层DL的蚀刻溶液影响的层，其中该变化层形成过孔形成部分。因此，蚀刻停止层L11不是必需形成在整个表面上。例如，如图3的处于状态c′的蚀刻停止层L11′所示的，蚀刻停止层可以有限的方式设置在作为过孔形成部分的变化层DL、与变化层DL接触的配线以及像素电极E1之间。另外，在该情况中，蚀刻停止层L11不是必须为绝缘膜，而可为难以在HF溶液中溶解的导电材料或金属。另外，在位于配线下表面上的材料具有抗蚀刻性的情况下，如图3的状态b和c′所示的蚀刻停止层L11和L11′不是必需的。
在步骤S14中，如图3中第三阶段的状态c所示的，在玻璃基板G的前表面侧，形成配线、像素电极E1、TFT E2以及保护膜L12，因此形成了阵列基板。更具体而言，在形成标准TFT层、配线层以及像素电极的工艺情况中，首先，蒸发金属膜，并通过蚀刻形成栅极电极和存储电容电极。然后，通过CVD将绝缘膜(SiO2、SiNx)形成在整个表面上，并通过CVD接着累积用作有源层的非晶硅(a-Si)层，由此将该层形成至约50nm的厚度。随后，沟道保护膜(SiNx)通过蚀刻形成，并形成磷掺杂半导体层(n+a-Si)以增加与电极的连接性并减少泄露电流。之后，蒸发三层金属膜(Mo-Al-Mo)，并通过蚀刻形成漏极层和源极层。然后，保护膜(SiNx)L12通过CVD形成在整个表面上，并且通过蚀刻形成接触孔。最后，通过溅射在整个表面上蒸发铟锡氧化物(ITO)膜，并通过蚀刻移除不需要的部分，由此形成子像素电极。
在步骤S15中，如图3中第四阶段的状态d所示的，为了防止在随后的TGV形成工艺中损坏配线、像素电极E1、TFT E2以及保护膜L12，保护膜层L13接合至玻璃基板G的TFT形成表面侧。在该情况中，形成抵抗HF溶液的保护膜层L13。在典型的玻璃面板工艺中，在切割玻璃之后的端面处理通过HF溶液来进行。实际上使用了此时使用的玻璃表面保护片。另外，作为保护膜层L13，不仅可接合保护膜，而且可使用通过涂覆形成的液体抗蚀剂等。
在步骤S16中，在玻璃基板G的背面侧，形成配线、电极等。应注意，步骤S16中的工艺与为玻璃基板G的表面执行的工艺一样，所以将省略其描述。另外，在不需要在背表面侧形成电极等的情况中，进一步，在形成用于过孔V的金属膜之后或者当配线同时形成在背面侧时，跳过步骤S16，并且在后面描述的步骤S19中进行该工艺。
在步骤S17中，如图3中第五阶段的状态e所示的，玻璃基板G浸入HF溶液(例如，按10：1稀释)，玻璃基板G的前表面侧由保护膜层L13保护，玻璃基板G的曝光部分即变化层DL溶解，由此形成穿透玻璃基板G的过孔V。应注意，在背面配线在步骤S16的工艺中形成时，除过孔V周围的区域之外必须形成与前表面侧相同的保护膜或片。
在步骤S18中，在过孔V的底部上的用作蚀刻保护膜的蚀刻停止层L11(在本实施例中为SiN)通过蚀刻移除，并且引出至背面的配线的接触区被暴露。
应注意，蚀刻方法可为湿蚀刻或干蚀刻。但是，考虑到随后形成用于过孔V的金属膜时的覆盖形式，希望使用各向异性干蚀刻。
在步骤S19中，如图3中第六阶段的状态f所示的，金属填充在过孔V中，作为引出配线的贯通玻璃通路TE以及玻璃基板G的背面配线BE由金属膜形成。具体地说，对于该工艺，可通过溅射法形成种子层，并且之后通过电镀形成Cu膜。另外，在镀覆Cu之前，背面侧的配线图案可通过干膜抗蚀剂形成，同时半添加配线(semi-additive wiring)可通过图案镀覆形成。当然，贯通玻璃通路TE和背面配线BE可单独地形成。另外，形成用于贯通玻璃通路TE的金属膜的方法不限于上述方法。例如，可使用如下方法：通过将溅射膜用作背面配线的材料而进行的直接引出法，或者导电膏(其中分散有金属纳米粒子)的填充及烧结等方法。另外，形成贯通玻璃通路TE及背面配线BE的顺序不是唯一的。例如，在步骤S16的工艺中，首先形成背面配线BE，要填充在过孔V中的金属可用于连接背面配线BE。
在步骤S20中，如图3中最下阶段的状态g所示的，用作钝化膜的绝缘层L14形成在背面侧，连接垫被暴露，前表面侧的保护膜层L13被剥离。
通过上述工艺制造的用于LCD的阵列基板被接合至分开制造的彩膜基板，进行晶体注入以及密封，然后完成LCD面板。在LCD面板上，可在背面侧形成引出配线。因此，例如，在配线形成于其上的较大的支撑基板上，面板以瓦片方式(tile fashion)布置，因此可形成大尺寸面板，该大尺寸面板具有能够在面板制造设备中处理的尺寸或更大的尺寸。
应理解，在上文中，描述了光敏玻璃用于玻璃基板G的示例。然而，关于非光敏玻璃，通过使用激光，可与使用光敏玻璃的情况一样，导致溶解速度上的差异，并且可形成如上所述的在化学药液中可溶解的变化部分(例如参见，日本专利申请特开No.2011-037707)。在使用非光敏玻璃的情况中，使用谐波的激光脉冲(诸如YAG激光器)被聚集，并照射非光敏玻璃基板上的要形成贯通玻璃通路的部分，由此形成变化层。然后，通过采用诸如HF、H2SO4及HNO3的溶液的蚀刻移除形成的变化层，由此形成开口部分。在开口部分中填充金属，由此形成贯通玻璃通路。
<应用于有机EL显示面板的示例>
在上文中，描述了用于LCD的阵列基板的示例，但是，只要使用玻璃基板，本技术可应用于其它基板，其中其它基板包括有机EL(电致发光)显示面板。
更具体地说，本技术可应用于如图4所示的有机EL显示面板。
图4为示出有源矩阵型有机EL显示面板中的基板结构的示图。如图4所示，有源矩阵型有机EL显示面板包括：具有TFT和存储电容器Cp的基板B，形成在基板B上的平坦化层L112，形成在平坦化层L112上以连接至TFT的阳极电极AE，用于分开像素的绝缘层IL，形成在阳极电极AE上的有机发光层L113，形成在有机发光层L113上的阴极电极CE以及形成在阴极电极CE上的保护层L114。
在图4中，光敏玻璃用于玻璃基板B。在形成贯通玻璃通路TE的区域中，通过与图2中的步骤S11和S12相同的工艺，通过曝光和热处理形成可溶解在HF溶液中的变化层。
随后，通过与图2中的步骤S13相同的工艺，对HF溶液具有选择性的绝缘膜形成在玻璃基板B的整个前表面(形成TFT的表面)上，以作为过孔开口的蚀刻停止层ST。蚀刻停止层ST并不必须形成在整个表面上，而仅可形成在过孔形成部分上，与图3所示的状态c′一样。
然后，通过与图2中的步骤S14相同的工艺，形成TFT和存储电容器Cp，在TFT和存储电容器Cp上形成平坦化层L112。
另外，通过与图2中的步骤S15相同的工艺，在贯通玻璃通路TE形成时，抗HF溶液的保护膜(未示出)接合至平坦化层L112。
另外，通过与步骤S17相同的工艺，通过浸入HF而移除产生的变化层。通过与步骤S18相同的工艺，接触孔通过干蚀刻而形成在蚀刻停止层ST中。通过与步骤S19相同的工艺，形成贯通玻璃通路TE和背面配线BE。
然后，通过与步骤S20相同的工艺，形成背面侧的钝化膜L111，露出配线引出部分，并剥离平坦化层L112上的保护膜。
然后，通过光刻和蚀刻，选择性移除平坦化层L112和其下的绝缘层。此时，形成暴露TFT的漏极区的接触孔。
然后，通过接触孔，形成阳极电极AE。阳极电极AE用作顶部发射型的反射层。随后，在阳极电极AE上，形成分开像素的绝缘层IL和有机发光层L113。在这些之上形成阴极电极CE，并且最后，保护层L114形成在阴极电极CE上。
在以此方式完成的有机EL显示面板中，引出的配线形成在该面板的背面侧。因此，与上述用于LCD显示器的基板的情况一样，通过以瓦片方式平行地将面板布置在支撑基板上以使面板彼此连接，可形成大尺寸面板。
具体地，对于难以在大区域中保证均匀的元件特性的有机EL面板，被瓦片拼接的面板可设置为具有较小区域，由此可实现高产量制造。因此，除了显示之外还可实现大尺寸应用。
如上所述，根据本技术，形成例如TFT的有源元件，然后将金属材料填充在贯通玻璃通孔部分中。因此，可抑制作为污染源的金属材料所导致的有源元件的特性变化。
另外，通过根据本技术的制造方法，使用变化层以形成贯通玻璃通路的开口。因此，可形成贯通玻璃通路，而不用提供填充代替金属材料的其它材料的附加工艺。
另外，形成在贯通玻璃通路形成部分中的变化层在比有源元件的形成温度足够高的温度下形成。此外，变化层的热膨胀系数大致与非变化部分一样。因此，在形成有源元件和配线的工艺中，在热膨胀和收缩的情况下贯通玻璃通路形成部分和其周围部分通常可确保平坦性(图案化的变化层和该区域外的非变化层之间的热膨胀系数的差异为5ppm/℃或更小，并且期望为2ppm/℃或更小)。因此，可保持产量等同于将元件形成在过去的基板(其上未形成贯通玻璃通路)上的情况中的产量。
<2、第二实施例>
<部件嵌入式玻璃基板的形成>
在上文中，给出了形成抑制特性变化的贯通玻璃通路的示例。通过应用形成贯通玻璃通路的技术，可形成部件嵌入式玻璃基板，在该部件嵌入式玻璃基板中腔或大的贯通孔形成在玻璃基板上，包括大尺寸装置、没有热阻的装置等的部件被嵌入在玻璃基板中。
换句话说，近年来，电子设备(尤其是移动设备)在尺寸上和厚度上逐渐变小，同时设置到电子设备的各部件的高性能和多功能性被不断推进。另外，作为总是随身携带的电子设备，还提出了可佩戴的设备。对安装的要求(例如，超薄壳、弯曲壳以及微小型壳)进一步提高。
为了实现超薄电子设备，在所谓的母板上的部件的高度是一个限制因素。作为克服的手段，提出了使用“部件嵌入式基板”。部件嵌入式玻璃基板是通过将有源部件和无源部件嵌入基板所获得的基板，而在相关技术中该有源部件和无源部件安装在基板的表面上。起初，焦点在于减小基板面积的影响，基板已经用于移动设备中的模块基板等，对于移动设备而言减小尺寸是非常重要的。如果该技术可应用于整个系统基板，具有一厚度的部件嵌入基板中，因此可抑制在部件最终设在母板上之后母板的整个厚度。因此，期望可实现超薄壳。
一些基板制造者发展了部件嵌入式基板并使其商业化，部件嵌入式基板通常在能够吸收附加成本的高性能模块基板等的领域内。
例如，已提出了以下基板。利用B2it(嵌入掩埋凸块互连技术(embedded buriedbump interconnection technology)/embedded B square it)基板(其中形成在铜片上的银膏凸块和相对基板的铜片通过预浸料接合)，用于布置部件的贯通孔形成在嵌入基板的一部分中，并且嵌入无源部件或有源部件封装(Yoshitaka Fukuoka等人的“Developmentof passive element embedded build-up wiring board“B2it””，Journal of The JapanInstitute of Electronics Packaging,pp.622-629,Vol.5,No.7,2002)。
此外，已提出了具有以下结构的EOMIN(采用纳米技术的嵌入式有机模块)基板。利用彼此接合的两块铜片并采用树脂作为核心层，贯通孔通过蚀刻预先在上面的铜片中形成，因此在接合之后形成腔。在该腔中，部件设置并嵌入基板中(Masashi Miyazaki等人的“Development of embedded organic module technology”,Journal of The JapanInstitute of Electronics Packaging,pp.298-304,Vol.10,No.4,2007)。
然而，在相关技术的部件嵌入式基板中，可嵌入的部件被限制为芯片无源部件、封装的有源元件等，电子设备的整个结构所需的其它部件必须分开嵌入。必须分开嵌入的部件的示例包括耐热性差的部件(例如电池)，基板必须具有透过性的部件(例如显示器、发光元件和光接收元件)，以及尺寸相对大的有源元件(IC)(例如裸芯)。
即，对于部件嵌入式基板，热压接合用于通过预浸料接合基板，所以不可能将耐热性差的部件嵌入基板，其中该耐热性差的部件难以忍受约170℃的热历史。例如，在作为移动设备的常用电源的锂离子电池中，使用易燃的有机电解液，实现全部固化的研发工作仍在进行。
另外，通常，用于部件嵌入式基板的基板材料是不透明的或半透明的。因此，即使将基板内部必须具有透过性的显示器模块或发光元件并入，也不能发挥作为显示器和显示元件的功能。
然而，如上所述，在实现超薄电子设备的情况中，在显示器面板和母板叠置为分开的基板的壳结构中，对壳厚度的减小存在限制。
另外，对于包括部件嵌入式基板的有机树脂配线基板，通常对配线和过孔的小型化存在限制。因此，当安装具有精细配线图案的IC芯片时，通常安装进行为封装并以插入物等作为中继结构，并且对于尺寸相对大的有源元件(IC)，对倒装芯片型的裸芯等的安装存在限制，倒装芯片型实现了面积节省和低高度。即，近期，对于具有少量I/O(输入/输出)的小尺寸IC芯片，IC侧的配线连接垫的节距减小以将裸芯直接安装在例如配线基板上。然而，在玻璃环氧或铜用作核心的上述部件嵌入式玻璃基板中，在配线节距的失配与热膨胀系数的失配方面对可安装的IC芯片的尺寸存在限制。
由于上述限制，在相关技术的部件嵌入式基板技术中，不可能嵌入构成电子设备的所有部件，并且电子设备由嵌入了部件的母板/模块基板、诸如电池和显示器的其它部件/模块、以及包括这些的壳等构成，因此对减小厚度存在限制。
<部件嵌入式玻璃基板的基本结构>
例如，应用本技术的部件嵌入式玻璃基板具有如图5所示的结构。应注意，在图5的上部示出了部件嵌入式玻璃基板101的分解图，在图5的下部示出了部件嵌入式玻璃基板101的侧面截面图。
图5所示的部件嵌入式玻璃基板101包括部件安装基板111、配线基板112和玻璃盖113。
在部件安装基板111上安装诸如电池131、IC(裸芯)132、无源部件133和传感器134的多种部件。在配线基板112中形成贯通玻璃通路173、腔152和贯通孔151。部件安装基板111和配线基板112通过用作粘合剂的紫外(UV)固化树脂171而彼此接合。另外，玻璃盖113通过UV固化树脂171接合至配线基板112上以作为彼此接合的部件安装基板111和配线基板112的外部盖。
在配线基板112中形成腔152和贯通孔151，腔152和贯通孔151对应于安装在部件安装基板111上的部件的高度。
如图5的下部所示，在部件安装基板111、配线基板112和玻璃盖113的每一个中形成由一个或多个配线层形成的多层配线172。在接合基板之前，要嵌入在腔152中的诸如IC的低部件被安装在部件安装基板111上。因此，需要考虑热负载的影响，可使用通常的安装方法，例如焊料接合，使用Au(金)凸块的Au-Sn(金-锡)接合，ACF/ACP(各向异性导电膜/膏)以及NCF/NCP(非导电膜/膏)。另外，当接合基板时，对于获得基板之间的导电性的连接部分，如果耐热性差的部件已安装在基板上，则可使用涉及低热负载的接合方法。例如，UV固化树脂(UV固化各向异性导电粘合剂)等可用作粘合剂。另外，在之后安装耐热性差的部件的情况中，可使用涉及高热负载的上述其它接合方法。应注意，除了系统构造、诸如IC的半导体装置以及无源元件所必需的所有表面可安装部件之外，配线基板112还设有连接单元(未示出)，该连接单元用于连接不能安装在表面上的部件。
<部件嵌入式玻璃基板的制造工艺>
随后，参考图6所示的流程图，给出部件嵌入式玻璃基板的制造工艺的描述，在该部件嵌入式玻璃基板中形成贯通孔151、腔152和贯通玻璃通路173。
应注意，在此将描述使用光敏玻璃作为基底材料的示例。光敏玻璃是指通过使SiO2-Li2O-Al2O3基玻璃包括少量的作为光敏金属的Au、Ag和Cu以及作为感光剂的CeO2而获得的玻璃。该玻璃被紫外线照射，通过氧化反应(氧化还原作用)产生金属原子。另外，加热玻璃，由此使金属原子一起聚成团以形成胶体。然后，以胶体作为晶核，Li2O·SiO2(硅酸锂)的晶体生长。硅酸锂容易溶解在HF(氟化氢)中。当比较被UV光线照射的玻璃部分与未被UV光线照射的玻璃部分时，溶解速度存在约50倍的差异。通过利用该溶解速度上的差异，可执行选择性蚀刻，并在不使用机械加工的情况下同时形成用于贯通玻璃通路的精细过孔、用于安装部件的大面积的穿透开口部分和腔等。
即，在步骤S101中，例如在清洗基板之后，如图7中最上阶段的配线基板112a所示的，使用其上形成有平面图案的石英/铬掩模，该平面图案包括用于贯通玻璃通路的过孔区域191、用于安装部件的贯通孔区域192以及腔区域193，并且为了形成贯通孔区域192，使用具有310nm波长的光源，利用紫外光进行曝光。
在步骤S102中，在约500℃至600℃下进行热处理，由此形成对HF具有高溶解度的区域。对于用于贯通玻璃通路的过孔区域191、用于部件安装的贯通孔区域192和腔区域193这些区域，可另外准备各掩模，并且可在单独条件下进行曝光。然而，通过使用以腔区域193的Cr图案作为半色调的所谓的半色调掩模，曝光可同时进行。在该情况下，可利用专用于腔区域193的图案区域的Cr透射率来调整曝光深度，从而可形成具有不同深度的腔区域193。
在步骤S103中，如图7中的配线基板112b所示的，保护膜(蚀刻保护膜)在配线基板112的表面上被图案化，该保护膜(蚀刻保护膜)用于保护除用于贯通玻璃通路的过孔区域191之外的区域免受HF蚀刻。
作为保护膜195，可仅仅使用诸如抗蚀剂的光敏树脂，但是还可使用对HF具有高蚀刻选择性的有机膜，例如SiN。在使用SiN膜的情况中，通过采用CF4/O2基气体的干蚀刻或通过采用加热的H3PO4的湿蚀刻进行图案化。
在形成保护膜195之后，在步骤S104中，配线基板112浸入10:1的HF溶液中。因此，曝光部分溶解，由此形成用于贯通玻璃通路的过孔201。此时，在未取得保护膜195的图案与过孔201的图案的对准精度的情况中(例如，精细过孔图案的情况)，需要形成保护膜195的开口图案以比过孔201的图案宽。在该情况中，在浸入HF溶液中时，保护膜195的开口区域中的非曝光玻璃也被蚀刻，所以略微地形成台阶，如图7中的配线基板112b所示的。然而，通过随后的金属化工艺中的抛光，可大体或完全消除该台阶。当然，在该台阶不对其上进行的配线工艺带来问题时，该台阶可保留。如果保护膜195的开口图案与用于贯通玻璃通路的过孔201重合，则不会出现该问题。
在步骤S105中，移除保护膜195。
在步骤S106中，如图7中的配线基板112c所示的，进行所谓的金属化工艺，其中作为电极材料的金属填充在形成的过孔201中，由此形成贯通玻璃通路173。例如，金属膜通过下述方式填充：通过溅射形成种子层并通过随后的电镀形成Cu膜。另外，铜镀覆膜可形成为完全填充过孔201，之后，通过CMP(化学机械抛光)移除表面上的Cu镀覆膜和种子层。此时，如图7中的配线基板112b所示的当台阶产生在保护膜195的开口部分中时，如图7中的配线基板112c所示的，通过采用用于SiO2膜的CMP浆进行抛光，可消除该台阶。另外，用于贯通玻璃通路173的金属不限于上述金属。例如，Cu镀覆膜和用于配线的金属溅射膜以共形的方式生长在过孔201中，形成在配线基板112的前表面和背表面的金属膜可直接被处理并用作前表面和背表面上的第一层配线。例如，通过填充且烧结其中分散有金属纳米粒子的导电膏来形成贯通玻璃通路173。
在步骤S107中，如图7中的配线基板112d所示的，对于配线基板112的前表面和背表面，形成由一个或多个配线层构成的多层配线172。应注意，多层配线172在前表面和背表面各有一个层配线的情况中仅必须形成和处理金属膜。然而，在多层配线(两层或多层)的情况中，基于无机或基于有机的层间绝缘膜被插入，通路173用于连接上配线和下配线，并且基板中的在随后工艺中形成的贯通孔151和腔152被露出。此时，用于将部件安装其中的贯通孔151以及腔152露出但未被加工，因此在配线形成工艺中可作为具有平坦性的基板被处理。因此，可使用晶片生产线的配线工艺中以及面板生产线的底板工艺中的设备。
在步骤S108中，如图7中配线基板112e所示的，保护膜(蚀刻保护膜)231通过图案化形成在除贯通孔区域192和腔区域193之外的配线基板112的前表面和背表面上。
在步骤S109中，当配线基板112浸入10:1的HF溶液中时，如图7中配线基板112e所示的，用于存储安装在部件安装基板111上的部件的腔区域193和贯通孔区域192被蚀刻，由此形成贯通孔151和腔152。
在步骤S110中，如图7中配线基板112f所示的，移除保护膜231并最终完成配线基板112，在该配线基板112中形成了贯通玻璃通路173、用于安装部件的贯通孔151以及腔152。应注意，在焊料等用于与另一基板连接的情况中，诸如无电镀覆Ni/Au的阻挡膜可形成为用于连接垫部分。
应注意，可制造配线基板112而不使用光敏玻璃。在具有通过其他处理方法(例如机械钻孔和喷砂)形成的贯通玻璃通路的玻璃基板中，形成配线并且可最后另外地加工用于安装部件的贯通孔和腔。
然而，另外的加工会增加工艺数量及种类并会由于在机械加工的情况中玻璃加工表面上的微响而使强度减小。因此，考虑到多种类型的设计变化或发展，将出现不可接受的成本增长。鉴于此，实际上期望使用本实施例中所述的光敏玻璃。
另外，如上所述获得的配线基板112用作图5下部的侧面截面图所示的配线基板112。另外，部件安装基板111的配线可通过相同的工艺制造，并且在必要时，可形成腔等等。
另外，在上文中，给出了光敏层用于配线基板112的示例。通过采用针对非光敏玻璃的激光，可导致与使用光敏玻璃的情况一样的溶解速度上的差异，并且可溶解在溶液中的变化部分可如上所述地形成(参见，例如日本专利申请特开No.2011-037707)。在使用非光敏玻璃的情况中，采用谐波的激光脉冲(例如，YAG激光器)被聚集，并且用该激光照射由非光敏玻璃基板形成的配线基板112上的必须形成贯通玻璃通路的部分，由此形成变化层。然后，通过采用诸如HF、H2SO4及HNO3的溶液的蚀刻，移除形成的变化层，由此形成了开口部分。在开口部分中填充金属，由此形成贯通玻璃通路。
<层叠基板的方法>
随后，对通过使用光固化树脂来层叠基板的方法给出描述。在本技术中，UV固化树脂用作粘合剂。当配线基板112和部件安装基板111彼此接合时，存在以下情况：安装不与粘合剂接触的无源部件133，例如具有可移动部分的MEMS(微机电系统)元件芯片。
在本技术中，对于配线基板112可共同加工多种腔152。鉴于此，如图8所示，为了不使粘合剂252渗透入安装了部件安装基板111上的诸如IC 132(包括无源部件133和传感器134(未示出))的安装部件的区域，在安装了安装部件的区域的周围，形成具有突出形状的障碍物251或具有凹陷形状的凹槽261。
换句话说，如图8中情况1的上部所示的，给出了一示例，在该示例中突出的障碍物251设置为围绕安装了部件安装基板111上的诸如IC 132(包括无源部件133和传感器134(未示出))的安装部件的区域。通过该结构，防止了粘合剂252越过障碍物251而渗透到设置IC 132的区域。另外，如图8中情况1的下部所示的，即使部件安装基板111和配线基板112利用粘合剂252而彼此接合，也可通过障碍物251防止粘合剂252渗透入安装了诸如IC 132的部件的区域。
相似地，如图8中情况2的上部所示的，给出了一示例，在该示例中凹陷的凹槽261设置为围绕安装了部件安装基板111上的例如IC 132(包括无源部件133和传感器134(未示出))的安装部件的区域。通过该结构，尽管粘合剂沿着凹槽261浸透且蔓延，但是仍然防止了粘合剂252渗透入设置IC132的区域。另外，如图8中情况2的下部所示的，即使部件安装基板111和配线基板112利用粘合剂252而彼此接合，也可通过凹槽261防止粘合剂252渗透入安装了诸如IC 132的部件的区域。
<层叠工艺>
随后，参考图9所示的流程图，将描述层叠工艺。
在步骤S131中，在部件安装基板111上形成用于粘合剂252的渗透防止结构，例如突出的障碍物251或凹陷的凹槽261。
在步骤S132中，由UV固化树脂等制成的粘合剂252施加于部件安装基板111上的一区域，该区域上未安装部件且该被渗透防止结构围绕。
在步骤S133中，部件安装基板111和配线基板112彼此接合。
通过上述工艺，在部件安装基板111和配线基板112接合之前施加的、由UV固化树脂制成的粘合剂252在通过压力按压时沿着基板的表面浸透且蔓延，但不会浸透且蔓延越过突出的障碍物251或凹陷的凹槽261。因此，在根据本技术的部件嵌入式玻璃基板101中，甚至可嵌入不与粘合剂252接触的部件，例如IC 132、无源部件133、传感器134以及设有可移动部分的MEMS元件芯片。应注意，如上所述的渗透防止结构可设置到部件安装基板111和配线基板112二者或之一。另外，作为粘合剂的渗透防止结构的障碍物251和凹槽261可在形成腔152的同时制造。
<冷却机构的嵌入>
在本技术中，当配线基板112中的贯通孔151和腔152被开口时，可同时形成多种形状。因此，可形成具有另一目的的结构。例如，用于冷却部件的微型流路可嵌入基板中。
例如，如图10中情况11的上部所示的，在配线基板112中可形成微型流路281。即，如图10中情况11的下部所示的，当光敏玻璃暴露于光时，微型流路281的图案包括在掩模中，在形成贯通孔151和腔152的同时还加工形成微型流路281的凹槽。当以该方式形成有微型流路281的配线基板112与玻璃盖113接合时，如图10中情况11的上部所示的，使用由具有高耐湿性的树脂制成的粘合剂(UV固化树脂)171，由此密封流路并最终形成微型流路281。
此外，如图10中情况12的上部所示的，在部件安装基板111的一侧，可预先形成微型流路281。例如，如图10中情况12的下部所示的，部件安装基板111包括两个基板111a和111b。在基板111a上，形成微型流路281的凹槽，并且如图10中情况12的上部所示的，由玻璃制成的基板111a和基板111b彼此接合，由此形成微型流路281。
应注意，基板111a和基板111b的接合可利用树脂来进行。然而，考虑到配线工艺或部件回流安装中的热历史等，期望采用耐热性高的接合方法。此时，只是接合加工的玻璃基板，对热负载没有限制。因此，例如可使用需要高温的如阳极接合的接合方法。
另外，如图10中情况13所示的，通过飞秒激光，被照射的玻璃重组并缓缓移动，由此形成微型流路281。
在如上所述形成的微型流路281中封入制冷剂，并且微型泵等安装在根据本技术的部件嵌入式玻璃基板101上，结果可将部件冷却机构嵌入部件嵌入式玻璃基板101。在本技术中，使用在接合基板时没有热负载的UV固化树脂，因此可层叠具有上述嵌入机构的基板。
<屏蔽结构的嵌入>
在根据本技术的部件嵌入式玻璃基板101中使用配线、贯通玻璃通路、腔等，因此可形成电磁屏蔽结构(金属屏蔽结构)。
换句话说，在图11中的情况21中，配线基板112中的多层配线172a和贯通玻璃通路173a和173b以及部件安装基板111中的多层配线172b构造为围绕IC 132，由此得到金属屏蔽结构。被安装的IC 132的上表面侧和下表面侧分别覆盖有配线基板112的前表面侧的多层配线172a和部件安装基板111的下层中的多层配线172b，并且在IC 132的侧表面上，贯通玻璃通路173a和173b设置为围绕设置有IC 132的腔152。
因此，称为平行板杆壁波导的赝波导结构形成。在该结构中，如果杆之间的空间(在图11的情况21中，围绕腔152的贯通玻璃通路173a和173b之间的空间)远小于波长，则可防止电磁波的泄露。因此，通过在基板中形成上述结构，可实现电磁屏蔽的功能。
在利用光敏玻璃形成贯通玻璃通路173a和173b时，作为本技术的一个特征，可以以比通常用于杆壁波导的印刷配线基板更精细、更窄的间距形成贯通玻璃通路。因此，可以对更高频率的电磁波施加屏蔽效果。
另外，在图11的情况22中，形成在配线基板112的腔152内壁上且覆盖IC 132的金属膜291以及部件安装基板111的下层中的多层配线172c形成金属屏蔽结构。腔152中的金属膜291可按如下方式形成。在参考图7所述的部件嵌入式玻璃基板的制造工艺中，当图7所示的用于配线基板112b的贯通玻璃通路的通孔201形成时，腔152同时形成，并且当金属填充在贯通玻璃过孔中时，金属膜291可同时形成在腔152中。另外，在腔152中的台阶妨碍随后的配线形成工艺的情况中，在参考图6的流程图所描述的所有步骤完成之后，除了腔152之外的区域被抗蚀剂等覆盖，并且金属膜可通过非电镀覆等来形成。
如上所述，对于根据本公开的通过层叠多层配线172和部件安装基板111而获得的部件嵌入式玻璃基板101，金属屏蔽结构可通过部件嵌入式玻璃基板101本来的构成部分而形成在安装的IC 132的附近。因此，即使基板用于无线通信设备或者即使具有较低抗噪性的IC 132安装在基板上，也可实现IC 132的稳定操作。
<用作电子设备的壳>
在本技术中，可得到使对热负载的抵抗性弱的部件等嵌入其中的部件嵌入式玻璃基板101，所以可将电子设备所需的所有部件嵌入基板中。
换句话说，根据本技术的部件嵌入式玻璃基板101可用作电子设备的壳的一部分或电子设备的壳。例如，如图12的上部所示，在智能手机300的背面面板上，可使用由根据本技术的部件嵌入式玻璃基板101形成的系统安装基板301。应注意，图12的上部示出了智能手机300的分解图和侧视图，该智能手机300使用了位于智能手机300的背面面板上的由根据本技术的部件嵌入式玻璃基板101形成的系统安装基板301。该图的下部示出仅由系统安装基板301形成的智能手机341的结构示例。
图12的上部示出的智能手机300包括：由根据本技术的部件嵌入式玻璃基板101形成的系统安装基板301、形成主体的外部侧面的框302、电池303以及主显示器304。安装电池303使该电池夹在作为外表面的系统安装基板301与包括触摸面板的主显示器304之间，侧面部分由框302围绕。另外，在系统安装基板301中安装由光学传感器形成的照相机模块321、执行各种程序的应用处理器322、执行多种功能的功能芯片323、由加速传感器形成的传感器324、GPS(全球定位系统)传感器等、以及由小型显示单元形成的子显示器325。
换句话说，在图12的上部所示的智能手机300中，除了电池303(该电池303必须具有电容量)与具有接触面板的主显示器304(具有与壳面积大体相同的尺寸)之外的所有部件均设置在由根据本技术的部件嵌入式玻璃基板101形成的系统安装基板301上，该系统安装基板301兼作壳的背面板。在该情况中，在图5的下部所示的部件嵌入式玻璃基板101的结构中，化学强化玻璃用于玻璃盖103，其具有用作壳表面的结构。另外，通过使用具有光学透过性的、根据本技术的部件嵌入式玻璃基板101，可将子显示器325嵌在背表面侧，而将主显示器304设置在前表面侧。此外，对于相关技术中的作为发热源的部件(例如应用处理器322)，使用需高密度安装的壳内安装基板。相比之下，在由根据本技术的部件嵌入式玻璃基板101形成的系统安装基板301中，背面侧的整个面板区域可近似自由地用于部件的布局，所以热点可分散。
另外，通过仅使用部件嵌入式玻璃基板101作为壳，还可实现具有信用卡尺寸的智能手机341，如图12的下部所示。图12的右下部分示出以显示器向上的方式来放置智能手机341的背面侧的主显示器304的状态，图12的左下部分示出以记载有“信用卡”的背表面向上的方式来放置信用卡的状态。在该情况中，“信用卡”的描述只表示智能手机341具有信用卡的尺寸而不表示智能手机具有作为信用卡的功能等。
应注意，如图12的下部所示，在智能手机341将根据本技术的部件嵌入式玻璃基板101用作超薄壳表面的情况中，薄玻璃可弯曲，因此使得可实现具有弯曲形状的壳，例如腕表型的壳。
<透镜结构的嵌入>
根据本技术的部件嵌入式玻璃基板101通过接合形成3D形状的多个玻璃基板来形成。特别地，通过使用光敏玻璃，可自由地形成3D形状。鉴于此，通过利用该特性，可形成由光敏玻璃形成的透镜结构。
换句话说，如图13所示，由图12的上部所示的系统安装基板301的相机模块321中的多个透镜构成的光学块可通过多个部件嵌入式玻璃基板361至364来实现。
通常，相机模块321的透镜部分通过组合多个透镜形成。然而，在图13所示的相机模块321中，透镜形成为分别形成部件嵌入式玻璃基板361至364的各玻璃基板的一部分中的透镜361a至364a，并且部件嵌入式玻璃基板361至364彼此接合，由此使得透镜用作一个透镜块。
透镜由与部件嵌入式玻璃基板361至364(像部件嵌入式玻璃基板101)的数量一样的透镜形成的情况如上所述。即使在需要较大数量透镜的情况中，通过将一部分透镜形成在部件嵌入式基板侧，也可减小安装透镜的相机模块321的厚度。因此，对于使用该模块的电子设备的整个壳而言，可使得厚度减小。
如上所述，根据本技术，通过形成腔和贯通孔，可同时将具有不同高度的部件(包括大尺寸部件和薄芯片)嵌入玻璃基板中。此外，可通过利用具有低的热负载的UV可固化树脂进行接合来形成部件嵌入式玻璃基板，所以可嵌入耐热性差的部件，例如电池。另外，通过使化学强化玻璃用于对应于外层表面的配线基板的基底材料，可将层叠的部件嵌入式玻璃基板的外表面本身用作壳表面。或者，该结构设置在前表面和背表面上，以部件嵌入式玻璃基板本身作为壳来提供超薄电子设备。
另外，透明玻璃为基底材料，所以可嵌入显示器、发光装置和光接收装置。通过使用玻璃材料，其热膨胀系数与作为部件安装基板的硅(Si)的热膨胀系数相当(例如，热膨胀系数的差异等于或小于10ppm/℃)，可安装较大尺寸且较低的IC(裸芯)。此外，因为部件嵌入式玻璃基板通过层叠多个玻璃配线基板而形成，形成有精细的贯通玻璃通路的基板的厚度减小，因此过孔的纵横比(其为制造的瓶颈)可减小，并且及在与另一基板层叠之后，总厚度增大，这可确保壳的强度。另外，部件安装基板所需的配线层可以分散到多个基板的层来设置，所以可减轻因作为配线基板的薄玻璃的应力导致的弯曲。
此外，可在形成腔的同时形成微型流路。因此，可提供部件安装基板，在该部件安装基板中设置具有高热消散的冷却通路。另外，可通过使用配线层、贯通玻璃通路等形成金属屏蔽，因此可安装具有高抗噪性的IC。另外，可随着在玻璃中形成腔来形成用于形成透镜的玻璃形状，所以可将透镜结构的部分或全部形成在基板中，该透镜结构例如为安装在根据本技术的部件嵌入式玻璃基板上的相机模块。
应注意，本公开可实现以下构造。
(1)一种配线基板的制造方法，配线基板具有包括贯通玻璃通路的配线且配线基板由玻璃基板形成，该方法包括：
形成穿透配线基板且被图案化的变化层；
将配线形成在已形成有变化层的配线基板的前表面上；以及
将电极材料填充在通过移除变化层而形成的孔中，由此形成贯通玻璃通路，该贯通玻璃通路连接配线基板的前表面上的配线与配线基板的背表面侧的配线。
(2)根据第(1)项的配线基板的制造方法，其中
玻璃基板由光敏玻璃形成，图案化的变化层能够通过经由掩模的曝光和热处理形成。
(3)根据第(1)或(2)项的配线基板的制造方法，其中
玻璃基板由非光敏玻璃形成，通过经由掩模的曝光和热处理，图案化的变化层形成于玻璃基板。
(4)根据第(1)至(3)项中任一项的配线基板的制造方法，其中
图案化的变化层通过聚集的激光脉冲照射而形成。
(5)根据第(1)至(4)项中任一项的配线基板的制造方法，其中
图案化的变化层通过使用对玻璃具有选择性的化学药液来移除。
(6)根据第(1)至(5)项中任一项的配线基板的制造方法，其中
配线基板除贯通玻璃通路和配线之外还包括有源元件。
(7)根据第(6)项的配线基板的制造方法，其中
图案化的变化层的热膨胀系数与除变化层之外的非变化层的热膨胀系数之间的差异小于约5ppm/℃。
(8)一种通过根据第(1)项的配线基板的制造方法制造的配线基板。
(9)一种部件嵌入式玻璃基板的制造方法，该部件嵌入式玻璃基板通过组合第一玻璃配线基板和安装有部件的第二玻璃配线基板而形成。
(10)根据第(9)项的部件嵌入式玻璃基板的制造方法，其中
第一玻璃配线基板和第二玻璃配线基板通过光固化树脂而彼此接合。
(11)根据第(9)或(10)项的部件嵌入式玻璃基板的制造方法，其中
当施加树脂以通过压力接合第一玻璃配线基板和第二玻璃配线基板时，具有突出形状和凹陷形状之一的、用于防止施加区域的膨胀的结构形成在第一玻璃配线基板和第二玻璃配线基板中的一方上。
(12)根据第(9)至(11)项中任一项的部件嵌入式玻璃基板的制造方法，其中
第一玻璃配线基板包括：连接上部配线和下部配线的贯通玻璃通路，以及与要安装在第二玻璃配线基板上的部件的尺寸相对应的贯通孔和腔。
(13)根据第(9)至(12)项中任一项的部件嵌入式玻璃基板的制造方法，其中
第一玻璃配线基板和第二玻璃配线基板的基底材料为光敏玻璃。
(14)根据第(9)至(13)项中任一项的部件嵌入式玻璃基板的制造方法，其中
安装有源元件芯片的第二玻璃配线基板的基底材料的热膨胀系数与有源元件芯片的材料的热膨胀系数之间的差异等于或小于10ppm/℃。
(15)根据第(9)至(14)项中任一项的部件嵌入式玻璃基板的制造方法，其中
安装在第一玻璃配线基板上的部件包括半导体设备、无源元件、以及系统结构所需的全部表面可安装部件并且包括连接部分，该连接部分用于安装不能安装在表面上的部件。
(16)根据第(9)至(15)项中任一项的部件嵌入式玻璃基板的制造方法，其中
部件嵌入式玻璃基板还包括外层表面，该外层表面形成电子设备的壳表面。
(17)根据第(9)至(16)项中任一项的部件嵌入式玻璃基板的制造方法，其中
部件嵌入式玻璃基板还包括由化学强化玻璃形成的外层表面。
(18)根据第(9)至(17)项中任一项的部件嵌入式玻璃基板的制造方法，其中显示装置朝着外层表面安装。。
(19)根据第(9)至(18)项中任一项的部件嵌入式玻璃基板的制造方法，其中
部件嵌入式玻璃基板在内层中包括流路，冷却所安装的发热部件的制冷剂在该流路中流动。
(20)根据第(9)至(19)项中任一项的部件嵌入式玻璃基板的制造方法，其中金属屏蔽设置于所安装的半导体装置的周围。
(21)根据第(20)项的部件嵌入式玻璃基板的制造方法，其中
金属屏蔽包括金属膜以及对应于另一配线层的金属，该金属膜形成在第一玻璃配线基板中的腔的内壁上并围绕安装的半导体装置。
(22)根据第(20)项的部件嵌入式玻璃基板的制造方法，其中
金属屏蔽包括金属和贯通玻璃通路，该金属对应于所安装的半导体装置的上方及下方的配线层，该贯通玻璃通路设置为围绕第一玻璃配线基板中的覆盖所述半导体装置的腔。
(23)根据第(9)至(22)项中任一项的部件嵌入式玻璃基板的制造方法，其中，
部件嵌入式玻璃基板在其一部分中包括透镜结构。
(24)一种通过根据第(9)项的部件嵌入式玻璃基板的制造方法制造的部件嵌入式玻璃基板。
本领域技术人员应理解，在所附权利要求或其等同物的范围内，可根据设计要求以及其它因素进行各种修改，组合，部分组合以及改变。
相关申请的交叉引用
本申请要求2013年7月16日提交的日本优先权专利申请JP2013-147551以及2014年5月8日提交的日本优先权专利申请JP2014-096477的权益，上述专利申请的每一个的全部内容通过引用结合于此。

Claims (8)

1.一种配线基板的制造方法，该配线基板具有包括贯通玻璃通路的配线且该配线基板由玻璃基板形成，该方法包括：
形成穿透该配线基板且被图案化的变化层；
将蚀刻停止层至少形成在作为过孔形成部分的变化层上；
将配线形成在已形成有该变化层和该蚀刻停止层的该配线基板的前表面上；以及
将电极材料填充在通过移除该变化层而形成的孔中，由此形成该贯通玻璃通路，该贯通玻璃通路连接该配线基板的前表面上的配线与该配线基板的背表面侧的配线。
2.根据权利要求1的配线基板的制造方法，其中
该玻璃基板由光敏玻璃形成，图案化的该变化层能够通过经由掩模的曝光和热处理形成。
3.根据权利要求1的配线基板的制造方法，其中
该玻璃基板由非光敏玻璃形成，通过经由掩模的曝光和热处理，图案化的该变化层形成于该玻璃基板。
4.根据权利要求1的配线基板的制造方法，其中
图案化的该变化层通过聚集的激光脉冲照射而形成。
5.根据权利要求1的配线基板的制造方法，其中
图案化的该变化层通过使用对该玻璃基板具有选择性的化学药液来移除。
6.根据权利要求1的配线基板的制造方法，其中
该配线基板除该贯通玻璃通路和该配线之外还包括有源元件。
7.根据权利要求6的配线基板的制造方法，其中
图案化的该变化层的热膨胀系数与除该变化层之外的非变化层的热膨胀系数之间的差异小于约5ppm/℃。
8.一种配线基板，该配线基板由根据权利要求1的配线基板的制造方法制造。
CN201410325675.3A 2013-07-16 2014-07-09 配线基板及制造方法，部件嵌入式玻璃基板及制造方法 Expired - Fee Related CN104299916B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-147551 2013-07-16
JP2013147551 2013-07-16
JP2014096477A JP6308007B2 (ja) 2013-07-16 2014-05-08 配線基板および配線基板の製造方法
JP2014-096477 2014-05-08

Publications (2)

Publication Number Publication Date
CN104299916A CN104299916A (zh) 2015-01-21
CN104299916B true CN104299916B (zh) 2019-03-08

Family

ID=52319590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410325675.3A Expired - Fee Related CN104299916B (zh) 2013-07-16 2014-07-09 配线基板及制造方法，部件嵌入式玻璃基板及制造方法

Country Status (3)

Country Link
US (2) US9723724B2 (zh)
JP (1) JP6308007B2 (zh)
CN (1) CN104299916B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201510798A (zh) * 2013-09-13 2015-03-16 Hon Hai Prec Ind Co Ltd 單片式玻璃觸控屏及其製造方法
KR102244002B1 (ko) * 2014-02-14 2021-04-27 삼성디스플레이 주식회사 댐 부재 및 이를 포함하는 표시 장치
JP2015210242A (ja) * 2014-04-30 2015-11-24 キヤノン株式会社 流路デバイス、流路デバイスの製造方法、および検査方法
KR102391793B1 (ko) * 2014-10-03 2022-04-28 니혼 이타가라스 가부시키가이샤 관통 전극이 달린 유리 기판의 제조 방법 및 유리 기판
US10264669B2 (en) * 2015-05-01 2019-04-16 Research Triangle Institute Flexible electronic assemblies with embedded electronic devices and methods for their fabrication
TWI561891B (en) 2016-01-04 2016-12-11 Au Optronics Corp Pixel array substrate
CN105633099B (zh) * 2016-01-28 2018-11-30 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示面板
JP6761592B2 (ja) * 2016-03-31 2020-09-30 大日本印刷株式会社 電子デバイス及びその製造方法
JP6848209B2 (ja) * 2016-05-13 2021-03-24 大日本印刷株式会社 実装基板及びそれを備える電子機器
US10529745B2 (en) 2016-07-05 2020-01-07 Innolux Corporation Display device
CN107579075B (zh) * 2016-07-05 2020-11-27 群创光电股份有限公司 显示装置
JP6627666B2 (ja) * 2016-07-07 2020-01-08 株式会社オートネットワーク技術研究所 回路基板及び電気接続箱
KR102614612B1 (ko) * 2016-10-25 2023-12-19 엘지디스플레이 주식회사 관통홀을 통해 기판의 앞면과 배면을 연결한 평판 표시장치
CN106653819B (zh) * 2017-02-17 2020-02-14 京东方科技集团股份有限公司 阵列基板和显示装置
CN107256870A (zh) * 2017-06-09 2017-10-17 京东方科技集团股份有限公司 一种阵列基板及制作方法、柔性显示面板、显示装置
CN109390351B (zh) * 2017-08-02 2021-01-22 京东方科技集团股份有限公司 布线结构及其制备方法、oled阵列基板、显示装置
KR102019349B1 (ko) * 2017-10-19 2019-09-09 삼성전자주식회사 반도체 패키지
CN109786399B (zh) 2017-11-13 2022-04-05 睿生光电股份有限公司 检测装置
US10571758B2 (en) 2018-01-05 2020-02-25 Innolux Corporation Display device
US11910520B2 (en) * 2018-02-02 2024-02-20 Kuprion Inc. Thermal management in circuit board assemblies
CN112218833B (zh) * 2018-04-03 2023-02-28 康宁股份有限公司 具有电和光连接的集成电路封装件及其制造方法
US10692799B2 (en) 2018-06-01 2020-06-23 Innolux Corporation Semiconductor electronic device
US10998361B2 (en) * 2018-09-22 2021-05-04 Omnivision Technologies, Inc. Image-sensor package and associated method
CN109496352A (zh) * 2018-10-16 2019-03-19 深圳市汇顶科技股份有限公司 具有薄膜晶体管器件的集成装置及其制备方法
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
US11507087B2 (en) * 2018-11-07 2022-11-22 Gm Cruise Holdings Llc Distributed integrated sensing and communication module
WO2020140294A1 (zh) 2019-01-04 2020-07-09 京东方科技集团股份有限公司 阵列基板及其制作方法和电子装置
WO2020183881A1 (ja) * 2019-03-12 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置
CN110265432B (zh) * 2019-04-11 2022-06-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
US11637166B2 (en) * 2019-04-12 2023-04-25 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display apparatus
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
US11978685B2 (en) * 2019-07-25 2024-05-07 Intel Corporation Glass core patch with in situ fabricated fan-out layer to enable die tiling applications
CN110491853A (zh) * 2019-09-16 2019-11-22 中国电子科技集团公司第五十八研究所 一种硅基三维扇出集成封装方法及结构
CN111081655B (zh) * 2019-12-19 2021-10-22 青岛歌尔智能传感器有限公司 电子封装结构及其制作方法
KR20220007754A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN112312654B (zh) * 2020-08-14 2021-09-17 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
KR20220021985A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
US11527485B2 (en) * 2020-08-27 2022-12-13 Intel Corporation Electrical shield for stacked heterogeneous device integration
KR102460449B1 (ko) * 2021-03-31 2022-10-31 한국전자기술연구원 고주파 캐패시터 및 이의 제조방법
KR20230099764A (ko) * 2021-12-27 2023-07-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2024046350A (ja) * 2022-09-22 2024-04-03 Ｔｏｐｐａｎホールディングス株式会社 配線基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101668880A (zh) * 2007-04-27 2010-03-10 日立化成工业株式会社 连接端子、使用了连接端子的半导体封装件及半导体封装件的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04238826A (ja) * 1990-12-28 1992-08-26 Seikosha Co Ltd ガラスのエッチング方法
JP2873412B2 (ja) * 1991-11-19 1999-03-24 セイコープレシジョン株式会社 感光性ガラスの加工方法
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4672689B2 (ja) * 2006-02-22 2011-04-20 日本板硝子株式会社 レーザを用いたガラスの加工方法および加工装置
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP2011199674A (ja) * 2010-03-19 2011-10-06 Seiko Instruments Inc ガラス基板の製造方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計
US9320185B2 (en) * 2010-10-01 2016-04-19 Meiko Electronics Co., Ltd. Method of manufacturing a component-embedded substrate
CN103221483B (zh) * 2010-11-24 2015-07-01 Jsr株式会社 树脂组合物、绝缘膜、膜形成方法及电子部件
TW201238387A (en) * 2011-01-06 2012-09-16 Asahi Glass Co Ltd Method and device for manufacturing glass members with sealing material layer, and method for manufacturing electronic devices
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101668880A (zh) * 2007-04-27 2010-03-10 日立化成工业株式会社 连接端子、使用了连接端子的半导体封装件及半导体封装件的制造方法

Also Published As

Publication number Publication date
CN104299916A (zh) 2015-01-21
JP6308007B2 (ja) 2018-04-11
JP2015038962A (ja) 2015-02-26
US10410884B2 (en) 2019-09-10
US20150021081A1 (en) 2015-01-22
US9723724B2 (en) 2017-08-01
US20170301558A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
CN104299916B (zh) 配线基板及制造方法，部件嵌入式玻璃基板及制造方法
JP6373574B2 (ja) 回路基板及びその製造方法
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
CN105321915A (zh) 嵌入式板及其制造方法
US20170019989A1 (en) Circuit board and manufacturing method of the same
CN103314649B (zh) 将高密度多层薄膜转移及电接合至电路化且柔性的有机衬底的方法及相关联装置
US9324580B2 (en) Process for fabricating a circuit substrate
JP2016048795A (ja) 導体構造要素及び導体構造要素を製造するための方法
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2020145462A (ja) 素子内蔵型印刷回路基板
KR20130078107A (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
US20140251657A1 (en) Printed circuit board and method of manufacturing the same
KR20110100981A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN109860143B (zh) 阵列基板、显示装置及制备方法、拼接显示装置
US20110297423A1 (en) Printed circuit board and method of manufacturing the same
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
US20220181243A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
KR20120007444A (ko) 인쇄회로기판 및 그 제조방법
CN112802757B (zh) 基板制备方法及基板结构、芯片封装方法及芯片封装结构
JP5919943B2 (ja) シリコンインターポーザ
TWI619414B (zh) 電路板及其製造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
EP4131373A2 (en) Package device
TWI626869B (zh) 電路板及其製造方法
US9859632B2 (en) Composite substrate and rigid substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190308