KR20120007444A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120007444A
KR20120007444A KR1020110062517A KR20110062517A KR20120007444A KR 20120007444 A KR20120007444 A KR 20120007444A KR 1020110062517 A KR1020110062517 A KR 1020110062517A KR 20110062517 A KR20110062517 A KR 20110062517A KR 20120007444 A KR20120007444 A KR 20120007444A
Authority
KR
South Korea
Prior art keywords
layer
base member
circuit board
printed circuit
protective layer
Prior art date
Application number
KR1020110062517A
Other languages
English (en)
Inventor
전형진
권영도
박승욱
문선희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to JP2011154410A priority Critical patent/JP5466206B2/ja
Publication of KR20120007444A publication Critical patent/KR20120007444A/ko
Priority to JP2013083403A priority patent/JP2013157628A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판에 관련되며, 베이스 부재, 상기 베이스 부재의 양면에 형성되어 상기 베이스 부재의 표면을 평탄화하는 절연막층, 상기 절연막층에 형성된 회로층, 및 상기 베이스 부재의 양면에 형성된 상기 회로층을 연결하는 비아를 포함한다.
또한, 본 발명은 상기 인쇄회로기판의 제조방법을 제안한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CURCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판은 전자부품 사이의 전기적인 연결을 통해 신호전달, 전원공급 등을 담당하는 부품으로 독자적인 기술의 개발보다는 능동소자와 반도체 부품의 미세화와 전자제품의 경박단소화를 수용하는 방향으로 발전해 왔다.
종래의 인쇄회로기판은 회로층이 형성된 코어층에 절연층과 회로층을 반복하여 적층함으로써 다층 인쇄회로기판을 형성하는 것이 일반적이었다. 통상의 다층 인쇄회로기판을 형성함에 있어서, 절연층이 정확히 적층되고, 회로층이 목적에 맞게 적절히 형성되는 것이 인쇄회로기판의 신뢰성을 결정하는 중요한 요소로 취급되었다. 이를 위해, 인쇄회로기판에 얼라인 키를 형성하고 얼라인 키 인식장치와 협력하며 빌드-업 공정을 수행하였다.
또한, 최근 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 방향으로 나아가고 있다. 이를 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package)기술이다. 그리고, 패키지기술 중에서 삼차원 구조와 소형화를 실현한 것이 인터포저 기판(interposer substrate)이다.
종래의 인터포저 기판은 반도체 웨이퍼(Si Wafer)를 코어층으로 이용하였다. 공급된 Si 웨이퍼의 두께를 조절하기 위해 그라인딩(grinding)을 수행하고, 관통홀을 형성한 후 산화공정을 통해 웨이퍼의 외면 및 관통홀 내벽에 산화절연막을 형성하며 도금공정을 통해 비아 및 재배선층을 형성하여 인터포저 기판을 형성하였다. 이때, 재배선층은 통상의 빌드-업 공정을 통해 다층구조를 갖도록 형성할 수 있다.
이러한 방식으로 제조된 Si 인터포저 기판은 고가의 원자재를 사용하고, 반도체 공정을 이용하여 제조하게 되므로 제조공정이 복잡하여 생산성이 떨어지는 단점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 세라믹 재료 또는 유기 재료로 구성된 베이스 부재를 채용하며, 상기 베이스 부재의 표면에 절연막층을 형성하여 베이스 부재의 표면을 평탄화함으로써 베이스 부재에 형성된 얼라인 키(Align Key)의 인식이 용이한 인쇄회로기판을 제안하는 것을 목적으로 한다.
또한, 본 발명은 상기 인쇄회로기판의 제조방법을 제안한다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은 베이스 부재, 상기 베이스 부재의 양면에 형성되어 상기 베이스 부재의 표면을 평탄화하는 절연막층, 상기 절연막층에 형성된 회로층 및 상기 베이스 부재의 양면에 형성된 상기 회로층을 연결하는 비아를 포함하여 구성된다.
여기서, 상기 베이스 부재는 세라믹 또는 유기 재료로 구성된 것을 특징으로 한다.
또한, 상기 회로층에 형성된 보호층을 더 포함하는 것을 특징으로 한다.
또한, 상기 회로층은 외부에 노출된 패드부 및 상기 패드부 상에 형성된 패드보호층을 더 포함하는 것을 특징으로 한다.
또한, 상기 회로층은 다층구조인 것을 특징으로 한다.
또한, 상기 보호층은 상기 회로층의 패드부 또는 상기 비아를 노출시키는 개구부가 형성된 것을 특징으로 한다.
또한, 상기 개구부는 상기 베이스 부재로부터 멀어질수록 직경이 커지는 형상을 갖도록 라운딩 처리된 것을 특징으로 한다.
또한, 상기 보호층은 액상의 감광성 재료를 사용한 포토 레지스트로 형성되고, 상기 보호층의 상기 개구부는 노광 공정, 현상 공정을 통해서 형성된 것을 특징으로 한다.
또한, 상기 보호층과 접촉하는 상기 회로층의 일면으로부터 상기 보호층의 노출면까지의 두께는 15μm 이하인 것을 특징으로 하는 인쇄회로기판.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은 베이스 부재를 제공하는 단계, 상기 베이스 부재의 양면에 절연막층을 형성하는 단계, 상기 베이스 부재를 관통하는 관통홀을 형성하는 단계, 상기 관통홀에 비아를 형성하는 단계 및 상기 비아를 통해 연결되는 회로층을 상기 베이스 부재의 양면에 형성하는 단계를 포함하여 구성된다.
여기서, 상기 베이스 부재는 세라믹 또는 유기 재료로 구성된 것을 특징으로 한다.
또한, 상기 회로층을 형성하는 단계 이후에, 상기 회로층을 커버하는 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 보호층은 상기 회로층의 패드부 또는 상기 비아를 노출하도록 개구부가 형성된 것을 특징으로 한다.
또한, 상기 개구부는 상기 베이스 부재로부터 멀어질수록 직경이 커지는 형상을 갖도록 라운딩 처리된 것을 특징으로 한다.
또한, 상기 보호층은 액상의 감광성 재료를 사용한 포토 레지스트로 형성되고, 상기 보호층의 상기 개구부는 노광 공정, 현상 공정을 통해서 형성된 것을 특징으로 한다.
또한, 상기 보호층은 상기 회로층에 포함된 패드부를 노출하도록 형성하며, 상기 패드부 상에 패드보호층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 비아 및 상기 비아를 통해 연결되는 상기 회로층은 도금법에 의해 동시에 형성되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판은 세라믹 재료 또는 유기 재료로 구성된 베이스 부재를 채용하여 기판의 생산비용을 절감시켰고, 특히 인터포저 기판을 형성하는 경우 Si 웨이퍼를 대체하여 생산비용 절감효과가 더욱 증가한다.
또한, 본 발명에 따른 인쇄회로기판은 베이스 부재에 절연막층을 형성하여 베이스 부재의 표면을 평탄화함으로써 베이스 부재에 형성된 얼라인 키(Align Key)를 명확하게 인식할 수 있으므로 빌드-업 공정이 원활히 진행되고, 회로층의 신뢰성이 증가하며, 특히 인터포저 기판의 경우 재배선층의 형성이 용이하다.
본 발명에 따른 인쇄회로기판은 세라믹 재료 또는 유기 재료로 구성된 베이스 부재를 채용하여 종래의 반도체공정을 이용하지 않고 통상의 빌드업 공정을 적용하므로 기판의 제조시간이 단축되고 생산성이 향상된다.
도 1은 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 개략적으로 도시한 단면도이다.
도 2 및 도 3은 도 1에 도시된 인쇄회로기판의 변형예를 개략적으로 도시한 단면도이다.
도 4 내지 도 13은 도 1 내지 도 3에 도시된 인쇄회로기판의 제조공정을 개략적으로 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 개략적으로 도시한 단면도이고, 도 2 및 도 3은 도 1에 도시된 인쇄회로기판의 변형예를 개략적으로 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판을 설명하기로 한다.
도 1에 도시된 것과 같이, 인쇄회로기판(100)은 유기 재료 또는 세라믹 재료로 구성된 베이스 부재(110)를 채용한다. 특히, 종래의 인터포저 기판은 Si 웨이퍼를 채용하였으나, 본 인쇄회로기판(100)은 이를 상기 재료로 대체하기 때문에 본 발명에 따른 인쇄회로기판(100)을 인터포저 기판으로 사용하는 경우 원자재의 비용절감효과는 더욱 커진다.
유기 재료의 베이스 부재(110)는 페놀 수지, 에폭시 수지, 이미드 수지와 같은 플라스틱 수지로 구성되고, 종이 또는 유리섬유와 같은 보강기재를 사용하여 강도 및 온도에 의한 치수변화를 감소시킨다. 또한, 세라믹 재료의 베이스 부재(110)는 알루미나(Al2O3)와 같이 무기재료 또는 비 금속고체로 구성되며 전기 전도성은 매우 낮고 유기 재료보다 고온에도 잘 견딘다는 것이 특징이다.
베이스 부재(110)는 일반적으로 평면상 사각형 형상을 갖지만, 이에 국한되는 것은 아니며 그 형상은 변형되어 실시될 수 있다.
그리고, 절연막층(120)은 베이스 부재(110)의 양면에 형성되어 베이스 부재(110)의 표면을 평탄화시키는 기능을 수행한다. 일반적인 베이스 부재(110)는 표면 거칠기가 발생하여 회로층을 형성할 때 신뢰성이 떨어지고, 얼라인 키(align key)의 인식이 곤란한 문제점이 있었다. 좀 더 상세히 검토하면, 회로층을 형성할 때 에칭공정을 거치게 되는데, 표면 거칠기를 갖는 베이스 부재(110)의 경우 인접하는 회로패턴 사이의 쇼트를 방지하기 위해 과도한 에칭이 수행되었고, 이는 오히려 회로층의 불량률(회로패턴이 균일하지 않은 불량)을 증가시키는 문제점이 있었다. 또한, 적외선을 투과하여 얼라인 키를 인식한 후 노광, 현상 공정을 수행하거나 적층 공정을 수행하는데, 표면 거칠기는 얼라인 키의 식별을 방해하는 문제점이 있었다.
절연막층(120)은 베이스 부재(110)의 표면을 평탄하게 하여 표면 거칠기를 상쇄함으로서 상술한 문제점을 해결할 수 있다. 이때, 절연막층(120)은 박막의 형상을 갖고, 유기 재료로 구성된다.
그리고, 회로층(130)은 절연막층(120) 상에 형성된다. 절연막층(120)이 베이스 부재(110)의 양면에 형성되므로 회로층(130) 역시 베이스 부재(110)의 양면에 형성된다. 그에 따라, 인쇄회로기판(100)은 해당 회로기판이 실장되는 메인회로기판과 해당 회로기판에 실장되는 전자소자를 전기적으로 연결한다. 이때, 회로층(130)은 통상적인 도금공정을 통해 형성되고, 구리와 같은 전도성 재료로 구성된다.
특히, 본 발명에 따른 인쇄회로기판(100)을 인터포저 기판으로 사용하는 경우 회로층(130)은 재배선층의 기능을 수행한다.
비아(140)는 베이스 부재(110)의 양면에 형성된 회로층(130)을 연결한다. 베이스 부재(110)에 관통홀(115)을 형성한 후 도금공정을 통해 형성되는 것이 일반적이며, 비아(140)의 구조 및 형상은 용이하게 변형되어 실시될 수 있다.
그리고, 도 2에 도시된 인쇄회로기판(100-1)은 상기 회로층(130)에 형성된 보호층(150)을 더 포함한다. 이러한 보호층(150)은 회로층(130)의 산화를 방지하는 역할을 수행한다. 이때, 보호층(150)으로는 액상의 감광성(Liquid Photo-definable) 재료를 사용한 포토 레지스트(PR; Photo Resist)를 채용하는 것이 바람직하다. 상기 액상의 감광성 재료는 히드록시스티렌(Hydroxystyrene), 에폭시(Epoxy), 아크릴(Acryl) 등의 수지(Resin), 감광성 가교제(Photo sensitive Crosslinker) 및 용매(Solvent)를 포함하는 것이 바람직하지만, 반드시 이에 한정되는 것은 아니고 당업계에 공지된 모든 종류의 감광성 재료를 이용할 수 있음은 물론이다. 상술한 바와 같이, 액상의 감광성 재료를 사용한 포토 레지스트로 보호층(150)을 형성함으로써, 보호층(150)과 접촉하는 회로층(130)의 일면으로부터 보호층(130)의 노출면까지의 두께(T)를 종래기술에 비해서 매우 얇은 15μm 이하로 구현할 수 있다.
한편, 보호층(150)은 전자소자를 실장하는 패드부(132)가 외부에 노출되도록 개구부(155)가 형성되는 것이 바람직하다. 또한, 보호층(150)의 개구부(155)는 패드부(132) 뿐만 아니라, 비아(140)가 외부에 노출되도록 형성될 수 있다(도 2의 확대도 참조). 여기서, 보호층(150)의 개구부(155)는 노광, 현상 공정 등을 통해서 형성할 수 있는데, 구체적인 제조공정은 후술하도록 한다.
또한, 보호층(150)의 개구부(155)는 베이스 부재(110)로부터 멀어질수록 직경이 커지는 형상을 갖도록 라운딩 처리(157)된 것이 바람직하다(도 2 의 확대도 참조). 이와 같이, 보호층(150)의 개구부(155)가 라운딩 처리(157)됨으로써, 스퍼터(Sputter)로 시드층(Seed Layer)을 형성할 때, 스퍼터에서 직진성을 갖는 물질을 보호층(150)의 수직으로 방출하더라도, 라운딩 처리(157)된 부분에 시드층을 증착시킬 수 있다.
한편, 패드부(132)는 전자소자가 인쇄회로기판(100-1)에 실장되거나, 인쇄회로기판(100-1)이 또 다른 회로기판에 실장될 때 범프가 위치하는 연결부 역할을 수행한다.
또한, 패드부(132) 상에 패드보호층(134)이 더 형성될 수 있다. 패드보호층(134)은 외부에 노출된 패드부(132)를 산화로부터 보호하고, 부품의 납땜성을 향상시키며, 전도성을 향상시킨다. 패드보호층(134)은 예를 들면 주석이나 은, 금과 같이 부식성은 낮고, 전도성은 높은 금속을 포함한다.
또한, 도 3에 도시된 것과 같이 인쇄회로기판(100-2)의 회로층(130)은 절연층(50)과 회로층이 반복하여 적층된 다층구조를 가질 수 있다. 특히, 본 발명에 따른 인쇄회로기판(100)을 인터포저 기판으로 사용하는 경우 회로층(130)은 재배선층의 기능을 수행하므로 다층구조를 형성함에 따라 그 목적에 맞게 배선구조를 변경하는 기능을 수행한다. 한편, 상기 절연층(50)은 보호층(150)과 마찬가지로 액상의 감광성 재료를 사용한 포토 레지스트(PR; Photo Resist)를 이용하여 형성할 수 있다. 또한, 절연층(50)을 관통하는 비아홀 역시 보호층(150)의 개구부(155)와 마찬가지로 베이스 부재(110)로부터 멀어질수록 직경이 커지는 형상을 갖도록 라운딩 처리될 수 있다.
도 4 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 설명하기로 한다.
먼저, 도 4에 도시된 것과 같이 베이스 부재(110)를 제공한다. 이러한 베이스 부재(110)는 인쇄회로기판(100)의 코어층을 이루며, 유기 재료 또는 세라믹 재료로 구성될 수 있다.
다음, 도 5에 도시된 것과 같이 베이스 부재(110)의 양면에 절연막층(120)을 형성한다. 유기 재료(예를 들면, 플라스틱 수지) 또는 세라믹 재료를 사용하여 절연막층(120)을 형성하는데, 롤러 코팅법, 커튼 코팅법, 스프레이 코팅법이 적용될 수 있다. 이렇게 형성된 절연막층(120)은 요철에 의해 발생한 표면 거칠기를 제거하여 평탄한 표면을 형성한다.
그리고, 도 6에 도시된 것과 같이 베이스 부재(110)에 관통홀(115)을 형성한다. 드릴 비트를 이용한 기계적 드릴 방식과 YAG 레이저, CO2 레이저를 이용한 레이저가공 방식이 사용될 수 있다.
다음, 관통홀(115)에 비아(140)를 형성한다. 도 7에 도시된 것과 같이 전도성 재료를 관통홀(115)에 충진하여 비아(140)를 형성하거나, 무전해 동도금과 전해 동도금을 수행하여 관통홀(115)의 내벽에 도금된 비아(140)를 형성할 수 있다.
그 후, 도 8에 도시된 것과 같이 비아(140)를 통해 연결되는 회로층(130)을 베이스 부재(110)의 양면에 형성한다. 베이스 부재(110)의 양면에 도금층(도금층은 절연막층에 형성됨)을 형성하고, 마스터 필름을 라미네이팅한 후, 노광 및 현상공정을 거치고, 에칭공정에 따라 회로층을 형성한다.
또한, 도 9에 도시된 것과 같이 회로층(130)을 커버하는 보호층(150)을 형성하고, 보호층(150)에는 패드부(132)나 비아(140)를 노출시키는 개구부(155)를 형성한다.
보호층(150)을 형성하는 공정을 구체적으로 살펴보면, 우선 액상의 감광성 재료를 사용한 포토 레지스트를 절연막층(120)에 코팅하고, 60 내지 150℃에서 1 내지 10분 동안 프리베이크(Prebake) 공정을 수행한 후, 포토 레지스트 종류에 따라 개구부(155)가 형성될 부분(포지티브형 포토 레지스트) 또는 그 외 부분(네거티브형 포토 레지스트)에 빛을 조사하는 노광 공정을 수행한다. 그 후, 현상 공정을 통해서 개구부(155)가 형성될 부분을 용해시켜 제거한다. 최종적으로, 180 내지 250℃에서 30분 내지 2시간 동안 경화 공정을 수행하여 보호층(150)을 완성한다. 다만, 상술한 보호층(150)을 형성하는 공정은 일례에 불과한 것으로, 본 발명의 권리범위는 이에 한정되지 않는다.
한편, 보호층(150)의 개구부(155)는 프리베이크 공정, 노광 공정, 현상 공정등의 공정 조건(온도, 시간, 노광량 등)에 따라 다양한 모양으로 형성할 수 있다. 특히, 개구부(155)는 경화 공정에서 액상의 감광성 재료 중 수지가 수축하면서, 베이스 부재(110)로부터 멀어질수록 직경이 커지는 형상을 갖도록 라운딩 처리(157)될 수 있다(도 9의 확대도 참조).
또한, 외부에 노출된 패드부(132)를 보호하는 패드보호층(134)을 형성하는 공정을 더 포함할 수 있는데, 이러한 공정은 HASL(hot air solder levelling)법, 프리플럭스(pre-flux) 코팅법, 무전해금 도금법과 같은 외면처리 공정에 의해 수행될 수 있다. 또는, 패드보호층(134)으로 언더 범프 메탈라이제이션(UBM)을 채용할 수 있다. 여기서, 언더 범프 메탈라이제이션는 전자소자가 실장되는 범프와 접합되는 젖음층(wetting layer), 범프가 패드부(132)로 확산되는 것을 방지하는 확산방지층(barrier layer) 및 범프와 패브부(132) 사이의 접착을 강화하는 접합층(adhesion layer)로 구성될 수 있다.
본 발명의 바람직한 또 다른 실시예에 따른 인쇄회로기판의 제조방법은 비아(140) 및 비아(140)를 통해 연결되는 회로층(130)이 도금 방식에 의해 동시에 형성되는 것을 특징으로 한다. 이하, 도 10 내지 도 13을 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법을 설명한다.
도 10에 도시된 것과 같이 관통홀(115)이 형성된 베이스 부재(110)에 시드층(136)을 형성한다. 시드층(136)은 관통홀(115)의 내벽 및 절연막층(120)에 모두 형성되며 무전해 동도금법에 의해 수행된다. 무전해 동도금법은 석출반응을 이용하는 방법으로 팔라디움-주석 화합물이 포함된 촉매가 사용되고 유기 재료 또는 세라믹 재료와 같은 부도체의 표면을 도금하는데 바람직하다.
다음, 도 11에 도시된 것과 같이 도금층(138)을 형성하고 시드층(236)과 도금층(138)을 패터닝한다. 도금층(138)은 전기 동도금법에 의해 수행되므로 시드층(136) 상에 동일하게 형성된다. 그리고, 마스터 필름(에칭레지스트 필름)과 에칭액을 사용하여 패터닝을 수행한다.
이때, 관통홀(115) 내벽에 형성된 시드층(136)과 도금층(138)을 보호하기 위해 매립용 잉크로 관통홀을 채우는 홀 매립법, 마스터 필름을 이용하는 텐팅법이 적용될 수 있다(패널도금법).
또한, 도 12 및 도 13에 도시된 것과 같이 보호층(150)을 형성하고, 패드부(132)에 패드보호층(134)을 더 형성할 수 있다.
도 10 내지 도 13을 참조하여 설명한 것과 같이, 비아와 회로층을 동시에 형성함으로써 제조공정이 단순해지므로 생산성이 증가한다. 한편, 비아와 회로층을 동시에 형성하기 위해 홀 매립법 또는 텐팅법을 이용하는 패널도금법뿐만 아니라, 무전해 도금 후 도금 레지스트를 형성하고 선택적으로 도금층을 형성하는 패턴도금법도 본 실시예에 적용될 수 있다.
한편, 도 3에 도시된 인쇄회로기판(100-2)은 베이스 부재(110)의 일면에 형성된 회로층(130)이 다층구조를 갖는다. 이러한 인쇄회로기판(100-2)은 도 8을 참조하여 설명한 것과 같이 베이스 부재(110)에 단층의 회로층을 형성한 후, 그 위에 절연층을 적층하고 회로층을 형성하는 공정을 반복(빌드업 공정)하여 제조될 수 있다.
본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
100 내지 100-2 : 인쇄회로기판 50 : 절연층
110 : 베이스 부재 115 : 관통홀
120 : 절연막층 130 : 회로층
132 : 패드부 134 : 패드보호층
140 : 비아 150 : 보호층
155 : 개구부 157 : 라운딩 처리

Claims (17)

  1. 베이스 부재;
    상기 베이스 부재의 양면에 형성되어 상기 베이스 부재의 표면을 평탄화하는 절연막층;
    상기 절연막층에 형성된 회로층; 및
    상기 베이스 부재의 양면에 형성된 상기 회로층을 연결하는 비아;
    를 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 베이스 부재는 세라믹 또는 유기 재료로 구성된 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 회로층에 형성된 보호층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 회로층은 외부에 노출된 패드부 및 상기 패드부 상에 형성된 패드보호층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 회로층은 다층구조인 것을 특징으로 하는 인쇄회로기판.
  6. 청구항 3에 있어서,
    상기 보호층은 상기 회로층의 패드부 또는 상기 비아를 노출시키는 개구부가 형성된 것을 특징으로 하는 인쇄회로기판.
  7. 청구항 6에 있어서,
    상기 개구부는 상기 베이스 부재로부터 멀어질수록 직경이 커지는 형상을 갖도록 라운딩 처리된 것을 특징으로 하는 인쇄회로기판.
  8. 청구항 6에 있어서,
    상기 보호층은 액상의 감광성 재료를 사용한 포토 레지스트로 형성되고,
    상기 보호층의 상기 개구부는 노광 공정, 현상 공정을 통해서 형성된 것을 특징으로 하는 인쇄회로기판.
  9. 청구항 3에 있어서,
    상기 보호층과 접촉하는 상기 회로층의 일면으로부터 상기 보호층의 노출면까지의 두께는 15μm 이하인 것을 특징으로 하는 인쇄회로기판.
  10. 베이스 부재를 제공하는 단계;
    상기 베이스 부재의 양면에 절연막층을 형성하는 단계;
    상기 베이스 부재를 관통하는 관통홀을 형성하는 단계;
    상기 관통홀에 비아를 형성하는 단계; 및
    상기 비아를 통해 연결되는 회로층을 상기 베이스 부재의 양면에 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 베이스 부재는 세라믹 또는 유기 재료로 구성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 10에 있어서,
    상기 회로층을 형성하는 단계 이후에,
    상기 회로층을 커버하는 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 보호층은 상기 회로층의 패드부 또는 상기 비아를 노출하도록 개구부가 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 청구항 13에 있어서,
    상기 개구부는 상기 베이스 부재로부터 멀어질수록 직경이 커지는 형상을 갖도록 라운딩 처리된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  15. 청구항 13에 있어서,
    상기 보호층은 액상의 감광성 재료를 사용한 포토 레지스트로 형성되고,
    상기 보호층의 상기 개구부는 노광 공정, 현상 공정을 통해서 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  16. 청구항 12에 있어서,
    상기 보호층은 상기 회로층에 포함된 패드부를 노출하도록 형성하며, 상기 패드부 상에 패드보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  17. 청구항 10에 있어서,
    상기 비아 및 상기 비아를 통해 연결되는 상기 회로층은 도금법에 의해 동시에 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020110062517A 2010-07-14 2011-06-27 인쇄회로기판 및 그 제조방법 KR20120007444A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011154410A JP5466206B2 (ja) 2010-07-14 2011-07-13 プリント基板
JP2013083403A JP2013157628A (ja) 2010-07-14 2013-04-11 プリント基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100068162 2010-07-14
KR20100068162 2010-07-14

Publications (1)

Publication Number Publication Date
KR20120007444A true KR20120007444A (ko) 2012-01-20

Family

ID=45466025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110062517A KR20120007444A (ko) 2010-07-14 2011-06-27 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20120012378A1 (ko)
KR (1) KR20120007444A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026258A (ko) 2013-09-02 2015-03-11 삼성전기주식회사 리지드 플렉서블 기판 및 그 제조방법
US9629260B2 (en) 2013-05-23 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2887732B1 (en) * 2013-12-19 2017-06-14 Sony Corporation Method for operating a user equipment in a wireless radio network
RU2654302C2 (ru) * 2014-05-06 2018-05-17 Интел Корпорейшн Многослойная корпусная сборка со встроенной антенной

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US20030137815A1 (en) * 2002-01-18 2003-07-24 Matsushita Electric Industrial Co., Ltd. Printed wiring board and method of manufacturing the same
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9629260B2 (en) 2013-05-23 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20150026258A (ko) 2013-09-02 2015-03-11 삼성전기주식회사 리지드 플렉서블 기판 및 그 제조방법

Also Published As

Publication number Publication date
US20120012378A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
KR101764686B1 (ko) 배선 기판, 그 제조 방법, 및 반도체 패키지
US7608929B2 (en) Electrical connector structure of circuit board and method for fabricating the same
US7528480B2 (en) Circuit board, semiconductor device, and manufacturing method of circuit board
US9681546B2 (en) Wiring substrate and semiconductor device
US9386695B2 (en) Wiring substrate having multiple core substrates
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
TW201429353A (zh) 電路板及其製造方法
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US9935053B2 (en) Electronic component integrated substrate
JP2007214572A (ja) ベアチップ内蔵型印刷回路基板及びその製造方法
JP2006344664A (ja) 配線基板およびその製造方法
US9425066B2 (en) Circuit substrate
US8756804B2 (en) Method of manufacturing printed circuit board
KR20120007444A (ko) 인쇄회로기판 및 그 제조방법
US8186043B2 (en) Method of manufacturing a circuit board
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
US11393761B2 (en) Circuit board and its manufacturing method
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
JP5466206B2 (ja) プリント基板
KR20100071568A (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
KR100722615B1 (ko) 플립칩 패키지 기판의 제조방법
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application