CN109860143B - 阵列基板、显示装置及制备方法、拼接显示装置 - Google Patents

阵列基板、显示装置及制备方法、拼接显示装置 Download PDF

Info

Publication number
CN109860143B
CN109860143B CN201910146844.XA CN201910146844A CN109860143B CN 109860143 B CN109860143 B CN 109860143B CN 201910146844 A CN201910146844 A CN 201910146844A CN 109860143 B CN109860143 B CN 109860143B
Authority
CN
China
Prior art keywords
substrate
hole
conductive pattern
array substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910146844.XA
Other languages
English (en)
Other versions
CN109860143A (zh
Inventor
狄沐昕
梁志伟
刘英伟
王珂
曹占锋
顾仁权
姚琪
柳在一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910146844.XA priority Critical patent/CN109860143B/zh
Publication of CN109860143A publication Critical patent/CN109860143A/zh
Priority to US16/530,605 priority patent/US11121068B2/en
Application granted granted Critical
Publication of CN109860143B publication Critical patent/CN109860143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates

Abstract

本发明实施例提供一种阵列基板、显示装置及制备方法、拼接显示装置，涉及显示技术领域，可解决衬底为刚性材料导致的形成衬底上的膜层断裂的问题以及衬底为柔性材料导致的衬底从刚性基板上剥离及Bonding制程都有较大难度的问题。阵列基板包括：衬底；所述衬底上设置有通孔，所述衬底的材料为刚性材料；设置在所述通孔内的填充部，所述填充部包括凹陷结构；所述填充部的材料为柔性材料；设置在所述填充部上的导电图案，所述导电图案至少部分位于凹陷结构中；设置在所述导电图案背离所述衬底一侧的膜层。

Description

阵列基板、显示装置及制备方法、拼接显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示装置及制备方法、拼接显示装置。
背景技术
全面屏显示装置由于具有高屏占比，因而备受消费者青睐。目前采用GOA(GateDriver On Array)技术实现左右边框的窄型化，采用COF(Chip On Film)技术实现下边框的窄型化。然而，无论是GOA技术还是COF技术，显示装置都存在边框。目前，由于TGV(Through Glass Via)技术可以实现超窄边框或无边框，因而TGV技术受到广泛关注。
其中，TGV技术中TGV基板的制作过程为：首先在衬底上形成通孔，再采用电镀工艺在通孔内电镀铜(Cu)，由于在通孔内电镀铜的过程中会在通孔的周围也电镀上铜，而电镀铜的表面不平整，因此之后需要采用化学机械抛光工艺(Chemical MechanicalPolishing，简称CMP)去除通孔周围的铜，仅留下通孔内的铜。TGV基板制作完成后，在TGV基板上形成显示需要的膜层，以形成阵列基板(也称Array基板)。显示面板制备完成后，在阵列基板的背面Bonding(绑定)芯片(如IC，Integrated Circuit，集成电路)，使芯片与TGV基板的衬底上的通孔内的铜电连接。
发明内容
本发明的实施例提供一种阵列基板、显示装置及其制备方法、拼接显示装置，可解决衬底为刚性材料导致的形成衬底上的膜层断裂的问题以及衬底为柔性材料导致的衬底从刚性基板上剥离及Bonding制程都有较大难度的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括：衬底；所述衬底上设置有通孔，所述衬底的材料为刚性材料；设置在所述通孔内的填充部，所述填充部包括凹陷结构；所述填充部的材料为柔性材料；设置在所述填充部上的导电图案，所述导电图案至少部分位于所述凹陷结构中；设置在所述导电图案背离所述衬底一侧的膜层。
在一些实施例中，所述导电图案为单层结构，所述导电图案的材料为铜；或者，所述导电图案为三层叠层结构，所述三层叠层结构的中间层的材料为铝，两侧的材料为钛。
在一些实施例中，在所述凹陷结构为通孔的情况下，所述阵列基板还包括设置在所述衬底背离所述导电图案一侧的连接部；其中，所述连接部穿过所述凹陷结构与所述导电图案电连接。
第二方面，提供一种显示装置，包括上述的阵列基板；还包括：设置在所述阵列基板中连接部背离衬底一侧的芯片，所述芯片与所述连接部电连接。
第三方面，提供一种拼接显示装置，包括多个上述的显示装置。
第四方面，提供一种阵列基板的制备方法，包括：在衬底上形成通孔；所述衬底的材料为刚性材料；在所述通孔内填充柔性材料，对填充在所述通孔内的柔性材料进行处理，以形成填充部；所述填充部包括盲孔；在所述填充部上形成导电图案；所述导电图案至少部分位于所述盲孔中；在所述导电图案背离所述衬底的一侧形成膜层。
在一些实施例中，所述在衬底上形成通孔，包括：对所述衬底上待形成通孔区域进行改性，以使所述衬底上所述待形成通孔区域相对于其它区域易于被刻蚀液刻蚀；将所述衬底放置于所述刻蚀液中，通过所述刻蚀液刻蚀，在所述待形成通孔区域形成通孔。
在一些实施例中，所述将所述衬底放置于所述刻蚀液中之前，所述在衬底上形成通孔还包括：在所述衬底的一侧形成防刻蚀保护膜。
在一些实施例中，所述在衬底上形成通孔，包括：在所述衬底的相对两侧中至少一侧除待形成通孔区域以外的其它区域形成防刻蚀保护膜；将所述衬底放置于所述刻蚀液中，通过所述刻蚀液刻蚀，在所述待形成通孔区域形成通孔。
在一些实施例中，所述将所述衬底放置于所述刻蚀液中之前，所述在衬底上形成通孔还包括：对所述衬底上所述待形成通孔区域进行改性，以使所述衬底上所述待形成通孔区域相对于其它区域易于被所述刻蚀液刻蚀。
在一些实施例中，所述在所述填充部上形成导电图案包括：在所述填充部上溅射导电薄膜，对所述导电薄膜进行构图形成导电图案。
第五方面，提供一种显示装置的制备方法，包括：提供上述的阵列基板；所述阵列基板中的凹陷结构为盲孔；从所述阵列基板的衬底背离所述导电图案一侧将所述盲孔刻穿，以露出所述导电图案；在所述阵列基板的衬底背离所述导电图案一侧形成连接部，所述连接部与所述导电图案电连接；在所述连接部远离所述衬底的一侧绑定芯片，所述芯片与所述连接部电连接。
本发明实施例提供一种阵列基板及其制备方法、显示装置及其制备方法、拼接显示装置，阵列基板包括衬底和填充部，衬底上设置有通孔，填充部设置在通孔内，填充部包括凹陷结构，阵列基板还包括设置在填充部上的导电图案，导电图案至少部分位于凹陷结构中，衬底的材料为刚性材料，填充部的材料为柔性材料。在阵列基板制作过程中，即使在高温条件下，衬底和导电图案膨胀，由于导电图案和衬底之间的填充部的材料为柔性材料，因而导电图案、填充部以及衬底之间不会产生间隙。此外，由于相关技术在通孔内全部填充导电图案如铜，本发明实施例在通孔内设置填充部，在填充部的凹陷结构上设置导电图案，因而相对于相关技术，本发明实施例中导电图案的体积较小，因此在衬底和导电图案膨胀时，衬底和导电图案的段差较小。基于上述，本发明实施例可以降低设置在导电图案上的膜层断裂的风险。
在此基础上，本发明实施例中衬底的材料为刚性材料，因而无需将衬底先设置在刚性基板上后续再剥离的步骤，且易于在阵列基板的背面绑定芯片(即进行Bonding制程)，从而避免了相关技术中衬底为柔性材料导致的衬底从刚性基板上剥离及绑定制程都有较大难度的问题。
附图说明
为了更清楚地说明本发明实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的结构示意图一；
图2为本发明实施例提供的一种阵列基板的结构示意图二；
图3为本发明实施例提供的一种阵列基板的结构示意图三；
图4为本发明实施例提供的一种显示装置的结构示意图；
图5为本发明实施例提供的一种拼接显示装置的结构示意图；
图6为本发明实施例提供的一种阵列基板的制备方法的流程示意图；
图7为本发明实施例提供的一种在衬底上形成通孔的结构示意图一；
图8为本发明实施例提供的一种在衬底上形成通孔的结构示意图二；
图9为本发明实施例提供的一种在衬底的一侧形成防刻蚀保护膜的结构示意图；
图10为本发明实施例提供的一种在衬底的一侧除待形成通孔区域以外的其它区域形成防刻蚀保护膜的结构示意图；
图11为本发明实施例提供的一种在形成有防刻蚀保护膜的衬底上形成通孔的结构示意图；
图12a为本发明实施例提供的一种在通孔内填充柔性材料的结构示意图；
图12b为本发明实施例提供的一种在通孔内形成填充部的结构示意图；
图13为本发明实施例提供的一种在填充部上形成导电图案的结构示意图；
图14为本发明实施例提供的一种在导电图案上形成膜层的结构示意图；
图15为本发明实施例提供的一种显示装置的制备方法的流程示意图。
附图标记：
01-显示装置；10-衬底；101-通孔；20-填充部；201-凹陷结构；202-柔性材料；30-导电图案；40-膜层；50-连接部；60-芯片；70-防刻蚀保护膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
发明人发现，在相关工艺中，如使用TGV技术，即在刚性衬底基板如玻璃中制作通孔并填充导电材料，在后续高温制程中由于玻璃和填充在玻璃通孔中的导电材料的热膨胀系数不同，导致玻璃和形成在玻璃通孔中的导电材料在受热膨胀时会产生大段差(约为几百微米)，而形成在TGV基板表面的各个子膜层的厚度较小(小于1微米)，因而采用溅射(sputter)或等离子体增强化学的气相沉积法(Plasma Enhanced Chemical VaporDeposition，简称PECVD)在TGV基板上很难形成薄而连续的膜层，或者形成在TGV基板上的膜层很容易在数次高温后发生断裂。此外，在高温条件下，玻璃和导电材料受热膨胀时，玻璃和导电材料的交界位置处存在间隙，这样一来，形成在TGV基板上的膜层会断裂，从而影响显示。如使用TPV(Trough Polyimide Via)技术，即在柔性衬底中制作通孔并填充导电材料，柔性衬底的材料可以为聚酰亚胺(Polyimide，简称PI)，柔性衬底需先设置在刚性基板上确保后续工艺的实施，之后再将柔性衬底从刚性基板上剥离。由于通孔内的导电材料通常为金属材料，如铜，因而柔性衬底难以从刚性基板上彻底地完全剥离；同时，由于柔性衬底比较柔软、且受热能力差，因此在阵列基板的背面进行Bonding制程有较大的难度。
基于此，本发明实施例提供一种阵列基板，如图1和图2所示，包括：衬底10；衬底10上设置有通孔101，衬底10的材料为刚性材料；设置在通孔101内的填充部20，填充部20包括凹陷结构201；填充部20的材料为柔性材料；设置在填充部20上的导电图案30，导电图案30至少部分位于凹陷结构201中；设置在导电图案30背离衬底10一侧的膜层40。
其中，刚性材料是指在外力作用下不会发生变形或者变形可以忽略不计的材料。示例的，刚性材料可以为玻璃、塑料、陶瓷或石英等。在本发明的一些实施例中，衬底10的材料为玻璃，此时，通孔101也可以称为TG(Through Glass)孔。柔性材料是指相对于刚性材料，在外力作用下会发生变形的材料。示例的，柔性材料可以为聚对二甲苯或聚酰亚胺。在本发明的一些实施例中，柔性材料为聚酰亚胺。
在一些实施例中，如图2所示，凹陷结构201为通孔，即凹陷结构201全部贯穿填充部20。在另一些实施例中，如图1所示，凹陷结构201为盲孔，即凹陷结构201部分贯穿填充部20。
此处，对于导电图案30的结构和材料不进行限定。在一些实施例中，导电图案30为单层结构，导电图案30的材料为铜。在另一些实施例中，导电图案30为多层叠层结构，例如，可以为三层叠层结构，其中，包括材料为铝(Al)的中间层，以及位于中间层两侧的材料均为钛(Ti)的两个膜层。
在此基础上，对于设置在导电图案30上的膜层40不进行限定。在一些实施例中，膜层40为单层结构。在另一些实施例中，膜层40包括多层结构。例如，膜层40包括薄膜晶体管、栅线、数据线以及设置在薄膜晶体管上的平坦层等。其中，薄膜晶体管包括源极、漏极、有源层、栅极以及栅绝缘层。在阵列基板应用于Micro-LED(Micro Light-Emitting Diode，微型发光二极管)显示装置时，膜层40还包括位于阵列基板表面的连接电极，连接电极与Micro-LED(也称为u-LED，Mini-LED)颗粒的一个引脚绑定。在一些实施例中，连接电极包括两层叠层结构，一层的材料为ITO(氧化铟锡，Indium Tin Oxides)，另一层的材料为Ag(银)。在阵列基板应用于液晶显示装置(Liquid Crystal Display，简称LCD)时，膜层40还包括像素电极，或者像素电极和公共电极。在阵列基板应用于电致发光显示装置时，膜层40还包括阳极、阴极以及设置在阴极和阴极之间的发光功能层。
应当理解到，阵列基板上的走线与导电图案30电连接，在阵列基板应用于显示装置时，芯片设置在衬底10背离导电图案30的一侧，导电图案30与芯片绑定，因而将阵列基板上的走线与芯片绑定。由于芯片设置在阵列基板的背面(即衬底10背离导电图案30的一侧)，因而不占用阵列基板正面(即衬底10靠近导电图案30的一侧)的空间，因此可以实现超窄边框或无边框设计，增大显示面积。
本发明实施例提供一种阵列基板，阵列基板包括衬底10和填充部20，衬底10上设置有通孔101，填充部20设置在通孔101内，填充部20包括凹陷结构201，阵列基板还包括设置在填充部20上的导电图案30，导电图案30至少部分位于凹陷结构201中，衬底10的材料为刚性材料，填充部20的材料为柔性材料。在阵列基板制作过程中，即使在高温条件下，衬底10和导电图案30膨胀，由于导电图案30和衬底10之间的填充部20的材料为柔性材料，因而导电图案30、填充部20以及衬底10之间不会产生间隙。此外，由于相关技术在通孔101内没有填充柔性材料，而全部填充导电图案如铜，这样一来，高温条件下导电图案受热膨胀，导电图案将与衬底10形成大段差，但是本发明实施例在通孔101内设置填充部20，在填充部20的凹陷结构201上设置导电图案30，因而相对于相关技术，本发明实施例中导电图案30的体积较小，因此在高温条件下衬底10和导电图案30膨胀时，衬底10和导电图案30的段差较小。基于上述，本发明实施例可以降低设置在导电图案30上的膜层40断裂的风险。
在此基础上，本发明实施例中衬底10的材料为刚性材料，因而无需将衬底10先设置在刚性基板上后续再剥离的步骤，且易于在阵列基板的背面绑定芯片(即进行Bonding制程)，从而避免了相关技术中衬底10为柔性材料导致的衬底10从刚性基板上剥离及绑定制程都有较大难度的问题。
在凹陷结构201为通孔的情况下，如图3所示，阵列基板还包括设置在衬底10背离导电图案30一侧的连接部(PAD，也可以称为焊盘)50；其中，连接部50穿过填充部20的凹陷结构201与导电图案30电连接。
此处，连接部50的材料和导电图案30的材料可以相同，也可以不相同，对此不进行限定。
在一些实施例中，如图3所示，连接部50对应凹陷结构201的部分陷入凹陷结构201中。在另一些实施例中，导电图案30的底部与凹陷结构201的底部位于同一平面，即连接部50未陷入凹陷结构201中，连接部50的底部、导电图案30的底部与凹陷结构201的底部均与衬底10的表面位于同一平面。
本发明实施例中，阵列基板包括设置在衬底10背离导电图案30一侧的连接部50，因而当阵列基板应用于显示装置时，可以在连接部50背离衬底10的一侧设置芯片，芯片与连接部50电连接。由于连接部50穿过填充部20的凹陷结构201与导电图案30电连接，因而可以将芯片与导电图案30电连接。
本发明实施例提供一种显示装置01，如图4所示，包括上述的阵列基板；上述的阵列基板中连接部50穿过凹陷结构201与导电图案30电连接；还包括设置在阵列基板中连接部50背离衬底10一侧的芯片60，芯片60与连接部50电连接。
其中，对于显示装置的类型不进行限定。在一些实施例中，显示装置为液晶显示装置。在显示装置为液晶显示装置的情况下，显示装置还包括对盒基板以及设置在对盒基板和阵列基板之间的液晶层，当对盒基板包括彩色膜层时，对盒基板也可以称为彩膜基板。在另一些实施例中，显示装置为电致发光显示装置。当显示装置为电致发光显示装置时，显示装置可以是有机电致发光显示装置(Organic Light-Emitting Diode，简称OLED)；也可以是量子点电致发光显示装置(Quantum dot light-emitting diode，简称QLED)；当然还可以是Micro-LED显示装置。在显示装置为有机电致发光显示装置或量子点电致发光显示装置的情况下，显示装置还包括设置在阵列基板上的封装层。此处，封装层可以是封装基板，也可以是封装薄膜。在显示装置为Micro-LED显示装置的情况下，显示装置还包括多个Micro-LED颗粒，多个Micro-LED颗粒设置在阵列基板的膜层40上，膜层40包括位于阵列基板表面的连接电极，且Micro-LED颗粒的一个引脚与一个连接电极绑定。在另一些实施例中，显示装置为光致发光显示装置。光致发光显示装置例如可以是量子点光致发光显示装置。在显示装置为量子点光致发光显示装置的情况下，显示装置还包括设置在阵列基板上的封装层。此处，封装层可以是封装基板，也可以是封装薄膜。
此处，由于设置在阵列基板正面(即导电图案30背离衬底10的一侧)的走线可以与导电图案30电连接，而导电图案30与连接部50电连接，芯片60与连接部50电连接，因此走线与芯片60电连接，从而将走线与芯片60绑定。
本发明实施例提供一种显示装置，显示装置包括上述的阵列基板，显示装置中的阵列基板具有与上述实施例提供的阵列基板相同的结构和有益效果，由于上述实施例已经对阵列基板的结构和有益效果进行了详细的描述，因而此处不再赘述。
在此基础上，由于显示装置中的芯片60设置在连接部50背离衬底10的一侧，即设置在阵列基板的背面，因而避免了芯片60占用阵列基板正面(即衬底10靠近导电图案30的一侧)的空间，因此显示装置可以实现超窄边框或无边框设计，增大了显示装置的显示面积。
本发明实施例提供一种拼接显示装置，如图5所示，包括多个上述的显示装置01。
此处，对于拼接显示装置中显示装置01的数量不进行限定，可以根据需要进行设置。附图5中以拼接显示装置包括四个显示装置01为例进行示意。
本发明实施例中，由于拼接显示装置中每个显示装置的芯片60都绑定在阵列基板的背面(即衬底10背离导电图案30的一侧)，因而拼接显示装置中每个显示装置可以实现超窄边框或无边框设计，从而拼接显示装置可以实现全面屏显示。
本发明实施例提供一种阵列基板的制备方法，如图6所示，包括：
S100、如图7所示，在衬底10上形成通孔101；衬底10的材料为刚性材料。
在一些实施例中，刚性材料为玻璃。此时，通孔101也可以称为TG(Through Glass)孔。
在此基础上，对于通孔101的数量、形状和尺寸不进行特殊限定，可以根据需要进行设置。
此处，对于采用何种方式在衬底10上形成通孔101不进行限定。以下提供两种具体的实现方式。
第一种：在衬底10上形成通孔101，包括：
S200、对衬底10上待形成通孔区域进行改性，以使衬底10上待形成通孔区域相对于其它区域易于被刻蚀液刻蚀。
在一些实施例中，可以利用激光照射待形成通孔区域，以对待形成通孔区域进行改性。
S201、将衬底10放置(或浸泡)于刻蚀液中，通过刻蚀液刻蚀，在待形成通孔区域形成通孔101。
其中，对于刻蚀液不进行限定，可以根据衬底10的材料选择相应的刻蚀液。示例的，衬底10为玻璃，刻蚀液为HF(氢氟酸)溶液。
此处，对于将衬底10放置于刻蚀液中的时间不进行限定，以能在待形成通孔区域形成通孔101为准。可以根据衬底10的厚度以及刻蚀液的浓度选择衬底10放置于刻蚀液中的时间。
需要说明的是，由于衬底10上待形成通孔区域被进行了改性，衬底10上待形成通孔区域相对于其它区域易于被刻蚀液刻蚀，因而将衬底10放置于刻蚀液中后，刻蚀液对待形成通孔区域的刻蚀速度大于刻蚀液对衬底10上其它区域的刻蚀速度，因此会在待形成通孔区域形成通孔101。
考虑到，将衬底10放置于刻蚀液中后，刻蚀液从衬底10的两侧对衬底10进行刻蚀，这样一来，如图8所示，沿通孔101的深度方向，形成的通孔101中间小两侧大。而若形成的通孔101中间小两侧大，则不容易在通孔101内填充柔性材料。基于此，在一些实施例中，在S201之前，在衬底10上形成通孔101还包括：如图9所示，在衬底10的一侧形成防刻蚀保护膜70。
需要说明的是，在衬底10的一侧形成防刻蚀保护膜70的情况下，在S201之后，在一些实施例中，剥离形成在衬底10的一侧的防刻蚀保护膜70；在另一些实施例中，保留形成在衬底10的一侧的防刻蚀保护膜70。在保留形成在衬底10一侧的防刻蚀保护膜70的情况下，在阵列基板的背面绑定芯片时，为了不影响芯片的绑定，应对防刻蚀保护膜70进行图案化使防刻蚀保护膜70对应通孔101的位置镂空。在此基础上，在保留形成在衬底10一侧的防刻蚀保护膜70的情况下，选取的防刻蚀保护膜70的材料应不影响阵列基板的性能。
此处，可以在S200之前，在衬底10的一侧形成防刻蚀保护膜70；也可以在S200之后，S201之前，在衬底10的一侧形成防刻蚀保护膜70。
此外，防刻蚀保护膜70的材料例如可以是石蜡或光刻胶。
本发明实施例，由于衬底10的一侧形成有防刻蚀保护膜70，防刻蚀保护膜70可以防止衬底10被刻蚀，因而将形成有防刻蚀保护膜70衬底10放置于刻蚀液中后，刻蚀液只能从未形成有防刻蚀保护膜70的一侧对衬底10进行刻蚀，且刻蚀液对待形成通孔区域的刻蚀速度大于刻蚀液对衬底10上其它区域的刻蚀速度，因此待形成通孔区域会被刻蚀形成通孔101，其它区域会被减薄，且形成的通孔101沿通孔101的深度方向，如图7所示，形成的通孔101的尺寸逐渐减小。在沿通孔101的深度方向，通孔101的尺寸逐渐减小的情况下，便于在通孔101内填充柔性材料。
第二种：在衬底10上形成通孔101，包括：
S300、如图10所示，在衬底10的相对两侧中至少一侧除待形成通孔区域以外的其它区域形成防刻蚀保护膜70。
此处，可以是如图10所示，在衬底10的一侧除待形成通孔区域以外的其它区域形成防刻蚀保护膜70；也可以是在衬底10的相对两侧除待形成通孔区域以外的其它区域均形成防刻蚀保护膜70。
上述实施例已经对防刻蚀保护膜70的材料进行了详细的描述，因而此处不再赘述。
S301、如图11所示，将衬底10放置于刻蚀液中，通过刻蚀液刻蚀，在待形成通孔区域形成通孔101。
上述实施例已经对刻蚀液以及将衬底10放置于刻蚀液中的时间进行了详细的描述，因而此处不再赘述。
需要说明的是，在衬底10的一侧除待形成通孔区域以外的其它区域形成防刻蚀保护膜70的情况下，将衬底10放置于刻蚀液中后，由于未形成防刻蚀保护膜70的一侧全部接触刻蚀液，因而刻蚀液会对未形成防刻蚀保护膜70的一侧全部进行刻蚀，从而会减薄衬底10，且沿通孔101的深度方向，形成的通孔101的尺寸逐渐减小。
在S301之后，在一些实施例中，剥离形成在衬底10上的防刻蚀保护膜70；在另一些实施例中，保留形成在衬底10上的防刻蚀保护膜70。在保留形成在衬底10一侧的防刻蚀保护膜70的情况下，选取的防刻蚀保护膜70的材料应不影响阵列基板的性能。
在一些实施例中，在S301之前，在衬底10上形成通孔101还包括：对衬底10上待形成通孔区域进行改性，以使衬底10上待形成通孔区域相对于其它区域易于被刻蚀液刻蚀。
此处，可以在S300之前对衬底10上待形成通孔区域进行改性；也可以在S300之后，S301之前对衬底10上待形成通孔区域进行改性。
在一些实施例中，可以利用激光照射待形成通孔区域，以对待形成通孔区域进行改性。
需要说明的是，由于衬底10上待形成通孔区域被进行了改性，衬底10上待形成通孔区域相对于其它区域易于被刻蚀液刻蚀，因而将衬底10放置于刻蚀液中后，刻蚀液会对待形成通孔区域快速刻蚀，从而提高了在衬底10上形成通孔101的效率。
S101、如图12a所示，在通孔101内填充柔性材料202，如图12b所示，对填充在通孔101内的柔性材料202进行处理，以形成填充部20，填充部20设置有盲孔。
在一些实施例中，柔性材料202为聚酰亚胺。
其中，对于如何在通孔101内填充柔性材料202不进行限定，在一些实施例中，利用针头向通孔101内注入柔性材料202。在柔性材料202的流动性较好的情况下，可以在通孔101上方涂覆柔性材料202，以在通孔101内填充柔性材料202。在柔性材料202的流动性较差的情况下，可以在通孔101上方涂覆柔性材料202，在通孔101下方吸柔性材料202，从而在通孔101内填充柔性材料202。
此处，在通孔101内填充柔性材料202之后，可以利用干法刻蚀在柔性材料202的中心刻出盲孔。需要说明的是，可以通过控制干法刻蚀的工艺参数来控制盲孔的孔底厚度。本发明实施例优选的，在干法刻蚀可控的工艺范围内，保留较薄的孔底。
S102、如图13所示，在填充部20上形成导电图案30；导电图案30至少部分位于盲孔中。
在一些实施例中，导电图案30为单层结构，导电图案30的材料为铜。在另一些实施例中，导电图案30为多层叠层结构，例如可以为三层叠层结构，其中，包括材料为铝的中间层，以及位于中间层两侧的材料均为钛的两个膜层。
在一些实施例中，S102包括：采用电镀工艺在盲孔中电镀导电图案30。由于采用电镀工艺在盲孔内电镀导电图案30时，会在盲孔周围也电镀上导电图案30，且电镀工艺可能会导致形成的导电图案30表面不平整以及不可控的电镀上多余厚度的导电图案30，为了避免影响形成在导电图案30上的膜层，因此之后需要采用化学机械抛光工艺去除盲孔周围的导电图案30以及盲孔上多余的导电图案30，仅留下盲孔内表面平整的导电图案30。
在另一些实施例中，S102包括：在填充部20上溅射导电薄膜，对导电薄膜进行构图形成导电图案30。此处，构图包括涂覆光刻胶、掩膜曝光、显影以及刻蚀工艺。由于利用溅射工艺形成的导电图案30的平坦性较好，因而可以仅在盲孔内形成导电图案30；也可以如图13所示，导电图案30既形成在盲孔内，又形成在盲孔周围。
本发明实施例中，一方面，溅射工艺相对于电镀工艺比较简单；另一方面，由于溅射形成的导电薄膜比较薄，因此对导电薄膜构图后形成的导电图案30比较薄，这样一来，在阵列基板的制作工艺中，在高温条件下，导电图案30和衬底10膨胀后，导电图案30和衬底10的段差较小，进一步防止了形成在衬底10上的膜层40断裂。
S103、如图14所示，在导电图案30背离衬底10的一侧形成膜层40。
上述实施例已经对膜层40进行了详细的描述，此处不再赘述。
本发明实施例提供一种阵列基板的制备方法，阵列基板的制备方法具有与上述实施例提供的阵列基板相同的结构和有益效果，由于上述实施例已经对阵列基板的结构和有益效果进行了详细的描述，因而此处不再赘述。
在一些实施例中，在S103之后，阵列基板的制备方法还包括：如图3所示，从阵列基板的衬底10背离导电图案30一侧将填充部20上的盲孔刻穿，以露出导电图案30；在阵列基板的衬底10背离导电图案30一侧形成连接部50，连接部50穿过填充部20与导电图案30电连接。
本发明实施例提供的阵列基板的制备方法可以用于制备上述的阵列基板。
本发明实施例还提供一种显示装置的制备方法，如图15所示，包括：
S400、如图1所示，提供上述的阵列基板；阵列基板中的凹陷结构201为盲孔。
S401、如图2所示，从阵列基板的衬底10背离导电图案30一侧将盲孔刻穿，以露出导电图案30。
在一些实施例中，利用干法刻蚀将盲孔刻穿，以露出导电图案30。在另一些实施例中，利用硬质掩膜板(hard mask)结合干法刻蚀将盲孔刻穿，以露出导电图案30。
S402、如图3所示，在阵列基板的衬底10背离导电图案30一侧形成连接部50，连接部50与导电图案30电连接。
此处，连接部50的材料和导电图案30的材料可以相同，也可以不相同，对此不进行限定。
S403、如图4所示，在连接部50远离衬底10的一侧绑定芯片60，芯片60与连接部50电连接。
在一些实施例中，在S400之后，S403之前，显示装置的制备方法还包括：形成显示面板。具体的，在显示装置为液晶显示装置的情况下，形成显示面板包括：将阵列基板和对盒基板对盒，在阵列基板和对盒基板之间注入液晶，以形成显示面板。在显示装置为Micro-LED显示装置的情况下，形成显示面板包括：在阵列基板上绑定Micro-LED颗粒。在显示装置为有机电致发光显示装置、量子点电致发光显示装置或量子点光致发光显示装置的情况下，形成显示面板包括：在阵列基板上形成封装层。本发明实施例优选的，在S400之后，S401之前，形成显示面板。
本发明实施例提供一种显示装置的制备方法，显示装置的制备方法具有与上述实施例提供的阵列基板相同的结构和有益效果，由于上述实施例已经对阵列基板的结构和有益效果进行了详细的描述，因而此处不再赘述。
本发明实施例提供的显示装置的制备方法可以用于制备上述的显示装置。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；所述衬底上设置有通孔，所述衬底的材料为刚性材料；
设置在所述通孔内的填充部，所述填充部包括凹陷结构；所述凹陷结构为通孔；所述填充部的材料为柔性材料；所述填充部仅位于所述衬底上设置的通孔内；
设置在所述填充部上的导电图案，所述导电图案至少部分位于所述凹陷结构中；所述填充部的靠近所述导电图案的表面、与所述衬底的靠近所述导电图案的表面平齐；
设置在所述衬底背离所述导电图案一侧的连接部；所述连接部至少部分位于所述凹陷结构内，且与所述导电图案直接接触；以及，
设置在所述导电图案背离所述衬底一侧的膜层；所述膜层包括栅线、数据线、平坦层中的至少一者；所述导电图案为三层叠层结构，所述三层叠层结构的中间层的材料为铝，两侧的材料为钛。
2.一种显示装置，其特征在于，包括如权利要求1所述的阵列基板；
还包括：设置在所述阵列基板中连接部背离衬底一侧的芯片，所述芯片与所述连接部电连接。
3.一种拼接显示装置，其特征在于，包括多个如权利要求2所述的显示装置。
4.一种阵列基板的制备方法，其特征在于，包括：
在衬底上形成通孔；所述衬底的材料为刚性材料；
在所述衬底上形成的通孔内填充柔性材料，对填充在所述衬底上形成的通孔内的柔性材料进行处理，以形成填充部；其中，所述填充部仅位于所述衬底上形成的通孔内；所述填充部包括凹陷结构，所述凹陷结构为通孔；
在所述填充部上形成导电图案；其中，所述导电图案至少部分位于所述凹陷结构中；所述填充部的靠近所述导电图案的表面、与所述衬底的靠近所述导电图案的表面平齐；
在所述衬底背离所述导电图案的一侧形成连接部；其中，所述连接部至少部分位于所述凹陷结构内，且与所述导电图案直接接触；以及，
在所述导电图案背离所述衬底的一侧形成膜层；其中，所述膜层包括栅线、数据线、平坦层中的至少一者；所述导电图案为三层叠层结构，所述三层叠层结构的中间层的材料为铝，两侧的材料为钛。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述在衬底上形成通孔，包括：
对所述衬底上待形成通孔区域进行改性，以使所述衬底上所述待形成通孔区域相对于其它区域易于被刻蚀液刻蚀；
将所述衬底放置于所述刻蚀液中，通过所述刻蚀液刻蚀，在所述待形成通孔区域形成通孔。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述将所述衬底放置于所述刻蚀液中之前，所述在衬底上形成通孔还包括：
在所述衬底的一侧形成防刻蚀保护膜。
7.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述在衬底上形成通孔，包括：
在所述衬底的相对两侧中至少一侧除待形成通孔区域以外的其它区域形成防刻蚀保护膜；
将所述衬底放置于刻蚀液中，通过所述刻蚀液刻蚀，在所述待形成通孔区域形成通孔。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，所述将所述衬底放置于所述刻蚀液中之前，所述在衬底上形成通孔还包括：
对所述衬底上所述待形成通孔区域进行改性，以使所述衬底上所述待形成通孔区域相对于其它区域易于被所述刻蚀液刻蚀。
9.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述在所述填充部上形成导电图案包括：
在所述填充部上溅射导电薄膜，对所述导电薄膜进行构图形成导电图案。
10.一种显示装置的制备方法，其特征在于，包括：
提供如权利要求1所述的阵列基板；所述阵列基板中的凹陷结构为通孔，且露出所述导电图案；所述连接部至少部分位于所述凹陷结构内，且与所述导电图案直接接触；所述填充部仅位于所述衬底上设置的通孔内；所述填充部的靠近所述导电图案的表面、与所述衬底的靠近所述导电图案的表面平齐；以及，
在所述连接部远离所述衬底的一侧绑定芯片，所述芯片与所述连接部电连接。
CN201910146844.XA 2019-02-27 2019-02-27 阵列基板、显示装置及制备方法、拼接显示装置 Active CN109860143B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910146844.XA CN109860143B (zh) 2019-02-27 2019-02-27 阵列基板、显示装置及制备方法、拼接显示装置
US16/530,605 US11121068B2 (en) 2019-02-27 2019-08-02 Array substrate, display device, method for manufacturing them, and spliced display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910146844.XA CN109860143B (zh) 2019-02-27 2019-02-27 阵列基板、显示装置及制备方法、拼接显示装置

Publications (2)

Publication Number Publication Date
CN109860143A CN109860143A (zh) 2019-06-07
CN109860143B true CN109860143B (zh) 2022-01-14

Family

ID=66899224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910146844.XA Active CN109860143B (zh) 2019-02-27 2019-02-27 阵列基板、显示装置及制备方法、拼接显示装置

Country Status (2)

Country Link
US (1) US11121068B2 (zh)
CN (1) CN109860143B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719721B (zh) * 2019-11-20 2021-02-21 友達光電股份有限公司 拼接顯示器及其製造方法
CN111276474B (zh) * 2020-02-14 2023-11-03 华南理工大学 显示面板以及显示装置
CN113539132A (zh) * 2021-07-28 2021-10-22 Oppo广东移动通信有限公司 显示模组与电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200610119A (en) * 2004-09-10 2006-03-16 Touch Micro System Tech Method of forming wafer backside interconnects
CN102884870A (zh) * 2010-04-09 2013-01-16 高通股份有限公司 针对低成本通孔的选择性图案化
CN106158918A (zh) * 2016-09-30 2016-11-23 昆山工研院新型平板显示技术中心有限公司 柔性显示器及其制备方法
CN109300947A (zh) * 2018-09-28 2019-02-01 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP5904556B2 (ja) 2010-03-03 2016-04-13 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
US20120261805A1 (en) * 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same
US9991215B1 (en) * 2017-01-19 2018-06-05 Nanya Technology Corporation Semiconductor structure with through substrate via and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200610119A (en) * 2004-09-10 2006-03-16 Touch Micro System Tech Method of forming wafer backside interconnects
CN102884870A (zh) * 2010-04-09 2013-01-16 高通股份有限公司 针对低成本通孔的选择性图案化
CN106158918A (zh) * 2016-09-30 2016-11-23 昆山工研院新型平板显示技术中心有限公司 柔性显示器及其制备方法
CN109300947A (zh) * 2018-09-28 2019-02-01 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置

Also Published As

Publication number Publication date
US11121068B2 (en) 2021-09-14
US20200273786A1 (en) 2020-08-27
CN109860143A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
US20210305283A1 (en) Display panel, manufacturing method thereof, and display device
CN109860143B (zh) 阵列基板、显示装置及制备方法、拼接显示装置
CN104299916B (zh) 配线基板及制造方法，部件嵌入式玻璃基板及制造方法
WO2020124914A1 (zh) 柔性显示基板及其制作方法
CN110998847B (zh) 阵列基板、显示设备和制造阵列基板的方法
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
EP3459116B1 (en) Pixel unit, array substrate, and display device, and fabrication methods thereof
CN113724590A (zh) 可拉伸显示面板
US20220393087A1 (en) Led display substrate and method for manufacturing the same, display panel
US11538892B2 (en) Display panel having circuits on opposing sides of insulating substrate connected by tapered through hole and pad, manufacturing method thereof, and display device
WO2023217285A1 (zh) 显示面板的制备方法及显示面板
CN114156395A (zh) 阵列基板及其制备方法、显示面板和背光模组
KR20130051120A (ko) 신호 전송 필름 및 그 제조 방법과 그를 가지는 표시 장치
TW202004710A (zh) 顯示裝置及其製造方法
CN115275044A (zh) 显示面板
CN114597242A (zh) 电致发光显示装置
JP7240624B2 (ja) 表示装置形成用基板、表示装置及び表示装置の製造方法
CN113013361A (zh) 一种可拉伸显示基板及其制造方法
TW202125056A (zh) 用於形成包覆電極的系統及方法
WO2021223086A1 (zh) 显示基板、其制作方法、显示装置和显示面板
WO2024044912A1 (zh) 布线基板及其制造方法、发光基板及显示装置
TWI759632B (zh) 顯示面板及顯示面板製作方法
CN110634925B (zh) 显示面板及其制造方法、绑定方法、显示装置
WO2023142014A1 (zh) 触控显示面板、触控显示装置、触控显示母板
CN112313806B (zh) 显示背板及制作方法、显示面板及制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant