CN102884870A - 针对低成本通孔的选择性图案化 - Google Patents

针对低成本通孔的选择性图案化 Download PDF

Info

Publication number
CN102884870A
CN102884870A CN2011800232681A CN201180023268A CN102884870A CN 102884870 A CN102884870 A CN 102884870A CN 2011800232681 A CN2011800232681 A CN 2011800232681A CN 201180023268 A CN201180023268 A CN 201180023268A CN 102884870 A CN102884870 A CN 102884870A
Authority
CN
China
Prior art keywords
hole
substrate
barrier layer
integrated circuit
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800232681A
Other languages
English (en)
Inventor
李易明
马里奥·弗朗西斯科·韦莱兹
顾时群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102884870A publication Critical patent/CN102884870A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

在金属线(308)的沉积和通孔(306)的蚀刻之前在衬底(302)上沉积阻挡层(304)实现在衬底中使用各向同性蚀刻工艺低成本制造通孔。举例来说，玻璃衬底(302)的湿式蚀刻可用于在由于所述湿式蚀刻引起的底部切割不使所述玻璃衬底(302)上的金属线(308)短路的情况下制造玻璃通孔(306)。所述阻挡层(304)防止作为所述通孔(306)的衬垫的导电层(310)与所述衬底(302)上的一条以上金属线(308)之间的接触。所述制造工艺允许例如玻璃衬底等衬底上的装置的堆叠以及用通孔连接所述装置。

Description

针对低成本通孔的选择性图案化
技术领域
本发明大体涉及集成电路。更具体来说，本发明涉及制造集成电路。
背景技术
半导体装置中使用的硅衬底与其它材料相比具有高成本。举例来说，在玻璃衬底上建置无源装置将产生较低成本组件。堆叠在例如玻璃衬底等衬底上的装置利用通孔来与其它组件连通。玻璃衬底和通孔的一个潜在应用是液晶显示器。在衬底中使用各向异性或各向同性蚀刻来制造通孔。
各向异性蚀刻沿着不同方向以不同速率发生且产生穿过衬底的大体直线的侧壁。各向异性蚀刻包含等离子体蚀刻、激光钻孔和机械钻孔。各向异性蚀刻是减小制造工艺的产量的缓慢工艺。各向同性蚀刻在衬底的每一方向上大体相等地蚀刻材料。各向同性蚀刻包含湿式蚀刻和气体蚀刻。各向同性蚀刻与各向异性蚀刻相比成本较低且产量较高，但由于所有方向上的蚀刻引起的底部切割可能导致衬底上的金属线短路。在图1A-C中说明用于使用各向同性蚀刻制造通孔的常规工艺。
参看图1A，金属线104沉积在玻璃衬底102上。各向同性蚀刻在图1B中所示的玻璃衬底102中形成通孔106。通过各向同性蚀刻对通孔106的底部切割暴露多条金属线104。参看图1C，通孔金属108沉积在通孔106内部。通孔金属108接触多条金属线104，从而导致金属线104短路和所制造的装置发生故障。
因此，需要一种使用各向同性蚀刻在不使衬底上的金属线短路的情况下在衬底中制造通孔的工艺。
发明内容
根据本发明的一个方面，一种制造通孔的方法包含在衬底的第一侧上图案化阻挡层。所述方法还包含暴露阻挡层中的开口。所述方法进一步包含在阻挡层上沉积第一导电材料。所述方法还包含在衬底的与第一侧相对的第二侧上制造通孔。所述方法进一步包含在通孔中沉积第二导电材料以经由所述开口接触第一导电材料。
根据本发明的另一方面，一种集成电路包含衬底。所述集成电路还包含在衬底的第一侧上具有开口的阻挡层。所述集成电路进一步包含在衬底的第二侧上延伸穿过衬底的通孔。所述集成电路还包含在阻挡层上延伸到开口中的第一导电层。所述集成电路进一步包含在通孔上经由阻挡层中的开口与第一导电层耦合的第二导电层。
根据本发明的又一方面，一种制造集成电路的方法包含在衬底的第一侧上图案化阻挡层以形成开口的步骤。所述方法还包含在阻挡层上沉积第一导电材料的步骤。所述方法进一步包含在衬底的与第一侧相对的第二侧上制造通孔的步骤。所述方法还包含在通孔中沉积第二导电材料以经由所述开口接触第一导电材料的步骤。
根据本发明的再一方面，一种集成电路包含衬底。所述集成电路还包含用于防止衬底的第一侧上具有开口的金属线短路的装置。所述集成电路进一步包含在衬底的第二侧上延伸穿过衬底的通孔。所述集成电路还包含在所述防止装置上延伸到开口中的第一导电层。所述集成电路进一步包含在通孔上与第一导电层耦合的第二导电层。
上文已相当广泛地概述本发明的特征和技术优点以便可较好地理解以下详细描述。下文将描述形成本发明的权利要求书的主题的额外特征和优点。所属领域的技术人员应了解，所揭示的概念和特定实施例可容易地用作用于修改或设计用于实行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，此类等效构造并不脱离在所附权利要求书中所阐述的本发明的技术。当结合附图进行考虑时，将从以下描述更好地理解据信为本发明的特性的新颖特征(均关于其组织和操作方法)连同另外的目标和优点。然而，应明确地理解，仅出于说明和描述的目的而提供各图中的每一者，且其不希望作为对本发明的限制的界定。
附图说明
为更完整地理解本发明，现参考结合附图作出的以下描述。
图1A-C是说明衬底中通孔的常规制造的横截面图。
图2是说明根据一个实施例的通孔的示范性制造工艺的流程图。
图3A-E是说明根据一个实施例的通孔的示范性制造工艺的横截面图。
图4是展示其中可有利地采用本发明的实施例的示范性无线通信系统的框图。
图5是说明根据一个实施例的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
呈现用于在衬底中使用各向同性蚀刻制造通孔的示范性工艺。通过在衬底上沉积金属线之前在衬底上图案化阻挡层来防止各向同性蚀刻之后衬底上的金属线的短路。经图案化的阻挡层抑制针对通孔形成的开口暴露单条以上金属线。因此，每一通孔仅接触单条金属线。所述用于制造通孔的示范性工艺改进所制造装置的可靠性且增加制造工艺的良率。所述示范性工艺还通过使用各向同性蚀刻和例如玻璃等低成本衬底材料而减小所制造装置的成本。
图2是说明根据一个实施例的通孔的示范性制造工艺的流程图。所述示范性工艺在框205处以图案化阻挡层开始。图3A是说明根据一个实施例在图案化阻挡层之后的衬底的横截面图。阻挡层304图案化在衬底302上。阻挡层304可为例如氮化硅或碳化硅。阻挡层304中经图案化的开口312可对应于稍后形成在衬底302中的通孔。根据一个实施例，开口312不一直图案化到衬底302。在此实施例中，阻挡层304的一部分保持在开口312中直到稍后的工艺移除剩余的阻挡层304为止。
所述示范性工艺继续到框210，其中沉积第一导电层。图3B是说明根据一个实施例在沉积第一导电层之后的衬底的横截面图。第一导电层308沉积在阻挡层304上。第一导电层308填充开口312且接触衬底302。第一导电层308可图案化到金属线中。第一导电层308可例如为铜、铝或钨。根据一个实施例，第一导电层308为0.02-10微米厚且阻挡层304为0.02-5微米厚。
在沉积第一导电层308之后，所述示范性工艺在框215处蚀刻通孔。图3C是说明根据一个实施例在蚀刻通孔之后的衬底的横截面图。在衬底302中蚀刻通孔306。根据一个实施例，衬底302为玻璃衬底，且通孔306为玻璃通孔(TGV)。然而，衬底302可为例如硅或蓝宝石等其它材料。通孔306可利用各向同性蚀刻来蚀刻从而产生如图3C中说明的通孔306的底部切割。根据一个实施例，通孔306的位置对应于阻挡层304中的开口312。
所述示范性工艺继续到框220且沉积第二导电层。图3D是说明根据一个实施例在沉积第二导电层之后的衬底的横截面图。在衬底302的与阻挡层304相对的一侧上沉积第二导电层310。第二导电层310作为通孔306的内部的衬垫。根据一个实施例，第二导电层310经由阻挡层304中的开口312接触第一导电层308的一条金属线。在此实施例中，防止第一导电层308的金属线的短路，而不管通孔306的底部切割如何。第二导电层310可为例如与第一导电层308相同的材料或不同的材料。
在图2中说明的示范性工艺的另一实施例中，可在蚀刻通孔306之后且在沉积第二导电层310之前沉积隔离层。图3E是说明根据一个实施例拥有隔离层和第二导电层的具有通孔的衬底的横截面图。隔离层314可在沉积第二导电层310之前沉积在通孔306中。在此实施例中，隔离层314经图案化以将第一导电层308暴露于第二导电层310。隔离层314将第二导电层310与衬底302隔离。根据一个实施例，隔离层314防止第二导电层310向衬底302短路。根据另一实施例，隔离层314改进第二导电层310到衬底302的粘合。隔离层314可为例如氮化硅、氧化硅或碳化硅。
上文描述的用于利用阻挡层在衬底中形成通孔的示范性工艺允许使用各向同性蚀刻工艺形成通孔，而不显著降低所制造的装置的可靠性且不显著减小制造工艺的良率。示范性工艺期间图案化的阻挡层抑制衬底上的金属线之间的短路。根据示范性工艺的一个实施例，使用低成本各向同性蚀刻在玻璃衬底中制造玻璃通孔。具有根据上文描述的工艺制造的通孔的衬底可集成到集成电路(IC)中。所述通孔可用于耦合堆叠在衬底上的装置。举例来说，例如电容器和电感器等无源装置和例如RF滤波器等MEMS装置可形成在玻璃衬底上且耦合到通孔。根据一个实施例，玻璃衬底堆叠在层压封装衬底上。根据另一实施例，玻璃衬底连接到印刷电路板。
图4展示其中可有利地采用本发明的实施例的示范性无线通信系统400。为了说明的目的，图4展示三个远程单元420、430和450，以及两个基站440。将认识到，无线通信系统可具有更多远程单元和基站。远程单元420、430和450分别包含IC 425A、425C和425B中的通孔，其为如上文论述的实施例。图4展示从基站440到远程单元420、430和450的前向链路信号480，以及从远程单元420、430和450到基站440的反向链路信号490。
在图4中，远程单元420展示为移动电话，远程单元430展示为便携式计算机，且远程单元450展示为无线本地回路系统中的计算机。举例来说，远程单元可为蜂窝式电话、手持式个人通信系统(PCS)单元、便携式数据单元(例如，个人数据助理)、固定位置数据单元(例如，仪表读取设备)、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置或计算机。虽然图4说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明可适当用于包含制造有通孔的IC的任何装置中。
图5是说明如下文所揭示用于裸片或实施在裸片上的电路的电路、布局和逻辑设计的设计工作站的框图。设计工作站500包含硬盘501，硬盘501含有操作系统软件、支持文件和例如Cadence或OrCAD的设计软件。设计工作站500还包含显示器以促进电路510或组件512(例如，晶片或裸片)的设计。提供存储媒体504用于有形地存储电路设计510或组件512。电路设计510或组件512可以例如GDSII或GERBER等文件格式存储在存储媒体504上。存储媒体504可为CD-ROM、DVD、硬盘、快闪存储器或其它适当装置。此外，设计工作站500包含驱动设备503，其用于接受来自存储媒体504的输入或将输出写入到存储媒体504。
记录在存储媒体504上的数据可规定逻辑电路配置、光刻掩模的图案数据或例如电子射束光刻等串行写入工具的掩模图案数据。所述数据可进一步包含例如与逻辑仿真相关联的时序图或网状电路的逻辑验证数据。在存储媒体504上提供数据通过减小用于设计集成电路的工艺的数目而促进电路设计510或组件512的设计。
本文描述的方法可依据应用由各种组件来实施。举例来说，这些方法可实施在硬件、固件、软件或其任何组合中。对于硬件实施方案，处理单元可实施在一个或一个以上专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理装置(DSPD)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、电子装置，经设计以执行本文描述的功能的其它电子单元或其组合内。
对于固件和/或软件实施方案，所述方法可用执行本文描述的功能的模块(例如，程序、函数等)来实施。任何有形地体现指令的机器可读媒体可用于实施本文描述的方法。举例来说，软件代码可存储在存储器中并由处理器单元执行。存储器可实施在处理器单元内或处理器单元外部。如本文所使用，术语“存储器”指代任何类型的长期、短期、易失性、非易失性或其它存储器，且不限于任何特定类型的存储器或特定数目的存储器或上面存储存储器的媒体类型。
如果以固件和/或软件实施，那么所述功能可作为一个或一个以上指令或代码存储在计算机可读媒体上。实例包含以数据结构编码的计算机可读媒体和以计算机程序编码的计算机可读媒体。计算机可读媒体包含物理计算机存储媒体。存储媒体可为可由计算机存取的任何可用媒体。借助实例而非限制，此类计算机可读媒体可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或任何其它可用于存储呈指令或数据结构的形式的所要程序代码且可通过计算机存取的媒体；如本文使用的磁盘(disk)与光盘(disc)包含紧密光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘利用激光以光学方式再现数据。上文的组合也应包含在计算机可读媒体的范围内。
除了存储在计算机可读媒体上外，指令和/或数据还可作为信号提供在包含在通信设备中的发射媒体上。举例来说，通信设备可包含具有指示指令和数据的信号的收发器。所述指令和数据经配置以致使一个或一个以上处理器实施权利要求书中概述的功能。
虽然已详细描述本发明和其优点，但应理解，在不脱离如所附权利要求书所界定的本发明的技术的情况下，可在本文中作出各种改变、替代和变更。此外，本申请案的范围既定不限制于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。如所属领域的技术人员将容易从本发明了解的，可根据本发明利用目前现有或稍后将开发的执行与本文中所描述的对应实施例大体上相同的功能或实现与其大体上相同的结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求书既定在其范围内包含此些过程、机器、制造、物质组成、装置、方法或步骤。

Claims (20)

1.一种制造通孔的方法，所述方法包括：
在衬底的第一侧上图案化阻挡层；
暴露所述阻挡层中的开口；
在所述阻挡层上沉积第一导电材料；
在所述衬底的与所述第一侧相对的第二侧上制造所述通孔；以及
在所述通孔中沉积第二导电材料以经由所述开口接触所述第一导电材料。
2.根据权利要求1所述的方法，其进一步包括在沉积所述第二导电材料之前在所述通孔中沉积隔离材料。
3.根据权利要求1所述的方法，其中图案化所述阻挡层包括图案化所述开口以对应于所述通孔的位置。
4.根据权利要求1所述的方法，其中制造所述通孔包括湿式蚀刻所述衬底以形成所述通孔。
5.根据权利要求1所述的方法，其中图案化所述阻挡层包括图案化氮化硅和碳化硅中的至少一者。
6.根据权利要求1所述的方法，其中制造所述通孔包括制造玻璃通孔。
7.根据权利要求1所述的方法，其进一步包括将所述通孔集成到集成电路中。
8.根据权利要求7所述的方法，其进一步包括将所述集成电路集成到以下各项中的至少一者中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元。
9.一种集成电路，其包括：
衬底；
阻挡层，其在所述衬底的第一侧上具有开口；
通孔，其在所述衬底的第二侧上延伸穿过所述衬底；
第一导电层，其在所述阻挡层上延伸到所述开口中；以及
第二导电层，其在所述通孔上经由所述阻挡层中的所述开口与所述第一导电层耦合。
10.根据权利要求9所述的集成电路，其中所述通孔的位置对应于所述阻挡层中的所述开口。
11.根据权利要求9所述的集成电路，其中所述阻挡层是氮化硅和碳化硅中的至少一者。
12.根据权利要求9所述的集成电路，其中所述衬底是玻璃。
13.根据权利要求9所述的集成电路，其中将所述集成电路并入到以下各项中的至少一者中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元。
14.一种制造集成电路的方法，所述方法包括以下步骤：
在衬底的第一侧上图案化阻挡层以形成开口；
在所述阻挡层上沉积第一导电材料；
在所述衬底的与所述第一侧相对面向的第二侧上制造通孔；
在所述通孔中沉积第二导电材料以经由所述开口接触所述第一导电材料。
15.根据权利要求14所述的方法，其进一步包括在沉积所述第二导电材料之前在所述通孔中沉积隔离层的步骤。
16.根据权利要求14所述的方法，其中所述图案化所述阻挡层的步骤包括图案化所述开口以对应于所述通孔的位置。
17.根据权利要求14所述的方法，其中所述图案化所述阻挡层的步骤包括图案化氮化硅和碳化硅中的至少一者。
18.根据权利要求14所述的方法，其进一步包括将所述集成电路集成到以下各项中的至少一者中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元。
19.一种集成电路，其包括：
衬底；
用于防止所述衬底的第一侧上具有开口的金属线短路的装置；
通孔，其在所述衬底的第二侧上延伸穿过所述衬底；
第一导电层，其在所述防止装置上延伸到所述开口中；以及
第二导电层，其在所述通孔上与所述第一导电层耦合。
20.根据权利要求19所述的集成电路，其中将所述集成电路并入到以下各项中的至少一者中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元。
CN2011800232681A 2010-04-09 2011-04-05 针对低成本通孔的选择性图案化 Pending CN102884870A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/757,570 2010-04-09
US12/757,570 US20110248405A1 (en) 2010-04-09 2010-04-09 Selective Patterning for Low Cost through Vias
PCT/US2011/031230 WO2011127041A1 (en) 2010-04-09 2011-04-05 Selective patterning for low cost through vias

Publications (1)

Publication Number Publication Date
CN102884870A true CN102884870A (zh) 2013-01-16

Family

ID=43927624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800232681A Pending CN102884870A (zh) 2010-04-09 2011-04-05 针对低成本通孔的选择性图案化

Country Status (6)

Country Link
US (1) US20110248405A1 (zh)
EP (1) EP2556730A1 (zh)
JP (2) JP2013524534A (zh)
KR (2) KR20150010000A (zh)
CN (1) CN102884870A (zh)
WO (1) WO2011127041A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104045243A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 晶圆、面板、半导体器件以及玻璃处理方法
CN109860143A (zh) * 2019-02-27 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法、拼接显示装置
US11380584B2 (en) 2018-02-23 2022-07-05 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207745A1 (en) * 2012-02-13 2013-08-15 Qualcomm Incorporated 3d rf l-c filters using through glass vias
US8803648B2 (en) 2012-05-03 2014-08-12 Qualcomm Mems Technologies, Inc. Three-dimensional multilayer solenoid transformer
US20140023430A1 (en) * 2012-07-19 2014-01-23 Apple Inc. Attachment Techniques
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US20140247269A1 (en) * 2013-03-04 2014-09-04 Qualcomm Mems Technologies, Inc. High density, low loss 3-d through-glass inductor with magnetic core
US9935166B2 (en) 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9264013B2 (en) 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
US9342727B2 (en) 2014-03-04 2016-05-17 Apple Inc. Field shaping channels in a substrate above a biometric sensing device
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
WO2017209296A1 (ja) * 2016-06-03 2017-12-07 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに実装基板
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
WO2020081318A1 (en) * 2018-10-19 2020-04-23 Corning Incorporated Device including vias and method and material for fabricating vias
KR20230172626A (ko) 2019-04-15 2023-12-22 다이니폰 인사츠 가부시키가이샤 관통 전극 기판, 전자 유닛, 관통 전극 기판의 제조 방법 및 전자 유닛의 제조 방법
WO2023080375A1 (ko) * 2021-11-02 2023-05-11 울산과학기술원 고온공정을 포함한 mems 제작공정에 적합한 실리콘 관통 전극 및 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126250A (ja) * 1986-11-15 1988-05-30 Mitsubishi Electric Corp 半導体装置、およびその製造方法
JP2002280490A (ja) * 2001-03-21 2002-09-27 Fujitsu Ltd 配線基板とその製造方法並びにそれを用いた半導体装置
US7008821B1 (en) * 2004-09-10 2006-03-07 Touch Micro-System Technology Inc. Method of forming a wafer backside interconnecting wire
US20070132104A1 (en) * 2003-03-31 2007-06-14 Farnworth Warren M Semiconductor component having plate, stacked dice and conductive vias
CN101599476A (zh) * 2008-06-04 2009-12-09 台湾应解股份有限公司 薄型双面封装基板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761782A (en) * 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
JP3401404B2 (ja) * 1997-05-28 2003-04-28 早川ゴム株式会社 管の接続構造
US7205181B1 (en) * 1998-03-20 2007-04-17 Mcsp, Llc Method of forming hermetic wafer scale integrated circuit structure
US6355950B1 (en) * 1998-09-23 2002-03-12 Intel Corporation Substrate interconnect for power distribution on integrated circuits
JP2002317893A (ja) * 2001-04-20 2002-10-31 Nishikawa Rubber Co Ltd 可撓性枝管継手
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
US20080191297A1 (en) * 2007-02-12 2008-08-14 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of the same
JP2008210952A (ja) * 2007-02-26 2008-09-11 Sanyo Electric Co Ltd 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法
JP2009021433A (ja) * 2007-07-12 2009-01-29 Fujikura Ltd 配線基板及びその製造方法
JP4368941B1 (ja) * 2009-05-20 2009-11-18 有限会社 渡辺鉄鋼建設 バンドの巻回通路形成工事用工具およびバンドの巻回通路形成工事方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126250A (ja) * 1986-11-15 1988-05-30 Mitsubishi Electric Corp 半導体装置、およびその製造方法
JP2002280490A (ja) * 2001-03-21 2002-09-27 Fujitsu Ltd 配線基板とその製造方法並びにそれを用いた半導体装置
US20070132104A1 (en) * 2003-03-31 2007-06-14 Farnworth Warren M Semiconductor component having plate, stacked dice and conductive vias
US7008821B1 (en) * 2004-09-10 2006-03-07 Touch Micro-System Technology Inc. Method of forming a wafer backside interconnecting wire
CN101599476A (zh) * 2008-06-04 2009-12-09 台湾应解股份有限公司 薄型双面封装基板及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104045243A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 晶圆、面板、半导体器件以及玻璃处理方法
US11380584B2 (en) 2018-02-23 2022-07-05 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings
US11791210B2 (en) 2018-02-23 2023-10-17 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings
CN109860143A (zh) * 2019-02-27 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法、拼接显示装置
US11121068B2 (en) 2019-02-27 2021-09-14 Boe Technology Group Co., Ltd. Array substrate, display device, method for manufacturing them, and spliced display device
CN109860143B (zh) * 2019-02-27 2022-01-14 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法、拼接显示装置

Also Published As

Publication number Publication date
KR20130014568A (ko) 2013-02-07
KR20150010000A (ko) 2015-01-27
JP2013524534A (ja) 2013-06-17
JP2015073134A (ja) 2015-04-16
US20110248405A1 (en) 2011-10-13
EP2556730A1 (en) 2013-02-13
WO2011127041A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
CN102884870A (zh) 针对低成本通孔的选择性图案化
KR101733608B1 (ko) 패키지 기판에 매립된 박막 캐패시터의 집적
US8492874B2 (en) High density metal-insulator-metal trench capacitor
US8633551B1 (en) Semiconductor package with mechanical fuse
JP6174268B2 (ja) ビルドアップアーキテクチャをパッケージングするための磁場遮蔽
JP2016534578A (ja) 半導体デバイスのライン製造のバックエンドのための逆自己整合のダブルパターニングプロセス
JP6220828B2 (ja) 埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御
CN105393346A (zh) 带贯通电极的配线基板、其制造方法以及半导体装置
US8772951B1 (en) Ultra fine pitch and spacing interconnects for substrate
CN106211605B (zh) 用于特征镀敷的选择性晶种层处理
KR101832221B1 (ko) 반도체 패키지의 mems 구조체를 제공하기 위한 디바이스, 시스템 및 방법
JP2016514909A (ja) 酸化層を備える低コストインターポーザ
US10361165B2 (en) Microelectronic substrate having embedded trace layers with integral attachment structures
US9287347B2 (en) Metal-insulator-metal capacitor under redistribution layer
TWI694574B (zh) 電子封裝體及形成電氣封裝體之方法
JP2017513222A (ja) ウェハ反り低減のための応力軽減構造
US20180077803A1 (en) Passives in thin film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130116