CN101599476A - 薄型双面封装基板及其制造方法 - Google Patents

Abstract

一种薄型双面封装基板的制造方法，其步骤包含提供一载板；分别堆栈一第一导电层以及一第二导电层于载板的上、下表面；形成一通孔以贯通第一导电层以及载板，而未贯通第二导电层；设置一导电元件于通孔中以电性连接第一导电层以及第二导电层；形成所需的电路于第一导电层及/或第二导电层；堆栈一第一金属层于第一导电层及/或第二导电层；以及移除相对于一预定位置的载板以形成一芯片容置槽。同时亦揭露一种上述制造方法制备的封装基板。此封装基板可降低整体封装高度、增加散热效果以及避免水气侵入。

Description

薄型双面封装基板及其制造方法

技术领域

本发明是有关一种封装基板及其制造方法，特别是一种薄型化且双面布设电路的封装基板及其制造方法。

背景技术

请参照图1，一种现有的双面布设电路的封装基板是在一载板11的上、下表面设置导电层12、13，并于导电层12、13上形成所需的电路。再以一通孔14贯通载板11，并设置一导电元件15于通孔14中，即可使导电层12、13彼此电性连接。通孔14中另可填入树脂、绿漆等绝缘材料。导电层12、13的表面经金属表面处理形成一焊垫17，并形成阻焊层16(例如绿漆)于导电层12、13上并暴露出焊垫17。

如图1所示，芯片21固设于封装基板上，再以一引线22将芯片21与封装基板电性连接，最后以一封装体23包覆芯片21、引线22等元件即完成芯片的封装。然而，上述封装基板的结构具有以下的缺点。其一，阻焊层17与导电层12、13的金属表面以及载板11的表面容易因结合度不佳而剥离。其二，由于通孔14贯通载板11以及导电层12、13，因此，水气易自未被封装体包覆的载板11下层侵入，并沿着通孔14的侧壁移动至载板11上层而造成可靠度降低。此外，芯片21固设于封装基板上，芯片21下层的封装基板不仅阻隔了芯片21的散热途径，亦使得封装体积无法进一步薄型化。

综上所述，如何增进封装芯片的可靠度，并使封装体积薄型化，以及增加芯片的散热效果及布设电路的设计弹性便是目前极需努力的目标。

发明内容

针对上述问题，本发明目的之一是提供一种薄型双面封装基板及其制造方法，其是移除部份或全部载板以设置一芯片容置槽，使芯片设置其中以薄型化封装体积，并增进芯片散热效果。同时，通孔未贯通载板下层的导电层，使水气不会沿通孔的侧壁侵入载板上层以增进芯片封装的可靠度，以及增加布设电路的设计弹性。

为了达到上述目的，根据本发明一方面提供一种薄型双面封装基板，其包含一载板、至少一第一导电层、至少一第二导电层、一导电元件、一第一金属层以及至少一芯片容置槽。载板具有一第一表面、一第二表面以及一通孔，通孔贯通第一表面以及第二表面。第一导电层堆栈于第一表面，第二导电层堆栈于第二表面，其中，第二导电层覆盖通孔的一端开口。导电元件设置于通孔中，用以电性连接第一导电层以及第二导电层。第一金属层堆栈于第一导电层及/或第二导电层。芯片容置槽则是设置载板中，用以容置至少一芯片。

为了达到上述目的，根据本发明另一方面提供一种薄型双面封装基板的制造方法，其步骤包含提供一载板，其具有一第一表面以及一第二表面；堆栈一第一导电层于第一表面；堆栈一第二导电层于第二表面；形成一通孔以贯通第一导电层以及载板，而未贯通第二导电层；设置一导电元件于通孔中，用以电性连接第一导电层以及第二导电层；形成所需的电路于第一导电层及/或第二导电层；堆栈一第一金属层于第一导电层及/或第二导电层；以及移除相对于一预定位置的载板以形成至少一芯片容置槽，用以容置至少一芯片。

附图说明

以下将结合附图对本发明的具体实施例进行详细说明，以便更清楚理解本发明的目的、技术内容、特点及其所达成的功效，其中：

图1为显示现有的的一种封装基板的芯片封装结构的剖面示意图。

图2a至图2f为显示本发明一较佳实施例的薄型双面封装基板的制造方法的流程的剖面示意图，

图3a至图3c为本发明的薄型双面封装基板的芯片封装结构的示意图。

图4a至图4c为本发明的薄型双面封装基板的芯片封装结构的示意图。

具体实施方式

请参照图2a至图2f，说明本发明的一较佳实施例的薄型双面封装基板的制造方法的流程。请参照图2a，首先，提供一载板31，其具有一第一表面311以及一第二表面312。载板31的材料可为铜箔基板、绝缘材料、玻璃纤维预浸布或高分子材料等。第一表面311以及一第二表面312分别堆栈有一第一导电层32以及第二导电层33。第一导电层32以及第二导电层33的材料可为金属，较佳是为铜。

请参照图2b，以一通孔34贯通第一导电层32以及载板31的第一表面311及第二表面。需注意的是，通孔34并未贯通第二导电层33，因此，水气可被第二导电层33的阻隔而不会沿着通孔34的侧壁侵入载板31的上层。通孔34能够以适当的方式加以形成，例如等离子体法、激光钻孔法、深度控制法或光显影成孔法等。

请参照图2c，设置一导电元件35于通孔34中，使第一导电层32以及第二导电层33彼此电性连接。举例而言，设置导电元件35的方法能够以电镀铜、电镀金属、无电解电镀法，或是于通孔34中填入导电胶的方式来达成。

请参照图2d，移除部份第一导电层32及/或第二导电层33以形成所需的电路。需注意的是，依电路设计需求，第一导电层32及/或第二导电层33可为多层电路设计，而不限定其为单层电路。举例而言，若第一导电层32包含多层电路，则通孔34仅需贯通其中的一电路，使导电元件35可电性连接第一导电层32及第二导电层33即可。

接着，如图2e所示，于第一导电层32及/或第二导电层33的表面堆栈一第一金属层36。举例而言，第一金属层36可作为一焊垫，用以焊接引线以电性连接芯片与封装基板。第一金属层36能以金属表面处理的方法来达成。需注意的是，金属表面处理能够全面性的对第一导电层32以及第二导电层33所形成的电路进行处理。此外，亦能够以适当的方式来对选择的区域进行处理，例如影像转移法等。第一金属层36的材料可为金、镍、钯、锡、银或其组合。

最后，请参照图2f，移除一预定位置的载板31以形成一芯片容置槽37，用以供容置芯片之用，如此即完成本发明较佳实施例的薄型双面封装基板。芯片容置槽37能够以适当的方法加以形成，例如等离子体法、激光法、深度控制法、影像转移法或机械法等。需注意的是，芯片容置槽37的深度可由移除载板31的程度来加以控制。如图2f所示的封装基板，其完全移除相对于预定位置的载板31，使芯片容置槽37的底部即为第二导电层33，亦即芯片容置槽37的深度达到最大。

请参照图2f，说明本发明较佳实施例的薄型双面封装基板，其包含一载板31、至少一第一导电层32、至少一第二导电层33、一导电元件35、一第一金属层36以及一芯片容置槽37。载板31具有第一表面311、第二表面312以及一通孔34，通孔34并贯通第一表面311以及第二表面312。第一导电层32以及第二导电层33即分别堆栈于第一表面311以及第二表面312，其中，第二导电层33覆盖通孔34的一端开口，于此实施例中，第二导电层33亦即覆盖载板31第二表面312端的开口。导电元件35设置于通孔34中，使第一导电层32以及第二导电层33电性连接。第一金属层36堆栈于第一导电层32及/或第二导电层33。芯片容置槽37则是设置于载板31中，用以容置一芯片。

请参照图3a至图3c以及图4a至图4c，说明本发明薄型双面封装基板的多个实施例应用于芯片封装的结构。图3a所示的封装结构是以图2f所示的薄型双面封装基板进行封装而成。如图3a所示，芯片容置槽37的底部即为第二导电层33，因此，芯片21是固设于第二导电层33上，再以引线22焊接至第一金属层36以将芯片21与封装基板电性连接，最后以封装体23包覆芯片21以及引线22。由于芯片21固设于金属材质的第二导电层33上，芯片21运作时产生的热量可通过第二导电层33途径散出，因此可得到较佳的散热效果。此外，芯片21容置于芯片容置槽37中，因此整体的封装高度可进一步降低，亦即达到薄型化封装的效果。

请参照图3b，若芯片21为一发光二极管，可于芯片容置槽37的内壁形成一第二金属层38，例如电镀一铜层。第二金属层38即可作为发光二极管的反射层，以增进发光效率。较佳者，如图3c所示，可再以一金属表面处理，于第二金属层38上形成一第三金属层39，以增加反射效果。举例而言，第三金属层39的材料可为金、镍、钯、锡、银或其组合。

请参照图4a，如图所示的芯片容置槽37’未贯通载板31，亦即仅部份移除相对于预定位置的载板31，使芯片容置槽37’的底部仍为载板31。如图所示，芯片21固设于芯片容置槽37’底部的载板31，因此，相对于芯片容置槽37’下层的第二导电层33即非为必需者。相较于现有的技术，相对于芯片21下层的载板31厚度较薄，因此仍可得到较佳的散热效果。此外，亦可在芯片容置槽37’的内壁形成第二金属层38以及第三金属层39，作为发光二极管的反射层，以增加整体的发光效率，如图4b及图4c所示。

需注意的是，前述实施例是于载板上形成一芯片容置槽以容置一芯片加以说明，然而，亦可于载板上形成多个芯片容置槽，且每一芯片容置槽可容置一个至多个芯片来实现本发明。

综合上述，本发明的薄型双面封装基板及其制造方法，其是于封装基板中设置一芯片容置槽，以供芯片固设其中，因此可有效降低整体封装高度，达到薄型化封装的目的。且相对于芯片下层的载板厚度较薄，甚或是将芯片固设于金属材质的导电层上，因此有较佳的散热效果。此外，用以电性连接载板上下层的导电层的通孔未贯通下层的导电层，因此可阻隔水气沿着通孔侧壁侵入载板上层，以增加封装的可靠度。

以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟悉此项技术的人士能够了解本发明的内容并据以实施，当不能以其限定本发明的专利范围，即凡是根据本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (23)

1.一种薄型双面封装基板，包含：

一载板，其具有一第一表面、一第二表面以及一通孔，该通孔贯通该第一表面以及该第二表面；

至少一第一导电层，堆栈于该第一表面；

至少一第二导电层，堆栈于该第二表面，并覆盖该通孔的一端开口；

一导电元件，设置于该通孔中，用以电性连接该第一导电层以及该第二导电层；

一第一金属层，堆栈于该第一导电层及/或该第二导电层；以及

至少一芯片容置槽，设置于该载板中，用以容置至少一芯片。

2.根据权利要求1所述的薄型双面封装基板，其特征在于该芯片容置槽的底部是由该第二导电层或该载板所形成。

3.根据权利要求1所述的薄型双面封装基板，其特征在于该第一导电层被该通孔贯通。

4.根据权利要求1所述的薄型双面封装基板，其特征在于该第一导电层包含多层电路，其中至少一该电路被该通孔贯通。

5.根据权利要求1所述的薄型双面封装基板，其特征在于该载板的材料为铜箔基板、绝缘材料、玻璃纤维预浸布或高分子材料。

6.根据权利要求1所述的薄型双面封装基板，其特征在于该第一导电层以及该第二导电层的材料为金属或铜。

7.根据权利要求1所述的薄型双面封装基板，其特征在于该导电元件的材料为铜、金属材质或导电胶。

8.根据权利要求1所述的薄型双面封装基板，其特征在于该第一金属层材料为金、镍、钯、锡、银或其组合。

9.根据权利要求1所述的薄型双面封装基板，其特征在于还包含：

一第二金属层，设置于该芯片容置槽的内壁表面。

10.根据权利要求9所述的薄型双面封装基板，其特征在于还包含：

一第三金属层，设置于该第二金属层的表面，该第三金属层的材料为金、镍、钯、锡、银或其组合。

11.根据权利要求1所述的薄型双面封装基板，其特征在于该芯片为一发光二极管。

12.一种薄型双面封装基板的制造方法，其步骤包含：

提供一载板，其具有一第一表面以及一第二表面；

堆栈一第一导电层于该第一表面；

堆栈一第二导电层于该第二表面；

形成一通孔以贯通该第一导电层以及该载板，而未贯通该第二导电层；

设置一导电元件于该通孔中，用以电性连接该第一导电层以及该第二导电层；

形成所需的电路于该第一导电层及/或该第二导电层；

堆栈一第一金属层于该第一导电层及/或该第二导电层；以及

移除相对于一预定位置的该载板以形成至少一芯片容置槽，用以容置至少一芯片。

13.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于该芯片容置槽的底部是由该第二导电层或该载板所形成。

14.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于该芯片容置槽是以等离子体法、激光法、深度控制法、影像转移法或机械法所形成。

15.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于该通孔是以等离子体法、激光钻孔法、深度控制法或光显影成孔法所形成。

16.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于堆栈该第一金属层是以影像转移法来对选择的区域表面进行处理。

17.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于该载板的材料为铜箔基板、绝缘材料、玻璃纤维预浸布或高分子材料。

18.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于该第一导电层以及该第二导电层的材料为金属或铜。

19.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于设置该导电元件是以电镀铜、电镀金属、无电解电镀法或填入导电胶的方式来完成。

20.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于该第一金属层的材料为金、镍、钯、锡、银或其组合。

21.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于其步骤还包含：

电镀一第二金属层于该芯片容置槽的内壁表面。

22.根据权利要求21所述的薄型双面封装基板的制造方法，其特征在于其步骤还包含：

形成一第三金属层于该第二金属层的表面，该第三金属层的材料为金、镍、钯、锡、银或其组合。

23.根据权利要求12所述的薄型双面封装基板的制造方法，其特征在于该芯片为一发光二极管。

Images