CN113284863A - 一种用于芯片的嵌入式封装结构及其制作方法 - Google Patents

一种用于芯片的嵌入式封装结构及其制作方法 Download PDF

Info

Publication number
CN113284863A
CN113284863A CN202110774904.XA CN202110774904A CN113284863A CN 113284863 A CN113284863 A CN 113284863A CN 202110774904 A CN202110774904 A CN 202110774904A CN 113284863 A CN113284863 A CN 113284863A
Authority
CN
China
Prior art keywords
substrate
manufacturing
chip
packaging structure
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110774904.XA
Other languages
English (en)
Inventor
杨贵
郑亚平
陈春
武守坤
廖航
曹静静
樊廷慧
李波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kingbrother Technology Co ltd
Huizhou King Brother Circuit Technology Co Ltd
Original Assignee
Shenzhen Kingbrother Technology Co ltd
Huizhou King Brother Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kingbrother Technology Co ltd, Huizhou King Brother Circuit Technology Co Ltd filed Critical Shenzhen Kingbrother Technology Co ltd
Priority to CN202110774904.XA priority Critical patent/CN113284863A/zh
Publication of CN113284863A publication Critical patent/CN113284863A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种用于芯片的嵌入式封装结构，包括基板、衬底、胶体，基板上开设有容置槽，衬底安装于基板底部，芯片安装于容置槽内，使用塑模将胶体注塑于所述基板上或者直接使用绝缘胶膜压合于所述基板上；上述用于芯片的嵌入式封装结构的有益效果为：通过金线将芯片邦定于容置槽内，有效降低封装结构整体厚度，相应缩减终端产品体积或增加实现其他功能的空间；将衬底安置于基板的底部，提升封装可靠性，不仅提升了芯片衬底面的平整度而且可以根据衬底物料特性提升其他产品特性；降低过程报废成本，芯片和封装基板封装测试前可以实现独立检验，挑选良品进行封装测试，避免封装测试前的不良产品产生；实现多芯片封装（2.5D或3D封装）。

Description

一种用于芯片的嵌入式封装结构及其制作方法
技术领域
本发明涉及及半导体封装的技术领域，具体为一种用于芯片的嵌入式封装结构及其制作方法。
背景技术
目前的芯片封装一般有两种方法：1、芯片搭载在封装基板表面；2、芯片内埋在封装基板里面，上述两种方法都存在一定的缺陷。
第一种方法增加了封装体的整体厚度、对封装基板表面平整度要求高；第二种方法过程报废成本较高（芯片和封装载板任一不良，整体报废），加工难度极高，品质检验困难。
发明内容
基于此，有必要提供一种用于芯片的嵌入式封装结构及其制作方法。降低了封装结构的整体厚度、提升了封装可靠性、降低过程报废成本、实现多芯片封装。
一种用于芯片的嵌入式封装结构，包括基板、衬底、胶体，所述基板上开设有容置槽，所述衬底安装于所述基板底部，芯片安装于所述容置槽内，使用塑模将所述胶体注塑于所述基板上或者直接使用绝缘胶膜压合于所述基板上；
所述基板制作的方法为：
第一步、钻孔；
第二步、孔金属化；
第三步、内层线路制作；
第四部、叠层；
第五步、层间导通；
第六步、外层线路制作；
第七步、阻焊；
第八步、表面处理；
第九步、开设容置槽；
第十步、安置衬底。
在其中一个实施例中，
第一步、在基板上开设有容置槽；
第二步、将衬底安置于所述基板的底部；
第三步、通过金线将芯片邦定于所述容置槽内；
第四步、使用塑模将胶体注塑于所述基板上或者直接使用绝缘胶膜压合于所述基板上；
所述基板制作的方法为：
第一步、钻孔；
第二步、孔金属化；
第三步、内层线路制作；
第四部、叠层；
第五步、层间导通；
第六步、外层线路制作；
第七步、阻焊；
第八步、表面处理；
第九步、开设容置槽；
第十步、安置衬底。
在其中一个实施例中，所述内层线路制作的方法包括标准减成法或改良半加成法或半加成法中的一种。
在其中一个实施例中，所述标准减成法为：
第一步、压膜；
第二步、曝光；
第三步、显影；
第四步、蚀刻；
第五步、脱膜。
在其中一个实施例中，所述改良半加成法为：
第一步、开料；
第二步、减铜；
第三步、压膜；
第四步、曝光；
第五步、显影；
第六步、电镀；
第七步、脱膜；
第八步、褪底铜。
在其中一个实施例中，所述半加成法为：
第一步、开料；
第二步、种种子铜；
第三步、压膜；
第四步、曝光；
第五步、显影；
第六步、电镀；
第七步、脱膜；
第八步、褪种子铜。
在其中一个实施例中，所述层间导通的方法包括钻孔加孔金属化或铜柱导通的一种。
在其中一个实施例中，所述钻孔+孔金属化的方法为：
第一步、开料；
第二步、钻孔；
第三步、沉铜；
第四步、电镀铜。
在其中一个实施例中，所述铜柱导通的方法为：
第一步、开料；
第二步、压膜；
第三步、曝光显影；
第四步、铜柱电镀；
第五步、脱膜；
第六步、褪种子铜；
第七步、绝缘层压合；
第八步、研磨。
在其中一个实施例中，所述容置槽的开设方法包括激光切割或锣形或磨具冲切中的一种。
在其中一个实施例中，所述衬底为导电或绝缘材料。
上述用于芯片的嵌入式封装结构及其制作方法的有益效果为：通过金线将芯片邦定于容置槽内，有效降低封装结构整体厚度，相应缩减终端产品体积或增加实现其他功能的空间；将衬底安置于基板的底部，提升封装可靠性，不仅提升了芯片衬底面的平整度而且可以根据衬底物料特性提升其他产品特性；降低过程报废成本，芯片和封装基板封装测试前可以实现独立检验，挑选良品进行封装测试，避免封装测试前的不良产品产生；实现多芯片封装（2.5D或3D封装）。
附图说明
图1为本发明的用于芯片的嵌入式封装结构的单芯片封装结构的结构示意图；
图2为本发明的用于芯片的嵌入式封装结构的2.5D多芯片封装结构的结构示意图；
图3为本发明的用于芯片的嵌入式封装结构的3D多芯片封装结构的结构示意图；
图4为本发明的用于芯片的嵌入式封装结构的制作方法流程图；
图5为本发明的用于芯片的嵌入式封装结构的制作方法的基板制作方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接”与另一元件连接时，不存在中间元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
目前，通常封装基板的厚度为0.3mm，芯片厚度为0.15mm，常规封装技术（芯片搭载基板表面）封装后总厚度＞0.45mm，采用本申请的封装结构和封装方法，使封装结构的总厚度，0.3mm＜厚度＜0.45mm。
如图1、图2、图3、图5所示，一种用于芯片的嵌入式封装结构，包括基板100、衬底200、胶体300，所述基板100上开设有容置槽110，所述衬底200安置于所述基板100底部，芯片400安装于所述容置槽110内，使用塑模将所述胶体300注塑于所述基板100上或者直接使用绝缘胶膜压合于所述基板100上；
所述基板制作的方法为：
第一步、钻孔；
第二步、孔金属化；
第三步、内层线路制作；
第四部、叠层；
第五步、层间导通；
第六步、外层线路制作；
第七步、阻焊；
第八步、表面处理；
第九步、开设容置槽；
第十步、安置衬底。
如图4所示，在其中一个实施例中，
第一步、在基板100上开设有容置槽110；
第二步、将衬底200安置于所述基板100的底部；
第三步、通过金线将芯片400邦定于所述容置槽110内；
第四步、使用塑模将胶体300注塑于所述基板100上或者直接使用绝缘胶膜压合于所述基板100上；
所述基板制作的方法为：
第一步、钻孔；
第二步、孔金属化；
第三步、内层线路制作；
第四部、叠层；
第五步、层间导通；
第六步、外层线路制作；
第七步、阻焊；
第八步、表面处理；
第九步、开设容置槽；
第十步、安置衬底。
在其中一个实施例中，所述内层线路制作的方法包括标准减成法或改良半加成法或半加成法中的一种。
在其中一个实施例中，所述标准减成法为：
第一步、压膜；
第二步、曝光；
第三步、显影；
第四步、蚀刻；
第五步、脱膜。
在其中一个实施例中，所述改良半加成法为：
第一步、开料；
第二步、减铜；
第三步、压膜；
第四步、曝光；
第五步、显影；
第六步、电镀；
第七步、脱膜；
第八步、褪底铜。
在其中一个实施例中，所述半加成法为：
第一步、开料；
第二步、种种子铜；
第三步、压膜；
第四步、曝光；
第五步、显影；
第六步、电镀；
第七步、脱膜；
第八步、褪种子铜。
在其中一个实施例中，所述层间导通的方法包括钻孔+孔金属化或铜柱导通的一种。
在其中一个实施例中，所述钻孔+孔金属化的方法为：
第一步、开料；
第二步、钻孔；
第三步、沉铜；
第四步、电镀铜。
在其中一个实施例中，所述铜柱导通的方法为：
第一步、开料；
第二步、压膜；
第三步、曝光显影；
第四步、铜柱电镀；
第五步、脱膜；
第六步、褪种子铜；
第七步、绝缘层压合；
第八步、研磨。
在其中一个实施例中，所述容置槽110的开设方法包括激光切割或锣形或磨具冲切中的一种。
在其中一个实施例中，所述衬底200为导电或绝缘材料。
在制作基板100时根据线宽线距要求选择对应的线路制作工艺
实施例1：线宽/线距≥40um时选择标准减成法蚀刻工艺
第一步、开料；
第二步、钻孔；
第三步、孔金属化；
第四步、压膜；
第五步、曝光；
第六步、显影；
第七步、蚀刻；
第八步、脱膜；
第九步、层间导通；
第十步、外层线路制作；
第十一步、阻焊；
第十二步、表面处理；
第十三步、开设容置槽；
第十四步、安置衬底。
减成法是最早出现的PCB板制作的传统工艺，也是应用较为成熟的制造工艺，一般采用光敏性抗蚀材料来完成图形转移，并利用该材料来保护不需蚀刻去除的区域，随后采用酸性或碱性蚀刻药水将未保护区域的铜层去除。
实施例2：线宽/线距≥15um时选择MSAP（改良半加成工艺）
第一步、开料；
第二步、钻孔；
第三步、孔金属化；
第四步、减铜；
第五步、压膜；
第六步、曝光；
第七步、显影；
第八步、电镀；
第九步、脱膜；
第十步、褪底铜；
第十一步、层间导通；
第十二步、外层线路制作；
第十三步、阻焊；
第十四步、表面处理；
第十五步、开设容置槽；
第十六步、安置衬底。
改良型半加成法是基于半加成工艺的基础上改进，关键在于导通铜层的区别，改良型半加成法上的基板导通薄铜层是由原基铜减铜产生，改良型半加成法相比于加成法得到的铜层线路的附着力要好，相比于加成法，改良型半加成法在生产产品的良率上大幅度提高，使生产成本下降。
实施例3：线宽/线距＜15um时选择SAP（半加成工艺）；
第一步、开料；
第二步、钻孔；
第三步、孔金属化；
第四步、种种子铜；
第五步、压膜；
第六步、曝光；
第七步、显影；
第八步、电镀；
第九步、脱膜；
第十步、褪种子铜；
第十一步、层间导通；
第十二步、外层线路制作；
第十三步、阻焊；
第十四步、表面处理；
第十五步、开设容置槽；
第十六步、安置衬底。
半加成法工艺首先在绝缘基板上制作导通铜层，然后将不需要电镀的区域保护起来形成线路图形，然后进行电镀加成，接下来通过闪蚀将保护起来的导通铜层去除，留下来的就是需要的铜层线路。
进一步地，为了保证产品的可靠性，采用铜柱导通的方法实现层间导通。
具体方法为：
第一步、开料；
第二步、压膜；
第三步、曝光显影；
第四步、铜柱电镀；
第五步、脱膜；
第六步、褪种子铜；
第七步、绝缘层压合；
第八步、研磨。
先在芯板上电镀加成铜柱，然后压合绝缘层，再通过研磨露出铜柱，最后在绝缘层上加成线路以露出的铜柱顶部为导通点完成高密度布线。此工艺电气性能好，且能满足高密度的孔上孔、孔盘合一的设计，保证产品的可靠性。
进一步地，在制作的基板100材质硬度偏高时，无法选择磨具冲切的方法，锣形的方式也不易控制，优先选择激光切割的方法。
进一步地，在进行封装结构的制作时，根据需求选择对应的衬底200和粘结物料：
（1）如需衬底200导通接地，则选择导电胶材料或金属衬底；
（2）无需衬底200导通接地，则选择常规压敏胶或其他不导电胶系及不导通衬底，例如陶瓷或其他不导通材料。
压合方式可以根据粘结材料特性选择真空压合、快压、层压等压合方式，根据压合方式需求考虑是否增加烘烤。
这样，用于芯片的嵌入式封装结构及其制作方法的有益效果为：通过金线将芯片邦定于容置槽内，有效降低封装结构整体厚度，相应缩减终端产品体积或增加实现其他功能的空间；将衬底安置于基板的底部，提升封装可靠性，不仅提升了芯片衬底面的平整度而且可以根据衬底物料特性提升其他产品特性；降低过程报废成本，芯片和封装基板封装测试前可以实现独立检验，挑选良品进行封装测试，避免封装测试前的不良产品产生；实现多芯片封装（2.5D或3D封装）。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种用于芯片的嵌入式封装结构，其特征在于：包括基板、衬底、胶体，所述基板上开设有容置槽，所述衬底安置于所述基板底部，芯片安装于所述容置槽内，使用塑模将所述胶体注塑于所述基板上或者直接使用绝缘胶膜压合于所述基板上；
所述基板制作的方法为：
第一步、钻孔；
第二步、孔金属化；
第三步、内层线路制作；
第四部、叠层；
第五步、层间导通；
第六步、外层线路制作；
第七步、阻焊；
第八步、表面处理；
第九步、开设容置槽；
第十步、安置衬底。
2.一种用于芯片的嵌入式封装结构的制作方法，其特征在于：
第一步、在基板上开设有容置槽；
第二步、将衬底安置于所述基板的底部；
第三步、通过金线将芯片邦定于所述容置槽内；
第四步、使用塑模将胶体注塑于所述基板上或者直接使用绝缘胶膜压合于所述基板上；
所述基板制作的方法为：
第一步、钻孔；
第二步、孔金属化；
第三步、内层线路制作；
第四部、叠层；
第五步、层间导通；
第六步、外层线路制作；
第七步、阻焊；
第八步、表面处理；
第九步、开设容置槽；
第十步、安置衬底。
3.根据权利要求2所述的一种用于芯片的嵌入式封装结构的制作方法，其特征在于：所述内层线路制作的方法包括标准减成法或改良半加成法或半加成法中的一种。
4.根据权利要求3所述的一种用于芯片的嵌入式封装结构的制作方法，其特征在于：所述标准减成法为：
第一步、压膜；
第二步、曝光；
第三步、显影；
第四步、蚀刻；
第五步、脱膜。
5.根据权利要求3所述的一种用于芯片的嵌入式封装结构的制作方法，其特征在于：所述改良半加成法为：
第一步、开料；
第二步、减铜；
第三步、压膜；
第四步、曝光；
第五步、显影；
第六步、电镀；
第七步、脱膜；
第八步、褪底铜。
6.根据权利要求3所述的一种用于芯片的嵌入式封装结构的制作方法，其特征在于：所述半加成法为：
第一步、开料；
第二步、种种子铜；
第三步、压膜；
第四步、曝光；
第五步、显影；
第六步、电镀；
第七步、脱膜；
第八步、褪种子铜。
7.根据权利要求2所述的一种用于芯片的嵌入式封装结构的制作方法，其特征在于：所述层间导通的方法包括钻孔+孔金属化或铜柱导通的一种。
8.根据权利要求7所述的一种用于芯片的嵌入式封装结构的制作方法，其特征在于：所述钻孔+孔金属化的方法为：
第一步、开料；
第二步、钻孔；
第三步、沉铜；
第四步、电镀铜。
9.根据权利要求7所述的一种用于芯片的嵌入式封装结构的制作方法，其特征在于：所述铜柱导通的方法为：
第一步、开料；
第二步、压膜；
第三步、曝光显影；
第四步、铜柱电镀；
第五步、脱膜；
第六步、褪种子铜；
第七步、绝缘层压合；
第八步、研磨。
10.根据权利要求2所述一种用于芯片的嵌入式封装结构的制作方法，其特征在于：所述容置槽的开设方法包括激光切割或锣形或磨具冲切中的一种。
11.根据权利要求2所述一种用于芯片的嵌入式封装结构的制作方法，其特征在于：所述衬底为导电或绝缘材料。
CN202110774904.XA 2021-07-09 2021-07-09 一种用于芯片的嵌入式封装结构及其制作方法 Pending CN113284863A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110774904.XA CN113284863A (zh) 2021-07-09 2021-07-09 一种用于芯片的嵌入式封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110774904.XA CN113284863A (zh) 2021-07-09 2021-07-09 一种用于芯片的嵌入式封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN113284863A true CN113284863A (zh) 2021-08-20

Family

ID=77286557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110774904.XA Pending CN113284863A (zh) 2021-07-09 2021-07-09 一种用于芯片的嵌入式封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113284863A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398149A (zh) * 2001-07-18 2003-02-19 Lg电子株式会社 具有散热元件的印刷电路板,其制作方法和包含它的器件
US20070200748A1 (en) * 2006-02-15 2007-08-30 Infineon Technologies Ag Semiconductor Device for an Ultra Wideband Standard for Ultra-High-Frequency Communication, and Method for Producing the Same
CN101599476A (zh) * 2008-06-04 2009-12-09 台湾应解股份有限公司 薄型双面封装基板及其制造方法
CN108575048A (zh) * 2018-06-27 2018-09-25 宁波华远电子科技有限公司 一种高导热封装基板及其制备方法
CN110035621A (zh) * 2019-05-23 2019-07-19 广东华祐新材料有限公司 一种用于电路板自动生产设备的固化装置
CN110536564A (zh) * 2019-08-30 2019-12-03 宁波华远电子科技有限公司 一种凸台作为焊盘的电路板的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398149A (zh) * 2001-07-18 2003-02-19 Lg电子株式会社 具有散热元件的印刷电路板,其制作方法和包含它的器件
US20070200748A1 (en) * 2006-02-15 2007-08-30 Infineon Technologies Ag Semiconductor Device for an Ultra Wideband Standard for Ultra-High-Frequency Communication, and Method for Producing the Same
CN101599476A (zh) * 2008-06-04 2009-12-09 台湾应解股份有限公司 薄型双面封装基板及其制造方法
CN108575048A (zh) * 2018-06-27 2018-09-25 宁波华远电子科技有限公司 一种高导热封装基板及其制备方法
CN110035621A (zh) * 2019-05-23 2019-07-19 广东华祐新材料有限公司 一种用于电路板自动生产设备的固化装置
CN110536564A (zh) * 2019-08-30 2019-12-03 宁波华远电子科技有限公司 一种凸台作为焊盘的电路板的制作方法

Similar Documents

Publication Publication Date Title
US10490478B2 (en) Chip packaging and composite system board
JP6436396B2 (ja) 半導体パッケージング用の多層基板および多層基板を製造する方法
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US7271035B2 (en) Manufacturing method for resin sealed semiconductor device
CN105280601A (zh) 封装结构及封装基板结构
CN107546184B (zh) 半导体封装体及其制造方法
US9236364B2 (en) Package carrier and manufacturing method thereof
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
CN105101636A (zh) 印刷电路板、其制造方法及具有印刷电路板的堆叠封装件
JPH10163406A (ja) 半導体パッケージングのためのカラム・グリッド・アレーおよび方法
KR20150135048A (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
US20070267759A1 (en) Semiconductor device with a distributed plating pattern
US6207354B1 (en) Method of making an organic chip carrier package
US6110650A (en) Method of making a circuitized substrate
CN101501842B (zh) 半导体封装及其制造方法
CN113284863A (zh) 一种用于芯片的嵌入式封装结构及其制作方法
US20070029656A1 (en) Semiconductor device
CN114883201A (zh) Aqfn制造方法
US20050051905A1 (en) Semiconductor component having a plastic housing and methods for its production
CN113035845A (zh) 具有天线的封装结构及其制作方法
TWI795959B (zh) 表面黏著式功率半導體封裝元件及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210820

RJ01 Rejection of invention patent application after publication