JP6848209B2 - 実装基板及びそれを備える電子機器 - Google Patents
実装基板及びそれを備える電子機器 Download PDFInfo
- Publication number
- JP6848209B2 JP6848209B2 JP2016097082A JP2016097082A JP6848209B2 JP 6848209 B2 JP6848209 B2 JP 6848209B2 JP 2016097082 A JP2016097082 A JP 2016097082A JP 2016097082 A JP2016097082 A JP 2016097082A JP 6848209 B2 JP6848209 B2 JP 6848209B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- recess
- hole
- electrode portion
- normal direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 288
- 238000000034 method Methods 0.000 claims description 37
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 67
- 230000004048 modification Effects 0.000 description 33
- 238000012986 modification Methods 0.000 description 33
- 238000007747 plating Methods 0.000 description 27
- 239000010408 film Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 239000011148 porous material Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007736 thin film deposition technique Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本開示の実施形態は、実装基板及びそれを備える電子機器に関する。
第１面及び第２面を含む基板と、基板に設けられた複数の孔と、基板の第１面側から第２面側へ至るように孔の内部に設けられた電極部と、を備える部材、いわゆる貫通電極基板が、様々な用途で利用されている（例えば、特許文献１参照）。貫通電極基板は、コンデンサ等の素子を実装されることにより、実装基板として構成されることがある。なお、以下の記載において、孔の内部に設けられた電極部のことを、孔電極部と称することもある。
貫通電極基板上に素子を備える従来の実装基板では、素子が貫通電極基板に対して突出するため、実装基板の厚さが増加する。そのため、装置に組み込まれた際に、装置の低背化を阻害する虞がある。特に、貫通電極基板上の素子を覆うように樹脂等の層が設けられる場合があるが、この場合には、素子の高さよりも厚い層を設ける必要があり、実装基板の厚さが大きく嵩んでしまう。このような場合には、装置の低背化が大きく阻害される虞がある。なお、低背化とは、部品等の高さ或いは厚さを極力抑制することを意味する。
本開示の実施形態は、このような点を考慮してなされたものであり、基板上の素子によってその厚さが増加することを抑制することができる実装基板及びそれを備える電子機器を提供することを目的とする。
本開示の一実施形態は、
第１面及び前記第１面の反対側に位置する第２面を含む基板と、
前記基板上の第１素子と、
を備え、
前記基板は、前記第１面側の第１凹部と、前記第１凹部から前記基板を貫通する第１孔と、前記第１孔の内部の孔電極部と、を有し、
前記第１素子は、前記第１孔の前記孔電極部に接続された状態で前記第１凹部内に位置し、
前記第２面から前記第１面に向けた前記基板の法線方向における前記第１素子の位置が前記第１面以下となっている、実装基板、である。
第１面及び前記第１面の反対側に位置する第２面を含む基板と、
前記基板上の第１素子と、
を備え、
前記基板は、前記第１面側の第１凹部と、前記第１凹部から前記基板を貫通する第１孔と、前記第１孔の内部の孔電極部と、を有し、
前記第１素子は、前記第１孔の前記孔電極部に接続された状態で前記第１凹部内に位置し、
前記第２面から前記第１面に向けた前記基板の法線方向における前記第１素子の位置が前記第１面以下となっている、実装基板、である。
前記第１凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有していてもよい。
前記第１孔は、前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に形成されており、前記第１凹部における少なくとも前記第１部分及び前記第２部分に形成された前記第１孔には、前記孔電極部が設けられていてもよい。
前記実装基板は、前記第１凹部内に、複数の前記第１素子を備え、前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に、前記第１素子が配置され、対応する前記孔電極部に接続されていてもよい。
前記第１素子の前記１面側の端部と前記第１面との前記基板の法線方向における位置の差が、５０μｍ以下であってもよい。この位置の差は、３０μｍ以下であることが好ましい。
本開示の一実施形態にかかる実装基板は、前記基板上の第２素子をさらに備え、前記基板は、前記第２面側の第２凹部と、前記第２凹部から前記基板を貫通する第２孔と、前記第２孔の内部の孔電極部と、をさらに有し、前記第２素子は、前記第２孔の前記孔電極部に接続された状態で前記第２凹部内に位置し、前記第１面から前記第２面に向けた前記基板の法線方向における前記第２素子の位置が前記第２面以下となっていてもよい。
前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、少なくとも一部で互いに重なるように形成されていてもよい。
前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、互いに重ならないように形成されていてもよい。
前記第２凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有していてもよい。
前記第２孔は、前記第２凹部における少なくとも前記第１部分及び前記第２部分の各々に形成されており、前記第２凹部における少なくとも前記第１部分及び前記第２部分に形成された前記第２孔には、前記孔電極部が設けられていてもよい。
前記実装基板は、前記第２凹部に、複数の前記第２素子を備え、前記第２凹部における少なくとも前記第１部分及び前記第２部分の各々に、前記第２素子が配置され、対応する前記孔電極部に接続されていてもよい。
前記第２素子の前記２面側の端部と前記第２面との前記基板の法線方向における位置の差が、５０μｍ以下であってもよい。この位置の差は、３０μｍ以下であることが好ましい。
本開示の一実施形態にかかる実装基板は、前記基板上の第２素子をさらに備え、前記基板は、前記第２面側の第２凹部をさらに有しており、前記第２素子は、前記第２凹部内に位置し、前記第１面から前記第２面に向けた前記基板の法線方向における前記第２素子の位置が前記第２面以下となっていてもよい。
前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、少なくとも一部で互いに重なるように形成され、前記第１孔は、前記第１凹部と前記第２凹部とが重なる部分で、前記第１凹部から前記第２凹部に貫通しており、前記第１素子と前記第２素子とが、前記第１孔の前記孔電極部によって接続されていてもよい。
また本開示の一実施形態は、第１面及び前記第１面の反対側に位置する第２面を含む基板と、前記基板上の第１素子と、を備え、前記基板は、前記第１面側の第１凹部と、前記第１凹部から前記基板を貫通する第１孔と、前記第１孔の内部の孔電極部と、を有し、前記第１素子は、前記第１孔の前記孔電極部に接続された状態で前記第１凹部内に位置し、前記第２面から前記第１面に向けた前記基板の法線方向における前記第１素子の位置が前記第１面以下となっている、実装基板を含む、電子機器、である。
前記第１凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有していてもよい。
前記第１孔は、前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に形成されており、前記第１凹部における少なくとも前記第１部分及び前記第２部分に形成された前記第１孔には、前記孔電極部が設けられていてもよい。
前記実装基板は、前記第１凹部に、複数の前記第１素子を備え、前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に、前記第１素子が配置され、対応する前記孔電極部に接続されていてもよい。
前記第１素子の前記１面側の端部と前記第１面との前記基板の法線方向における位置の差が、５０μｍ以下であってもよい。この位置の差は、３０μｍ以下であることが好ましい。
前記実装基板は、前記基板上の第２素子をさらに備え、前記基板は、前記第２面側の第２凹部と、前記第２凹部から前記基板を貫通する第２孔と、前記第２孔の内部の孔電極部と、をさらに有し、前記第２素子は、前記第２孔の前記孔電極部に接続された状態で前記第２凹部内に位置し、前記第１面から前記第２面に向けた前記基板の法線方向における前記第２素子の位置が前記第２面以下となっていてもよい。
本開示の実施形態によれば、基板上の素子によってその厚さが増加することを抑制することができる実装基板及びそれを備える電子機器を提供することができる。
以下、本開示の実施形態に係る実装基板及びそれを備える電子機器について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は一例であって、特定の限定が生じるように解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」などの用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
以下、図１乃至図９を参照して、本開示の実施形態について説明する。
＜実装基板＞
図１は、実施形態に係る実装基板１を示す平面図である。図１に示すように、実装基板１は、貫通電極基板１０と、複数の第１素子１００と、を備えている。以下、貫通電極基板１０及び複数の第１素子１００について詳述する。
図１は、実施形態に係る実装基板１を示す平面図である。図１に示すように、実装基板１は、貫通電極基板１０と、複数の第１素子１００と、を備えている。以下、貫通電極基板１０及び複数の第１素子１００について詳述する。
貫通電極基板
まず、図１乃至図３を参照して、本実施形態に係る貫通電極基板１０について説明する。図２は、図１のＩＩ−ＩＩ線に沿う実装基板１の断面図であり、図３は、図２の拡大図であって、実装基板１の後述する孔電極部２２の周辺を拡大して示す断面図である。なお、図２及び図３では、説明の便宜上、第１素子１００の断面のハッチングを省略している。
まず、図１乃至図３を参照して、本実施形態に係る貫通電極基板１０について説明する。図２は、図１のＩＩ−ＩＩ線に沿う実装基板１の断面図であり、図３は、図２の拡大図であって、実装基板１の後述する孔電極部２２の周辺を拡大して示す断面図である。なお、図２及び図３では、説明の便宜上、第１素子１００の断面のハッチングを省略している。
貫通電極基板１０は、基板１２、基板１２に設けられた複数の第１孔２０Ａ、及び、第１孔２０Ａの内部の孔電極部２２を備える。第１孔２０Ａは、基板１２の第１面１３側の第１凹部１６から基板１２を貫通している。また、図３に示すように、貫通電極基板１０は、基板１２の第１面１３側、詳しくは後述する第１凹部１６の底面１６Ｂ側に設けられた第１面側電極部３１と、基板１２の第２面１４側に設けられた第２面側電極部３６と、を更に備えている。
以下、貫通電極基板１０の各構成要素について説明する。
（基板）
基板１２は、第１面１３及び第１面１３の反対側に位置する第２面１４を含んでいる。また基板１２は、第１面１３側の複数の第１凹部１６を更に含んでいる。第１凹部１６は、第１面１３側からへこむように形成されている。基板１２は、一定の絶縁性を有する材料から構成されている。例えば、基板１２は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板１２は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を含んでいてもよい。
基板１２は、第１面１３及び第１面１３の反対側に位置する第２面１４を含んでいる。また基板１２は、第１面１３側の複数の第１凹部１６を更に含んでいる。第１凹部１６は、第１面１３側からへこむように形成されている。基板１２は、一定の絶縁性を有する材料から構成されている。例えば、基板１２は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板１２は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を含んでいてもよい。
基板１２の第１面１３及び第２面１４は、互いに平行に延びており、これら第１面１３及び第２面１４が延び拡がる方向を、以下では、基板１２の平面方向と称する。また、基板１２の平面方向に直交する方向を、基板１２の法線方向と称する。本実施形態では、第１凹部１６のそれぞれが、図１に示すように、基板１２の法線方向に沿って基板１２を見た場合に、矩形状となっている。詳しくは、第１面１３との境界を規定する第１凹部１６の縁部分が、矩形状となっている。
第１凹部１６は、底面１６Ｂと、底面１６Ｂの外周縁から第１面１３まで立ち上がる側壁面１６Ｓと、を有し、底面１６Ｂも矩形状となっている。図示の例では、側壁面１６Ｓが、底面１６Ｂから第１面１３に向けて延びるに従い、平面方向で底面１６Ｂに対して外側に延びる傾斜状となっている。これにより、第１凹部１６の基板１２の平面方向に沿う断面は、底面１６Ｂから第１面１３に向けて次第に大きくなっている。なお、本実施形態における第１面１３は、基板１２の法線方向における一方側の面であって、基板１２の平面方向に沿って延び拡がる、第１凹部１６を含まない面を意味する。
第１凹部１６における底面１６Ｂは、本実施形態において、基板１２の平面方向に沿って延びており、実質的に平坦状となっている。そのため、第１凹部１６の深さは、本実施形態において、実質的に一定となっている。図示するように第１凹部１６には、第１素子１００が収容される。基板１２の厚さは特に限られないが、収容する第１素子１００の大きさや、基板１２の剛性、加工性、透過性等を考慮して、選択されればよい。また第１凹部１６の数は、特に限られるものでなく、基板１２上に１つだけ設けられてもよい。なお、図２及び図３においては、第１凹部１６の断面形状が、整った台形形状となっているが、実際に加工される第１凹部１６は、底面１６Ｂに凹凸形状が多く含まれる場合がある。底面１６Ｂを平坦状に形成する場合に、その加工に起因して意図しない凹凸形状が底面１６Ｂに含まれた場合であっても、これら凹凸形状が意図をもって加工されたものではないときには、底面１６Ｂの深さは、実質的に一定となっていると解釈されるものとする。
また本実施形態において、基板１２は、図１に示すように、透明で且つ矩形状となっており、互いに対向する一対の辺の一方の辺側及び他方の辺側のそれぞれに、第１凹部１６が設けられている。そして基板１２は、その互いに対向する一対の辺の一方の辺側の第１凹部１６と他方の辺側の第１凹部１６との間に、無孔領域１７を有する。
（孔）
第１孔２０Ａは、第１凹部１６の底面１６Ｂから第２面１４に至るよう基板１２に設けられる。言い換えると、第１孔２０Ａは、第１凹部１６の底面１６Ｂから基板１２を貫通している。図示の例では、第１孔２０Ａが、一つの第１凹部１６内に４つ設けられているが、このような数は、特に限られるものではない。第１孔２０Ａの直径は、例えば２０μｍ以上且つ１５０μｍ以下の範囲内であってもよいが、特に限られるものではない。
第１孔２０Ａは、第１凹部１６の底面１６Ｂから第２面１４に至るよう基板１２に設けられる。言い換えると、第１孔２０Ａは、第１凹部１６の底面１６Ｂから基板１２を貫通している。図示の例では、第１孔２０Ａが、一つの第１凹部１６内に４つ設けられているが、このような数は、特に限られるものではない。第１孔２０Ａの直径は、例えば２０μｍ以上且つ１５０μｍ以下の範囲内であってもよいが、特に限られるものではない。
（孔電極部）
孔電極部２２は、第１孔２０Ａの内部に設けられた、導電性を有する部材である。例えば、孔電極部２２は、図２及び図３に示すように、第１凹部１６の底面１６Ｂ側から第２面１４側まで至るように第１孔２０Ａの側壁２１Ａに沿って延びる導電層である。孔電極部２２は、図３に示すように、基板１２の第１面１３側に設けられた第１面側電極部３１と、基板１２の第２面１４側に設けられた第２面側電極部３６とを、第１孔２０Ａを介して電気的に接続する。なお、本実施の形態における「第１孔２０Ａの内部」という記載は、図２６においてドットを付して示した部分を意味する。
孔電極部２２は、第１孔２０Ａの内部に設けられた、導電性を有する部材である。例えば、孔電極部２２は、図２及び図３に示すように、第１凹部１６の底面１６Ｂ側から第２面１４側まで至るように第１孔２０Ａの側壁２１Ａに沿って延びる導電層である。孔電極部２２は、図３に示すように、基板１２の第１面１３側に設けられた第１面側電極部３１と、基板１２の第２面１４側に設けられた第２面側電極部３６とを、第１孔２０Ａを介して電気的に接続する。なお、本実施の形態における「第１孔２０Ａの内部」という記載は、図２６においてドットを付して示した部分を意味する。
孔電極部２２の構成の一例について、図３を参照して説明する。図３に示すように、孔電極部２２は、第１孔２０Ａの側壁２１Ａ上に設けられた導電層を含む。導電層が導電性を有する限りにおいて、導電層の形成方法は特には限定されない。例えば、導電層は、蒸着法やスパッタリング法などの物理成膜法で形成されていてもよく、化学成膜法やめっき法で形成されていてもよい。また、導電層は、１つの層から構成されていてもよく、若しくは、複数の層を含んでいてもよい。本実施の形態においては、孔電極部２２の導電層が、シード層４１と、シード層４１上に設けられためっき層４２と、を含む例について説明する。
シード層４１は、めっき層４２を形成するめっき工程の際に、めっき液中の金属イオンを析出させてめっき層４２を成長させるための土台となる、導電性を有する層である。シード層４１の材料としては、好ましくは、基板１２の材料に対する高い密着性を有する導電性材料が用いられる。例えば、シード層４１の材料として、チタン、モリブデン、タングステン、タンタル、ニッケル、クロム、アルミニウム、これらの化合物、これらの合金など、又はこれらを積層したものを使用することができる。
シード層４１に堆積されるめっき層４２が銅を含む場合、シード層４１の材料としては、好ましくは、銅が基板１２の内部に拡散することを抑制する材料を使用する。例えば、窒化チタン、窒化モリブデン、窒化タンタル等、又はこれらを積層したものを用いることができる。シード層４１の厚さは、例えば、２０ｎｍ以上且つ５００ｎｍ以下の範囲内である。なお、シード層４１は、スパッタリング法又は蒸着法で形成されてもよい。
めっき層４２は、孔電極部２２の導電性を高めるためにシード層４１上に設けられる、導電性を有する層である。めっき層４２の材料としては、好ましくは、シード層４１に対する高い密着性を有し、且つ高い導電性を有する導電性材料が用いられる。例えば、めっき層４２の材料として、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。めっき層４２の厚さは、例えば、１μｍ以上且つ１０μｍ以下の範囲内である。
めっき層４２の厚みは、孔電極部２２に対して求められる導電性に応じて定められる。例えば、孔電極部２２が電源ラインや接地ラインを導通させるための部材である場合、十分な厚さを有するめっき層４２が用いられる。また、孔電極部２２が微弱な電気信号を導通させるための部材である場合、小さな厚みを有するめっき層４２を用いてもよい。又は、図示はしないが、めっき層４２を設けることなくシード層４１のみを第１孔２０Ａに設けてもよい。
図２及び図３に示すように、孔電極部２２のめっき層４２は、第１孔２０Ａの内部に中空部２３が形成されるようにシード層４１上に設けられていてもよい。中空部２３とは、第１孔２０Ａの内部の領域のうちシード層４１やめっき層４２などの固体が存在しない領域のことである。また、孔電極部２２は、第１孔２０Ａの内部の全域に充填されていてもよい。なお、めっき層４２を形成する際のめっき法は、電解めっきであってもよいし、無電解めっきであってもよい。
（電極部）
第１面側電極部３１及び第２面側電極部３６はそれぞれ、貫通電極基板１０のうち、貫通電極基板１０に取り付けられる素子や、貫通電極基板１０が取り付けられるフレキシブルプリント基板などの別の基板の端子に接続される部分であり、パッドやランドとも称される部分である。本実施形態では、第１面側電極部３１が、第１素子１００に接続されるようになっている。第１面側電極部３１は、第１凹部１６の底面１６Ｂにおいて貫通電極基板１０の表面に露出している。また、第２面側電極部３６は、基板１２の第２面１４側において貫通電極基板１０の表面に露出している。電極部３１，３６の材料としては、金属など、導電性を有する材料が用いられる。例えば、電極部３１，３６は、金を含むめっき液を基板１２に供給することによって形成される金めっき層を含む。本例では、電極部３１，３６が、孔電極部２２と同時に形成され、孔電極部２２と一体となっている。
第１面側電極部３１及び第２面側電極部３６はそれぞれ、貫通電極基板１０のうち、貫通電極基板１０に取り付けられる素子や、貫通電極基板１０が取り付けられるフレキシブルプリント基板などの別の基板の端子に接続される部分であり、パッドやランドとも称される部分である。本実施形態では、第１面側電極部３１が、第１素子１００に接続されるようになっている。第１面側電極部３１は、第１凹部１６の底面１６Ｂにおいて貫通電極基板１０の表面に露出している。また、第２面側電極部３６は、基板１２の第２面１４側において貫通電極基板１０の表面に露出している。電極部３１，３６の材料としては、金属など、導電性を有する材料が用いられる。例えば、電極部３１，３６は、金を含むめっき液を基板１２に供給することによって形成される金めっき層を含む。本例では、電極部３１，３６が、孔電極部２２と同時に形成され、孔電極部２２と一体となっている。
素子
第１素子１００は、図３に示すように、素子本体１０１と、素子本体１０１に設けられた接続電極部１０２と、を有し、接続電極部１０２によって第１面側電極部３１に電気的に接続されている。図３において、符号Ｈ１で示す実線は、基板１２の、その法線方向における第１面１３の位置を示している。図３から明らかなように、第１素子１００は、第２面１４から第１面１３に向けた基板１２の法線方向におけるその位置が第１面１３以下となるように、第１凹部１６内に位置して収容されている。なお、「第１面１３以下となる」状態とは、第２面１４から第１面１３に向けた基板１２の法線方向で、第１素子１００の素子本体１０１における上面１００Ｕの位置が、第１面１３の位置と同等になっているか、若しくは、第１面１３の位置よりも小さくなっていることを意味している。また、本実施形態における「第１凹部１６内」という記載は、図２７においてドットを付して示した部分を意味する。
第１素子１００は、図３に示すように、素子本体１０１と、素子本体１０１に設けられた接続電極部１０２と、を有し、接続電極部１０２によって第１面側電極部３１に電気的に接続されている。図３において、符号Ｈ１で示す実線は、基板１２の、その法線方向における第１面１３の位置を示している。図３から明らかなように、第１素子１００は、第２面１４から第１面１３に向けた基板１２の法線方向におけるその位置が第１面１３以下となるように、第１凹部１６内に位置して収容されている。なお、「第１面１３以下となる」状態とは、第２面１４から第１面１３に向けた基板１２の法線方向で、第１素子１００の素子本体１０１における上面１００Ｕの位置が、第１面１３の位置と同等になっているか、若しくは、第１面１３の位置よりも小さくなっていることを意味している。また、本実施形態における「第１凹部１６内」という記載は、図２７においてドットを付して示した部分を意味する。
なお上面１００Ｕは、第１素子１００における第１面１３側の端部に相当し、第１素子１００における接続電極部１０２側とは反対側に位置する部分を意味する。図示の例では、平坦状の上面１００Ｕが、第１素子１００における第１面１３側の端部に相当するが、素子本体１０１の形状が凹凸形状などである場合には、素子本体１０１において接続電極部１０２側から最も離れる面或いは点が、第１素子１００における第１面１３側の端部に相当する。
本実施形態では、第２面１４から第１面１３に向けた基板１２の法線方向で、第１素子１００の素子本体１０１における上面１００Ｕの位置が、第１面１３の位置と同等となっている。ここで、上面１００Ｕの位置が第１面１３の位置と同等となっているという記載は、本実施形態において、上面１００Ｕと第１面１３との、基板１２の法線方向における位置の差が、５０μｍ以下であることを意味する。従って、第２面１４から第１面１３に向けた基板１２の法線方向で、上面１００Ｕの位置が第１面１３の位置よりも５０μｍ以下の範囲で大きいことも、「上面１００Ｕの位置が第１面１３の位置と同等」であるという概念の範囲に包含されることを意味している。なお、上面１００Ｕと第１面１３との差は、３０μｍ以下であることが好ましい。上面１００Ｕと第１面１３との、第２面１４から第１面１３に向けた基板１２の法線方向における位置の差は、例えば基板１２の上方に配置されたレーザ検査計からレーザを第１素子１００と第１面１３とに照射して、各々の位置を検出することによって、行ってもよい。使用するレーザは、紫外線、可視光、赤外線、白色干渉光等であってもよい。
第１素子１００は、例えば、コンデンサ、トランジスタ、抵抗器、インダクタ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、発光素子、受光素子等である。素子本体１０１は、金属板や電気回路等とこれを収容する筐体部分を意味し、接続電極部１０２は、筐体部分の外部に露出し筐体部分の内部の電気回路等と接続する電極部分を意味する。
貫通電極基板の製造方法
以下、貫通電極基板１０の製造方法の一例について、図４乃至図８を参照して説明する。
以下、貫通電極基板１０の製造方法の一例について、図４乃至図８を参照して説明する。
まず、図４に示すように、第１凹部１６が形成されていない状態の基板１２を準備する。続いて、図５に示すように、基板１２に第１凹部１６を形成する凹部形成工程を実施する。例えば、図示はしないが、まず、基板１２の第１面１３において第１凹部１６が形成されない領域をレジスト層で覆う。続いて、基板１２の第１面１３のうちレジスト層で覆われていない領域を除去して、複数の第１凹部１６を形成する。レジスト層で覆われていない領域を除去する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
次いで、図６に示すように、基板１２の第１凹部１６に複数の第１孔２０Ａを形成する孔形成工程を実施する。例えば、図示はしないが、まず、基板１２の第１面１３のうち第１孔２０Ａが形成されない領域をレジスト層で覆う。続いて、基板１２の第１面１３のうちレジスト層で覆われていない領域を除去して、複数の第１孔２０Ａを形成する。レジスト層で覆われていない領域を除去する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
ウェットエッチング法を行う場合、エッチング液としては、フッ化水素（ＨＦ）、硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、塩酸（ＨＣｌ）のいずれか、又はこれらのうちの混合物を用いることができる。
ドライエッチング法としては、プラズマを用いたドライエッチングＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ボッシュプロセスを用いたＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ ＥｔｃｈｉｎｇＲＩＥ）法、サンドブラスト法、レーザアブレーション等のレーザ加工等を用いることができる。
レーザ加工のためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１２の第１孔２０Ａが形成されるべき領域に変質層を形成する。続いて、基板１２をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１２に第１孔２０Ａを形成することができる。
続いて、図７に示すように、基板１２の第１孔２０Ａの内部に孔電極部２２を形成する孔電極部形成工程を実施する。図示しないが、例えば、まず、基板１２の第１面１３及び第２面１４並びに第１孔２０Ａの側壁２１Ａにシード層４１を形成する。シード層４１を形成する方法としては、例えば、蒸着法やスパッタリング法などの物理成膜法や、化学成膜法などを用いることができる。そして基板１２の第１面１３上及び第２面１４上に部分的にレジスト層を形成する。レジスト層は、基板１２の第１面１３及び第２面１４のうち第１面側電極部３１及び第２面側電極部３６が設けられない領域を覆うように形成される。そして基板１２にめっき液を供給してシード層４１上にめっき層４２を形成するめっき工程を実施する。続いてレジスト層及びレジスト層によって覆われているシード層を除去する。このようにして、シード層４１及びめっき層４２を含む孔電極部２２を第１孔２０Ａの内部に形成する。このとき、シード層４１及びめっき層４２を含み、第１凹部１６の底面１６Ａ側に設けられる第１面側電極部３１及び基板１２の第２面１４側に設けられる第２面側電極部３６が、孔電極部２２と同時に得られる。
続いて、図８に示すように、第１素子１００が、第１凹部１６内に収容される。接続電極部１０２と第１面側電極部３１との電気的な接続は、例えばバンプにより行われる。バンプは、例えば、インジウム、銅、金等の金属であってもよい。また本実施形態では、側壁面１６Ｓが、底面１６Ｂから第１面１３に延びるに従い、平面方向で底面１６Ｂに対して外側に延びる傾斜状となっていることで、第１素子１００を第１凹部１６に収容する際の作業を容易に行うことができる。
以上に説明した本実施形態にかかる実装基板１は、第１面１２及び第１面１２の反対側に位置する第２面１３を含む基板１２と、基板１２上の第１素子１００と、を備える。基板１２は、第１面１３側の第１凹部１６と、第１凹部１６から基板１２を貫通する第１孔２０Ａと、第１孔２０Ａの内部の孔電極部２２と、を有し、第１素子１００は、第１孔２０Ａの孔電極部２２に接続された状態で第１凹部１６内に収容されている。そして第１素子１００は、第２面１４から第１面１３に向けた基板１２の法線方向における位置で第１面１３以下となっている。このような実装基板１によれば、孔電極部２２を有する貫通電極基板１０から第１素子１００が突出しないため、実装基板１の厚さが増加することを抑制することができる。またフィルムやシートが実装基板１に設けられた場合であっても、実装基板１の厚さが大きく増加することを抑制することができる。
とりわけ、本実施形態では、第２面１４から第１面１３に向けた基板１２の法線方向で、第１素子１００の素子本体１０１における上面１００Ｕの位置が、第１面１３の位置と同等になっている。すなわち、第１素子１００の第１面１３側の端部である上面１００Ｕと第１面１３との基板１２の法線方向における位置の差が、５０μｍ以下である。この位置の差は、３０μｍ以下であることが好ましい。この場合には、第１面１３と第１素子１００とに跨がって当接するフィルムやシートを実装基板１に平坦状に積層することができるため、フィルムやシートの設置状態及び覆われる第１素子１００の設置状態を安定させることができる。また第１孔２０Ａは、第１凹部１６の底面１６Ｂから基板１２を貫通することで、第１面１３から基板１２を貫通する場合に比べて大幅に短くなるため、孔電極部２２の形成時間を短縮化することができる。これにより、製造コストを抑制することもできる。
ここで、図９は、実装基板１が適用された電子機器の一例としての光デバイス５０の概略断面図を示している。光デバイス５０は、例えば、カメラ用のイメージセンサモジュールである。光デバイス５０は、上述した貫通電極基板１０及び第１素子１００を有する実装基板１と、貫通電極基板１０の無孔領域１７に光Ｌを導くレンズ５２と、無孔領域１７を透過した光Ｌを受ける受光素子５１と、を備える。また実装基板１には、フィルム５４が第１素子１００を覆うように積層されている。図９に示す光デバイス５０によれば、基板１２に無孔領域１７を設けることにより、意図しない反射が生じることを抑制しながら、レンズ５２を透過した光Ｌを受光素子５１へ到達させることができる。
図９に示すように、本実施形態にかかる実装基板１によれば、その厚さの増加を抑制できることで、光デバイス５０に組み込まれた場合も自身によって光デバイス５０の低背化が阻害されることを抑制できる。またフィルム５４が第１素子１００を覆うように積層された場合であっても、低背化が阻害されることを抑制できる。また平坦状のフィルム５４が第１面１３と第１素子１００とに跨がって当接する状態とすることにより、フィルム５４の設置状態及び覆われる第１素子１００の設置状態を安定させることができる。
変形例
以下、上述の実施形態の変形例について説明する。以下に説明する変形例の構成部分における上述の実施形態と同様の部分については、同一の符号を付し、説明を省略する場合がある。
以下、上述の実施形態の変形例について説明する。以下に説明する変形例の構成部分における上述の実施形態と同様の部分については、同一の符号を付し、説明を省略する場合がある。
図１０及び図１１はそれぞれ、上述の実装基板１の変形例を示す図であって、基板１２の法線方向に沿って見た第１凹部１６を示している。図１０及び図１１に示す変形例は、第１凹部１６の形状が上述の実施形態と異なっている。すなわち、図１０に示す変形例では、第１凹部１６が、基板１２の法線方向に沿って見て、円形状となっている。図１１に示す変形例では、第１凹部１６が、基板１２の法線方向に沿って見て、多角形状となっている。
次に図１２乃至図１８はそれぞれ、上述の実装基板１の別の変形例を示し、孔電極部２２の周辺を拡大して示す断面図である。図１２乃至図１８に示す変形例は、第１凹部１６の形状が上述の実施形態と異なっている、或いは、第１凹部１６に加えて基板１２の第２面１４側の第２凹部１８を有している。
図１２に示す変形例では、第１凹部１６が、第２面１４から第１面１３に向けた基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１及び第２部分１６Ｂ２を有する。第１孔２０Ａは、第１部分１６Ｂ１及び第２部分１６Ｂ２の各々に形成されており、第１部分１６Ｂ１及び第２部分１６Ｂ２に形成された第１孔２０Ａの各々には、孔電極部２２が設けられている。そして第１凹部１６には、複数、図示の例では２つの第１素子１００が収容されており、２つの第１素子１００は、第１部分１６Ｂ１及び第２部分１６Ｂ２の各々に配置され、対応する孔電極部２２に接続されている。なお、本変形例では、２つの第１素子１００が、第１部分１６Ｂ１及び第２部分１６Ｂ２の各々に配置されているが、第１部分１６Ｂ１及び第２部分１６Ｂ２のいずれかのみに第１素子１００が配置されてもよい。ここで、図２８に示すように、本実施形態における第１凹部１６の第１部分１６Ｂ１は、薄い濃度のドットを付された部分を意味し、第２部分１６Ｂ２は、濃い濃度のドットを付された部分を意味する。第１部分１６Ｂ１と第２部分１６Ｂ２との境界は、第１部分１６Ｂ１における第２部分１６Ｂ２側に向けて連続的に延びる部分と第２部分１６Ｂ２における第１部分１６Ｂ１側に向けて連続的に延びる部分とが不連続の状態で交わる部分を意味する。なお後述する図１３に示す第１部分１６Ｂ１〜第３部分１６Ｂ３や、図１５等に示す第２凹部１８の第１部分１８Ｂ１と第２部分１８Ｂ２も、図２８で示した態様と同様の態様で区画される。
続いて、図１３に示す変形例では、第１凹部１６Ｂが、基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１、第２部分１６Ｂ２及び第３部分１６Ｂ３を有する。第１孔２０Ａは、第１部分１６Ｂ１、第２部分１６Ｂ２及び第３部分１６Ｂ３の各々に形成されており、第１部分１６Ｂ１、第２部分１６Ｂ２及び第３部分１６Ｂ３に形成された第１孔２０Ａの各々には、孔電極部２２が設けられている。そして第１凹部１６には、複数、図示の例では３つの第１素子１００が収容されており、３つの第１素子１００は、第１部分１６Ｂ１、第２部分１６Ｂ２及び第３部分１６Ｂ３の各々に配置され、対応する孔電極部２２に接続されている。なお、第１凹部１６は、第２面１４から第１面１３に向けた基板１２の法線方向における位置が互いに異なる４つ以上の部分を有していてもよい。
続いて、図１４に示す変形例では、実装基板１が、第２素子２００をさらに備える。基板１２は、第２面１４側の第２凹部１８をさらに有している。第２凹部１８は、第２面１４側からへこんでいる。そして第２素子２００が、第１面１３から第２面１４に向けた基板１２の法線方向における位置で第２面１４以下となる状態で、第２凹部１８内に収容されている。
本変形例では、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが、少なくとも一部で互いに重なるように形成されている。とりわけ、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが一致するように重なっている。また第１凹部１６と第２凹部１８とは、基板１２の法線方向の中央において平面方向に沿って延びる直線を挟んで、対称の形状となっている。また第１孔２０Ａは、第１凹部１６と第２凹部１８とが重なる部分で、第１凹部１６の底面１６Ｂから第２凹部１８の底面１８Ｂに貫通しており、第１素子１００と第２素子２００とが、第１孔２０Ａの孔電極部２２によって接続されている。
本変形例では、第１面１３から第２面１４に向けた基板１２の法線方向で、第２素子２００の位置が、第２面１４の位置と同等となるように、第２素子２００が第２凹部１８内に収容されている。そして第２素子２００の第２面１４側の端部と第２面１４との基板１２の法線方向における位置の差は、５０μｍ以下となっている。この位置の差は、３０μｍ以下であることが好ましい。なお、ここで説明した第２素子２００及び以下の別の変形例で説明する第２素子２００は、上述した第１素子１００と同様の構成を有するものであり、素子本体２０１と、素子本体２０１に設けられた接続電極部２０２と、を有する。第２素子２００は、例えば、コンデンサ、トランジスタ、抵抗器、インダクタ、ＩＣ、発光素子、受光素子等である。
このような変形例によれば、実装基板１において、第１面１３及び第２面１４の両側から素子を収容できることで、複数の素子を限られたスペースにおいて効率的に設けることができる。とりわけ、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが重なるように形成されていることで、複数の素子を限られたスペースにおいて極めて効率的に設けることができる。
続いて、図１５に示す変形例においても、実装基板１が、第２素子２００をさらに備える。基板１２は、第２面１４側の第２凹部１８と、第２凹部１８から基板１２を貫通する第２孔２０Ｂと、第２孔２０Ｂの内部に設けられた孔電極部２２と、をさらに有している。
本変形例では、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが、一部で互いに重なるように形成されている。第２凹部１８は、基板１２の法線方向における位置が互いに異なる第１部分１８Ｂ１及び第２部分１８Ｂ２を有し、このうち、第１部分１８Ｂ１の大部分が、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と重なっている。
本変形例では、第２凹部１８に、複数、図示の例では２つの第２素子２００が収容されており、２つの第２素子２００は、第２凹部１８の第１部分１８Ｂ１及び第２部分１８Ｂ２の各々に配置され、且つ、第１面１３から第２面１４に向けた基板１２の法線方向における位置で第２面１４以下となる状態で、第２凹部１８内に収容されている。
また第１孔２０Ａは、第１凹部１６と第２凹部１８とが重なる部分で、第１凹部１６から第２凹部１８に貫通しており、第１素子１００と、第２凹部１８の第１部分１８Ｂ１に配置された第２素子２００とが、第１孔２０Ａの孔電極部２２によって接続されている。一方で、第２孔２０Ｂは、第２凹部１８の第２部分１８Ｂ２に形成されている。第２部分１８Ｂ２に配置された第２素子２００は、第２孔２０Ｂの孔電極部２２に接続された状態で第２凹部１８内に収容されている。また本変形例でも、第１面１３から第２面１４に向けた基板１２の法線方向で、第１部分１８Ｂ１及び第２部分１８Ｂ２の各々に配置された第２素子２００の位置が、第２面１４の位置と同等となっており、第２素子２００の第２面１４側の端部と第２面１４との基板１２の法線方向における位置の差は、５０μｍ以下となっている。この位置の差は、３０μｍ以下であることが好ましい。
続いて、図１６に示す変形例においても、実装基板１が、第２素子２００をさらに備える。基板１２は、第２面１４側の第２凹部１８をさらに有している。本変形例では、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが、少なくとも一部で互いに重なるように形成されている。とりわけ、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが一致するように重なっている。
また第１凹部１６は、基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１及び第２部分１６Ｂ２を有し、第１部分１６Ｂ１及び第２部分１６Ｂ２の各々に、第１素子１００が配置されている。同様に、第２凹部１８は、基板１２の法線方向における位置が互いに異なる第１部分１８Ｂ１及び第２部分１８Ｂ２を有し、第１部分１８Ｂ１及び第２部分１８Ｂ２の各々に、第２素子２００が配置されている。第１孔２０Ａは、第１部分１６Ｂ１及び第２部分１６Ｂ２の各々に形成され、第２凹部１８を貫通しており、第１素子１００と第２素子２００とは、第１孔２０Ａの孔電極部２２によって接続されている。
続いて、図１７に示す変形例においても、実装基板１が、第２素子２００をさらに備える。基板１２は、第２面１４側の第２凹部１８をさらに有している。一方で、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが、互いに重ならないように形成されている。このような変形例では、凹部１６，１８の深さを大きく確保できることにより、基板１２の剛性を確保しつつ大型の素子を収容し易くすることができる。
次に図１８に示す変形例においても、実装基板１が、第２素子２００をさらに備える。基板１２は、第２面１４側の第２凹部１８をさらに有している。基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが、互いに重ならないように形成されている。また第１凹部１６は、基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１及び第２部分１６Ｂ２を有し、第１部分１６Ｂ１及び第２部分１６Ｂ２の各々に、第１素子１００が配置されている。同様に、第２凹部１８は、基板１２の法線方向における位置が互いに異なる第１部分１８Ｂ１及び第２部分１８Ｂ２を有し、第１部分１８Ｂ１及び第２部分１８Ｂ２の各々に、第２素子２００が配置されている。第１孔２０Ａは、第１部分１６Ｂ１及び第２部分１６Ｂ２の各々に形成され、第２面１４を貫通している。同様に、第２孔２０Ｂは、第１部分１８Ｂ１及び第２部分１８Ｂ２の各々に形成され、第１面１３を貫通している。
次に図１９Ａは、上述の実装基板１の別の変形例を示す図であって、実装基板１の平面図であり、図１９Ｂは、図１９ＡのＸＩＸ−ＸＩＸ線に沿う断面図である。図１９Ａ，１９Ｂに示す変形例は、基板１２の形状が上述の実施形態と異なっている。すなわち、図１９Ａに示す変形例では、基板１２は、平面視で矩形状となっており、互いに対向する一対の辺の一方の辺側及び他方の辺側のそれぞれに、第１凹部１６が設けられている。そして基板１２は、その互いに対向する一対の辺の一方の辺側の第１凹部１６と他方の辺側の第１凹部１６との間に、基板１２を貫通する開口部１９を有している。開口部１９の形状は、図示の例において、矩形状となっている。
次に図２０に示す変形例においては、第１凹部１６から基板１２を貫通する第１孔２０Ａ及び第１孔２０Ａに設けられる孔電極部２２の位置が、上述の実施形態と異なっている。詳しくは、第１孔２０Ａ及び孔電極部２２は、第１凹部１６の側壁面１６Ｓから基板１２を貫通している。この変形例に例示されるように、第１凹部１６における第１孔２０Ａ及び孔電極部２２の位置は、特に限られるものではない。なお、図１５等で示した変形例における第２凹部１８における第２孔２０Ｂ及び第２孔２０Ｂに設けられる孔電極部２２の位置も、特に限られるものではない。
次に図２１に示す変形例においては、基板１２の法線方向に沿って基板１２を切断した場合の第１凹部１６の断面形状が、円弧状となっている。この変形例に例示されるように、第１凹部１６の形状は、特に限られるものではない。なお、図１５等で示した変形例における第２凹部１８の形状も、特に限られるものではない。
次に実装基板１における基板１２に凹部を形成する工程の変形例を図２２及び図２３を参照しつつ説明する。
本変形例では、図２２に示すように、まず、複数の貫通孔１２１Ａが形成された第１基板１２１と、孔が形成されていない第２基板１２２とを準備する。続いて、図２３に示すように、第１基板１２１と第２基板１２２とを接合し、貫通孔１２１Ａと第２基板１２２の一方の面とによって、第１凹部１６を形成する。第１基板１２１と第２基板１２２との接合手法としては、常温接合、陽極接合、金属共晶接合、フュージョン接合、金属拡散接合等が挙げられる。なお、第１凹部１６及び第２凹部１８を有する基板１２を形成する場合には、３つの基板を接合して基板１２を形成してもよい。
なお、図１２、図１３、図１５、図１６等に示した変形例のように、凹部１６，１８が、基板１２の法線方向における位置が異なる複数の部分を有する場合には、ドライエッチング法や、ウェットエッチング法を段階的に行うことで、多段状の凹部を形成してもよい。
〔実装基板が搭載される製品の例〕
図２４は、本開示の実施形態に係る実装基板１が搭載されることができる製品の例を示す図である。本開示の実施形態に係る実装基板１は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバー１８０、液晶テレビのようなテレビ１９０等に搭載される。
図２４は、本開示の実施形態に係る実装基板１が搭載されることができる製品の例を示す図である。本開示の実施形態に係る実装基板１は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバー１８０、液晶テレビのようなテレビ１９０等に搭載される。
［孔電極部のバリエーション］
また図２５Ａ〜図２５Ｃは、孔電極部２２の変形例を示している。図２５Ａに示す変形例では、上述の実施形態に係る実装基板１の第１孔２０Ａに、孔電極部２２が充填されている。孔電極部２２が第１孔２０Ａに充填される場合には、不要な物質が第１孔２０Ａの内部に入ってしまうことを抑制することができる。第１孔２０Ａに充填される孔電極部２２は、例えば、第１孔２０Ａに、導電層をスパッタリング、蒸着法および電解メッキにより順次堆積することにより、形成されてもよい。なお、例えば図１５等に示した第２孔２０Ｂにおける孔電極部２２も、第２孔２０Ｂに充填された形態となっていてもよい。
また図２５Ａ〜図２５Ｃは、孔電極部２２の変形例を示している。図２５Ａに示す変形例では、上述の実施形態に係る実装基板１の第１孔２０Ａに、孔電極部２２が充填されている。孔電極部２２が第１孔２０Ａに充填される場合には、不要な物質が第１孔２０Ａの内部に入ってしまうことを抑制することができる。第１孔２０Ａに充填される孔電極部２２は、例えば、第１孔２０Ａに、導電層をスパッタリング、蒸着法および電解メッキにより順次堆積することにより、形成されてもよい。なお、例えば図１５等に示した第２孔２０Ｂにおける孔電極部２２も、第２孔２０Ｂに充填された形態となっていてもよい。
図２５Ｂに示す変形例では、上述の実施形態に係る実装基板１の第１孔２０Ａに、充填部材２５が充填されている。この変形例に係る実装基板１は、第１孔２０Ａの内部において孔電極部２２よりも第１孔２０Ａの中心側に設けられた充填部材２５を更に備える。なお、「中心側に設けられた」とは、第１孔２０Ａの内部において、充填部材２５と側壁２１Ａとの間の距離が孔電極部２２と側壁２１Ａとの間の距離よりも大きいことを意味する。充填部材２５は、例えば、ポリイミド、ベンゾシクロブテン等の絶縁性樹脂材料や、酸化シリコンや窒化シリコンなどの無機材料を含む。充填部材２５が設けられる場合には、不要な物質が第１孔２０Ａの内部に入ってしまうことを抑制することができる。
充填部材２５は、例えば、第１孔２０Ａの両端にフィルムを設置し、第１孔２０Ａの内部の圧力を、第１孔２０Ａの外部の圧力よりも低い状態にして、フィルムを第１孔２０Ａの内部に押し込むことによって、形成されてもよい。なお、第１孔２０Ａの内部の圧力と第１孔２０Ａの外部の圧力との差が小さい場合や、フィルムの流動性が低い場合には、図２５Ｃに示すように、第１孔２０Ａの内部が完全には充填部材２５で充填されず、隙間２６が残る場合がある。このような充填部材２５は、例えば図１５等に示した第２孔２０Ｂに設けられてもよい。
また、上述の実施形態では、孔電極部２２がシード層４１とめっき層４２とを有するが、孔電極部２２は、例えばスパッタリング法又は蒸着法のみによって形成されることにより、単層の状態となっていてもよい。
１…実装基板
１０…貫通電極基板
１２…基板
１３…第１面
１４…第２面
１６…第１凹部
１６Ｂ１…第１部分
１６Ｂ２…第２部分
１６Ｂ３…第３部分
１６Ｓ…側壁面
１７…無孔領域
１８…第２凹部
１８Ｂ１…第１部分
１８Ｂ２…第２部分
１８Ｂ３…第３部分
２０Ａ…第１孔
２０Ｂ…第２孔
２２…孔電極部
５０…光デバイス
１００…第１素子
１０１…素子本体
１０２…接続電極部
１１０…ノート型パーソナルコンピュータ
１２０…タブレット端末
１３０…携帯電話
１４０…スマートフォン
１５０…デジタルビデオカメラ
１６０…デジタルカメラ
１７０…デジタル時計
１８０…サーバー
２００…第２素子
２０１…素子本体
２０２…接続電極部
１０…貫通電極基板
１２…基板
１３…第１面
１４…第２面
１６…第１凹部
１６Ｂ１…第１部分
１６Ｂ２…第２部分
１６Ｂ３…第３部分
１６Ｓ…側壁面
１７…無孔領域
１８…第２凹部
１８Ｂ１…第１部分
１８Ｂ２…第２部分
１８Ｂ３…第３部分
２０Ａ…第１孔
２０Ｂ…第２孔
２２…孔電極部
５０…光デバイス
１００…第１素子
１０１…素子本体
１０２…接続電極部
１１０…ノート型パーソナルコンピュータ
１２０…タブレット端末
１３０…携帯電話
１４０…スマートフォン
１５０…デジタルビデオカメラ
１６０…デジタルカメラ
１７０…デジタル時計
１８０…サーバー
２００…第２素子
２０１…素子本体
２０２…接続電極部
Claims (12)
- 第１面及び前記第１面の反対側に位置する第２面を含む透明な基板と、
前記基板上の第１素子と、
前記基板上の第２素子と、
を備え、
前記基板は、前記第１面側の第１凹部と、前記第１凹部から前記基板を貫通する第１孔と、前記第１孔の内部の孔電極部と、前記第２面側の第２凹部と、前記第２凹部から前記基板を貫通する第２孔と、前記第２孔の内部の孔電極部と、前記基板の平面方向で前記第１凹部と異なる位置に設けられ、光を透過させる無孔領域と、を有し、
前記第１素子は、前記第１孔の前記孔電極部に接続された状態で前記第１凹部内に位置し、
前記第２面から前記第１面に向けた前記基板の法線方向における前記第１素子の位置が前記第１面以下となっており、
前記第２素子は、前記第２孔の前記孔電極部に接続された状態で前記第２凹部内に位置し、
前記第１面から前記第２面に向けた前記基板の法線方向における前記第２素子の位置が前記第２面以下となっており、
前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが一部で互いに重なり、
前記第１孔は、前記第１凹部と前記第２凹部とが重なる部分で、前記第１凹部から前記第２凹部に貫通しており、
前記第２孔の前記孔電極部に接続された前記第２素子とは異なる第２素子と、前記第１素子とが、前記第１孔の前記孔電極部によって接続されており、
前記第２凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有し、
前記第１部分に前記第１孔の前記孔電極部に接続された前記異なる第２素子が配置され、前記第２部分に前記第２孔の前記孔電極部に接続された前記第２素子が配置されている、実装基板。 - 前記第１凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有する、請求項１に記載の実装基板。
- 前記第１孔は、前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に形成されており、
前記第１凹部における少なくとも前記第１部分及び前記第２部分に形成された前記第１孔には、前記孔電極部が設けられている、請求項２に記載の実装基板。 - 前記第１凹部内に、複数の前記第１素子を備え、
前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に、前記第１素子が配置され、対応する前記孔電極部に接続されている、請求項３に記載の実装基板。 - 前記第１素子の前記第１面側の端部と前記第１面との前記基板の法線方向における位置の差が、５０μｍ以下である、請求項１乃至４のいずれかに記載の実装基板。
- 前記第１凹部は、底面と、前記底面から前記第１面に向けて傾斜状に延びる側壁面とを有し、前記第１孔は前記側壁面から前記基板を貫通する、請求項１に記載の実装基板。
- 前記第２素子の前記第２面側の端部と前記第２面との前記基板の法線方向における位置の差が、５０μｍ以下である、請求項１乃至６のいずれかに記載の実装基板。
- 第１面及び前記第１面の反対側に位置する第２面を含む透明な基板と、前記基板上の第１素子と、前記基板上の第２素子とを備え、前記基板は、前記第１面側の第１凹部と、前記第１凹部から前記基板を貫通する第１孔と、前記第１孔の内部の孔電極部と、前記第２面側の第２凹部と、前記第２凹部ら前記基板を貫通する第２孔と、前記第２孔の内部の孔電極部と、前記基板の平面方向で前記第１凹部と異なる位置に設けられ、光を透過させる無孔領域と、を有し、前記第１素子は、前記第１孔の前記孔電極部に接続された状態で前記第１凹部内に位置し、前記第２面から前記第１面に向けた前記基板の法線方向における前記第１素子の位置が前記第１面以下となっており、前記第２素子は、前記第２孔の前記孔電極部に接続された状態で前記第２凹部内に位置し、前記第１面から前記第２面に向けた前記基板の法線方向における前記第２素子の位置が前記第２面以下となっており、
前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが一部で互いに重なり、
前記第１孔は、前記第１凹部と前記第２凹部とが重なる部分で、前記第１凹部から前記第２凹部に貫通しており、
前記第２孔の前記孔電極部に接続された前記第２素子とは異なる第２素子と、前記第１素子とが、前記第１孔の前記孔電極部によって接続されており、
前記第２凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有し、
前記第１部分に前記第１孔の前記孔電極部に接続された前記異なる第２素子が配置され、前記第２部分に前記第２孔の前記孔電極部に接続された前記第２素子が配置されている、実装基板を含む、電子機器。 - 前記第１凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有する、請求項８に記載の電子機器。
- 前記第１孔は、前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に形成されており、
前記第１凹部における少なくとも前記第１部分及び前記第２部分に形成された前記第１孔には、前記孔電極部が設けられている、請求項９に記載の電子機器。 - 前記実装基板は、前記第１凹部に、複数の前記第１素子を備え、
前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に、前記第１素子が配置され、対応する前記孔電極部に接続されている、請求項１０に記載の電子機器。 - 前記第１素子の前記第１面側の端部と前記第１面との前記基板の法線方向における位置の差が、５０μｍ以下である、請求項８乃至１１のいずれかに記載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016097082A JP6848209B2 (ja) | 2016-05-13 | 2016-05-13 | 実装基板及びそれを備える電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016097082A JP6848209B2 (ja) | 2016-05-13 | 2016-05-13 | 実装基板及びそれを備える電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017204610A JP2017204610A (ja) | 2017-11-16 |
| JP6848209B2 true JP6848209B2 (ja) | 2021-03-24 |
Family
ID=60322487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016097082A Active JP6848209B2 (ja) | 2016-05-13 | 2016-05-13 | 実装基板及びそれを備える電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6848209B2 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275739A (ja) * | 1993-03-23 | 1994-09-30 | Sony Corp | セラミック製アダプター及びセラミックパッケージ |
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| JP2000058987A (ja) * | 1998-08-06 | 2000-02-25 | Eastern Co Ltd | 回路基板 |
| JP4763448B2 (ja) * | 2005-12-20 | 2011-08-31 | リンテック株式会社 | ディスプレイ用回路基板の製造方法及び該製造方法に用いる粘着剤シート |
| JP2008186962A (ja) * | 2007-01-29 | 2008-08-14 | Murata Mfg Co Ltd | 多層配線基板 |
| JP2008072151A (ja) * | 2007-12-03 | 2008-03-27 | Kyocera Corp | 回路基板 |
| US20100176507A1 (en) * | 2009-01-14 | 2010-07-15 | Hymite A/S | Semiconductor-based submount with electrically conductive feed-throughs |
| JPWO2014046133A1 (ja) * | 2012-09-18 | 2016-08-18 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
| JP6308007B2 (ja) * | 2013-07-16 | 2018-04-11 | ソニー株式会社 | 配線基板および配線基板の製造方法 |
-
2016
- 2016-05-13 JP JP2016097082A patent/JP6848209B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017204610A (ja) | 2017-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7022365B2 (ja) | 貫通電極基板及びその製造方法 | |
| JP6308007B2 (ja) | 配線基板および配線基板の製造方法 | |
| JP7091801B2 (ja) | 貫通電極基板及びその製造方法、並びに実装基板 | |
| JP6347946B2 (ja) | 表示素子およびその製造方法 | |
| US20180356925A1 (en) | Touch substrate, method for fabricating the same, touch panel | |
| TWI798279B (zh) | 使用保護性材料的貫穿玻璃通孔的製造 | |
| JP2011028594A (ja) | タッチパネル | |
| JP2022031792A (ja) | 有孔基板及び実装基板 | |
| JP2011142587A (ja) | 圧電振動子及び圧電発振器 | |
| JP6848209B2 (ja) | 実装基板及びそれを備える電子機器 | |
| TWI738712B (zh) | 貫通電極基板及其製造方法 | |
| JP2017204611A (ja) | 貫通電極基板及びそれを備える実装基板 | |
| EP4109538A1 (en) | Display substrate, display substrate motherboard and manufcturing method therefor, and display device | |
| KR102605794B1 (ko) | 배선 회로 기판, 및 촬상 장치 | |
| JP7163069B2 (ja) | 貫通電極基板及びその製造方法 | |
| CN110993622A (zh) | 阵列基板及其制备方法、显示面板 | |
| JP6936965B2 (ja) | 配線基板及びその製造方法 | |
| EP3822749B1 (en) | Touch display device and method of manufacturing of the same | |
| JP7307898B2 (ja) | 貫通電極基板及びその製造方法 | |
| JP2018190933A (ja) | 配線基板及びその製造方法 | |
| JP2024026349A (ja) | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 | |
| JP2018061063A (ja) | 貫通電極基板及びその製造方法 | |
| KR20240034067A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20240038875A (ko) | 표시 장치 및 이의 제조 방법 | |
| CN117524000A (zh) | 显示模组及其制作方法、移动终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201112 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20201112 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20201120 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20201124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6848209 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |