JP2017204611A - 貫通電極基板及びそれを備える実装基板 - Google Patents

Abstract

【課題】製造コストを抑制しつつ十分な剛性を確保でき、薄型化が可能な貫通電極基板及びそれを備える実装基板を提供する。
【解決手段】貫通電極基板１０は、第１面１３及び前記第１面の反対側に位置する第２面１４を含む基板１２を備え、前記基板は、前記第１面側の第１凹部１６と、前記第１凹部から前記基板を貫通する第１孔２０Ａと、前記第１孔の内部の孔電極部２２と、を有する。前記第１凹部は、前記基板の法線方向における位置が互いに異なる第１部分１６Ｂ１及び第２部分１６Ｂ２を少なくとも有する。
【選択図】図３

Description

本開示の実施形態は、貫通電極基板及びそれを備える実装基板に関する。

第１面及び第２面を含む基板と、基板に設けられた複数の孔と、基板の第１面側から第２面側へ至るように孔の内部に設けられた電極部と、を備える部材、いわゆる貫通電極基板が、様々な用途で利用されている（例えば、特許文献１参照）。貫通電極基板は、コンデンサ等の素子を実装されることにより、実装基板として構成されることがある。なお、以下の記載において、孔の内部に設けられた電極部のことを、孔電極部と称することもある。

特開２０１１−３９２５号公報

上述した孔電極部は、一般に、孔の全体に充填される充填タイプと、孔の内周面に設けられ中空状をなす所謂コンフォーマルタイプと、に分類される。孔電極部はいずれのタイプであっても、めっき、蒸着、スパッタリング又はこれらの組み合わせによって形成することができる。しかしながら、これら形成手法はいずれも、材料消費量が比較的多く且つ形成時間が比較的長いことで、製造コストが嵩むという問題がある。これに対し、貫通電極基板の厚さを抑えれば、材料消費量及び形成時間を抑制できるが、この場合には、貫通電極基板の剛性を十分に確保できなくなる虞がある。

一方で、貫通電極基板上に素子を備える従来の実装基板では、素子が貫通電極基板に対して突出するため、実装基板の厚さが増加する。そのため、装置に組み込まれた際に、装置の低背化を阻害する虞がある。特に、貫通電極基板上の素子を覆うように樹脂等の層が設けられる場合があるが、この場合には、素子の高さよりも厚い層を設ける必要があり、実装基板の厚さが大きく嵩んでしまう。このような場合には、装置の低背化が大きく阻害される虞がある。なお、低背化とは、部品等の高さ或いは厚さを極力抑制することを意味する。

本開示の実施形態は、このような点を考慮してなされたものであり、製造コストを抑制しつつ十分な剛性を確保し易くすることができる貫通電極基板及びそれを備える実装基板を提供することを目的とする。

本開示の一実施形態は、第１面及び前記第１面の反対側に位置する第２面を含む基板を備え、前記基板は、前記第１面側の第１凹部と、前記第１凹部から前記基板を貫通する第１孔と、前記第１孔の内部の孔電極部と、を有し、前記第１凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有する、貫通電極基板、である。

前記第１孔及び前記第１孔の内部の前記孔電極部は、前記第１部分及び第２部分のうちの少なくとも一方に設けられていてもよい。

前記第１孔及び前記第１孔の内部の前記孔電極部は、前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に設けられていてもよい。

前記基板は、前記第２面側の第２凹部と、前記第２凹部から前記基板を貫通する第２孔と、前記第２孔の内部の孔電極部と、をさらに有していてもよい。

前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、少なくとも一部で互いに重なるように形成されていてもよい。

前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、互いに重ならないように形成されていてもよい。

前記第２凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有していてもよい。

前記第２孔及び前記第２孔の内部の前記孔電極部は、前記第２凹部における少なくとも前記第１部分及び前記第２部分の各々に設けられていてもよい。

また、前記基板は、前記第２面側の第２凹部をさらに有していてもよい。

前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、少なくとも一部で互いに重なるように形成され、前記第１孔は、前記第１凹部と前記第２凹部とが重なる部分で、前記第１凹部から前記第２凹部に貫通していてもよい。

また、本開示の一実施形態は、第１面及び前記第１面の反対側に位置する第２面を含む基板を備え、前記基板は、前記第１面側の第１凹部と、前記第１凹部から前記基板を貫通する第１孔と、前記第１孔の内部に設けられた孔電極部と、を有し、前記第１凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有する、貫通電極基板と、第１素子と、を備え、前記第１素子の少なくとも一部が、前記第１凹部内に位置している、実装基板、である。

前記第１素子は、前記孔電極部に接続されていてもよい。

前記実装基板は、複数の前記第１素子を備え、前記第１部分に一つの前記第１素子の少なくとも一部が位置し、前記第２部分に他の一つの前記第１素子の少なくとも一部が位置していてもよい。

前記基板は、前記第２面側の第２凹部と、前記第２凹部から前記基板を貫通する第２孔と、前記第２孔の内部の孔電極部と、をさらに有していてもよい。

前記第２凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有していてもよい。

また、前記基板は、前記第２面側の第２凹部をさらに有していてもよい。

前記第２凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有していてもよい。

前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、少なくとも一部で互いに重なるように形成され、前記第１孔は、前記第１凹部と前記第２凹部とが重なる部分で、前記第１凹部から前記第２凹部に貫通していてもよい。

前記実装基板は、第２素子をさらに備え、前記第２素子の少なくとも一部が、前記第２凹部内に位置していてもよい。

前記第２素子は、前記孔電極部に接続されていてもよい。

本開示の実施形態によれば、製造コストを抑制しつつ十分な剛性を確保し易くすることができる貫通電極基板及びそれを備える実装基板を提供することができる。

実施形態に係る貫通電極基板を備える実装基板を示す平面図である。 図１の実装基板のII−II線に沿う断面図である。 図２の実装基板の孔電極部の周辺を拡大して示す断面図である。 基板に凹部を形成する工程を示す図である。 基板に凹部を形成する工程を示す図である。 基板に孔を形成する工程を示す図である。 基板の孔に孔電極部を形成する工程を示す図である。 基板の凹部に素子を設置する工程を示す図である。 図１の実装基板が適用された光デバイスの概略断面図である。 図１の実装基板の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 実施形態に係る実装基板が搭載される製品の例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板の別の変形例を示す図である。 図１の実装基板における基板に凹部を形成する工程の変形例を示す図である。 図１の実装基板における基板に凹部を形成する工程の変形例を示す図である。 図１の実装基板における第１凹部を示す図である。 図１の実装基板における第１孔を示す図である。

以下、本開示の実施形態に係る貫通電極基板及びそれを備える実装基板について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は一例であって、特定の限定が生じるように解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」などの用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。

以下、図１乃至図９を参照して、本開示の実施形態について説明する。

＜実装基板＞
図１は、実施形態に係る実装基板１を示す平面図である。図１に示すように、実装基板１は、貫通電極基板１０と、複数の第１素子１００と、を備えている。以下、貫通電極基板１０及び複数の第１素子１００について詳述する。

貫通電極基板
まず、図１乃至図３を参照して、本実施形態に係る貫通電極基板１０について説明する。図２は、図１のＩＩ−ＩＩ線に沿う実装基板１の断面図であり、図３は、図２の拡大図であって、実装基板１の後述する孔電極部２２の周辺を拡大して示す断面図である。なお、図２及び図３では、説明の便宜上、第１素子１００の断面のハッチングを省略している。

貫通電極基板１０は、基板１２、基板１２に設けられた複数の第１孔２０Ａ、及び、第１孔２０Ａの内部の孔電極部２２を備える。第１孔２０Ａは、基板１２の第１面１３側の第１凹部１６から基板１２を貫通している。また、図３に示すように、貫通電極基板１０は、基板１２の第１面１３側、詳しくは第１凹部１６の底側に設けられた第１面側電極部３１と、基板１２の第２面１４側に設けられた第２面側電極部３６と、を更に備えている。

以下、貫通電極基板１０の各構成要素について説明する。

（基板）
基板１２は、第１面１３及び第１面１３の反対側に位置する第２面１４を含んでいる。また基板１２は、第１面１３側の複数の第１凹部１６を更に含んでいる。第１凹部１６は、第１面１３側からへこむように形成されている。基板１２は、一定の絶縁性を有する材料から構成されている。例えば、基板１２は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板１２は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を含んでいてもよい。

基板１２の第１面１３及び第２面１４は、互いに平行に延びており、これら第１面１３及び第２面１４が延び拡がる方向を、以下では、基板１２の平面方向と称する。また、基板１２の平面方向に直交する方向を、基板１２の法線方向と称する。本実施形態では、第１凹部１６のそれぞれが、図１に示すように、基板１２の法線方向に沿って基板１２を見た場合に、矩形状となっている。詳しくは、第１面１３との境界を規定する第１凹部１６の縁部分が、矩形状となっている。

第１凹部１６は、基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１及び第２部分１６Ｂ２を有する。本実施形態では、基板１２の法線方向における位置で、第１部分１６Ｂ１が、第２部分１６Ｂ２よりも第１面１３側に位置している。図２及び図３に示すように、第１部分１６Ｂ１は、底面１６Ｃ１と底面１６Ｃ１の外周縁から第１面１３側に向けて立ち上がる側壁面１６Ｓ１とを有し、第２部分１６Ｂ２は、底面１６Ｃ２と底面１６Ｃ２の外周縁から第１面１３側に向けて立ち上がる側壁面１６Ｓ２とを有する。ここで、図２５に示すように、本実施形態における第１凹部１６の第１部分１６Ｂ１は、薄い濃度のドットを付された部分を意味し、第２部分１６Ｂ２は、濃い濃度のドットを付された部分を意味する。第１部分１６Ｂ１と第２部分１６Ｂ２との境界は、第１部分１６Ｂ１における第２部分１６Ｂ２側に向けて連続的に延びる部分、図示例では底面１６Ｃ１と、第２部分１６Ｂ２における第１部分１６Ｂ１側に向けて連続的に延びる部分、図示例では側壁面１６Ｓ２の一部とが不連続の状態で交わる部分を意味する。なお後述する図１０に示す第１部分１６Ｂ１〜第３部分１６Ｂ３や、図１３等に示す第２凹部１８の第１部分１８Ｂ１と第２部分１８Ｂ２も、図２５で示した態様と同様の態様で区画される。

第１凹部１６においては、第１部分１６Ｂ１及び第２部分１６Ｂ２において第１面１３まで延びる側壁面１６Ｓ１，１６Ｓ２が、第１部分１６Ｂ１の底面１６Ｃ１及び第２部分１６Ｂ２の底面１６Ｃ２から第１面１３に向けて延びるに従い、平面方向で底面１６Ｃ１及び底面１６Ｃ２に対して外側に延びる傾斜状となっている。これにより、第１凹部１６の基板１２の平面方向に沿う断面は、第１部分１６Ｂ１の底面１６Ｃ１及び第２部分１６Ｂ２の底面１６Ｃ２から第１面１３に向けて次第に大きくなっている。なお、本実施形態における第１面１３は、基板１２の法線方向における一方側の面であって、基板１２の平面方向に沿って延び拡がる、第１凹部１６を含まない面を意味する。

第１部分１６Ｂ１の底面１６Ｃ１及び第２部分１６Ｂ２の底面１６Ｃ２は、本実施形態において、基板１２の平面方向に沿って延びており、実質的に平坦状となっている。そのため、第１部分１６Ｂ１の底面１６Ｃ１及び第２部分１６Ｂ２の底面１６Ｃ２の基板１２の法線方向における位置はそれぞれ、本実施形態において、平坦状の面の全域にわたって実質的に一定となっている。図示するように第１凹部１６には、第１素子１００が収容される。基板１２の厚さは特に限られないが、収容する第１素子１００の大きさや、基板１２の剛性、加工性、透過性等を考慮して、選択されればよい。また第１凹部１６の数は、特に限られるものでなく、基板１２上に１つだけ設けられてもよい。なお、図２及び図３においては、第１凹部１６の断面形状が、角部分や面状部分において、整った形状となっているが、実際に加工される第１凹部１６は、第１部分１６Ｂ１及び第２部分１６Ｂ２に凹凸形状が多く含まれる場合がある。第１部分１６Ｂ１及び第２部分１６Ｂ２を構成する面を平坦状に形成する場合に、その加工に起因して意図しない凹凸形状が第１部分１６Ｂ１及び第２部分１６Ｂ２に含まれた場合であっても、これら凹凸形状が意図をもって加工されたものではないときには第１部分１６Ｂ１及び第２部分１６Ｂ２を構成する面は、実質的に平坦状となっていると解釈されるものとする。

また本実施形態において、基板１２は、図１に示すように、透明で且つ矩形状となっており、互いに対向する一対の辺の一方の辺側及び他方の辺側のそれぞれに、第１凹部１６が設けられている。そして基板１２は、その互いに対向する一対の辺の一方の辺側の第１凹部１６と他方の辺側の第１凹部１６との間に、無孔領域１７を有する。

（孔）
第１孔２０Ａは、第１凹部１６の第１部分１６Ｂ１及び第２部分１６Ｂ２のそれぞれから第２面１４に至るよう基板１２に設けられる。言い換えると、第１孔２０Ａは、第１凹部１６の第１部分１６Ｂ１及び第２部分１６Ｂ２のそれぞれ、とりわけ底面１６Ｃ１，１６Ｃ２のそれぞれから基板１２を貫通している。図示の例では、第１孔２０Ａが、一つの第１部分１６Ｂ１内に４つ設けられ、一つの第２部分１６Ｂ２内に４つ設けられているが、このような数は、特に限られるものではない。第１孔２０Ａの直径は、例えば２０μｍ以上且つ１５０μｍ以下の範囲内であってもよいが、特に限られるものではない。なお、第１孔２０Ａは、第１凹部１６の第１部分１６Ｂ１及び第２部分１６Ｂ２のいずれか一方のみに設けられてもよい。

（孔電極部）
孔電極部２２は、第１孔２０Ａの内部に設けられた、導電性を有する部材である。例えば、孔電極部２２は、図２及び図３に示すように、第１凹部１６の第１部分１６Ｂ１及び第２部分１６Ｂ２側から第２面１４側まで至るように第１孔２０Ａの側壁２１Ａに沿って延びる導電層である。孔電極部２２は、図３に示すように、基板１２の第１面１３側に設けられた第１面側電極部３１と、基板１２の第２面１４側に設けられた第２面側電極部３６とを、第１孔２０Ａを介して電気的に接続する。なお、第１部分１６Ｂ１に設けられた第１孔２０Ａの孔電極部２２の長さと、第２部分１６Ｂ２に設けられた第１孔２０Ａの孔電極部２２の長さとは、図示から明らかなように、相違する。また、本実施の形態における「第１孔２０Ａの内部」という記載は、図２６においてドットを付して示した部分を意味する。

孔電極部２２の構成の一例について、図３を参照して説明する。図３に示すように、孔電極部２２は、第１孔２０Ａの側壁２１Ａ上に設けられた導電層を含む。導電層が導電性を有する限りにおいて、導電層の形成方法は特には限定されない。例えば、導電層は、蒸着法やスパッタリング法などの物理成膜法で形成されていてもよく、化学成膜法やめっき法で形成されていてもよい。また、導電層は、１つの層から構成されていてもよく、若しくは、複数の層を含んでいてもよい。本実施の形態においては、孔電極部２２の導電層が、シード層４１と、シード層４１上に設けられためっき層４２と、を含む例について説明する。

シード層４１は、めっき層４２を形成するめっき工程の際に、めっき液中の金属イオンを析出させてめっき層４２を成長させるための土台となる、導電性を有する層である。シード層４１の材料としては、好ましくは、基板１２の材料に対する高い密着性を有する導電性材料が用いられる。例えば、シード層４１の材料として、チタン、モリブデン、タングステン、タンタル、ニッケル、クロム、アルミニウム、これらの化合物、これらの合金など、又はこれらを積層したものを使用することができる。

シード層４１に堆積されるめっき層４２が銅を含む場合、シード層４１の材料としては、好ましくは、銅が基板１２の内部に拡散することを抑制する材料を使用する。例えば、窒化チタン、窒化モリブデン、窒化タンタル等、又はこれらを積層したものを用いることができる。シード層４１の厚さは、例えば、２０ｎｍ以上且つ５００ｎｍ以下の範囲内である。なお、シード層４１は、スパッタリング法又は蒸着法で形成されてもよい。

めっき層４２は、孔電極部２２の導電性を高めるためにシード層４１上に設けられる、導電性を有する層である。めっき層４２の材料としては、好ましくは、シード層４１に対する高い密着性を有し、且つ高い導電性を有する導電性材料が用いられる。例えば、めっき層４２の材料として、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。めっき層４２の厚さは、例えば、１μｍ以上且つ１０μｍ以下の範囲内である。

めっき層４２の厚みは、孔電極部２２に対して求められる導電性に応じて定められる。例えば、孔電極部２２が電源ラインや接地ラインを導通させるための部材である場合、十分な厚さを有するめっき層４２が用いられる。また、孔電極部２２が微弱な電気信号を導通させるための部材である場合、小さな厚みを有するめっき層４２を用いてもよい。又は、図示はしないが、めっき層４２を設けることなくシード層４１のみを第１孔２０Ａに設けてもよい。

図２及び図３に示すように、孔電極部２２のめっき層４２は、第１孔２０Ａの内部に中空部２３が形成されるようにシード層４１上に設けられていてもよい。中空部２３とは、第１孔２０Ａの内部の領域のうちシード層４１やめっき層４２などの固体が存在しない領域のことである。また、孔電極部２２は、第１孔２０Ａの内部の全域に充填されていてもよい。なお、めっき層４２を形成する際のめっき法は、電解めっきであってもよいし、無電解めっきであってもよい。

（電極部）
第１面側電極部３１及び第２面側電極部３６はそれぞれ、貫通電極基板１０のうち、貫通電極基板１０に取り付けられる素子や、貫通電極基板１０が取り付けられるフレキシブルプリント基板などの別の基板の端子に接続される部分であり、パッドやランドとも称される部分である。本実施形態では、第１面側電極部３１が、第１素子１００に接続されるようになっている。第１面側電極部３１は、第１凹部１６の第１部分１６Ｂ１及び第２部分１６Ｂ２のそれぞれにおいて貫通電極基板１０の表面に露出している。また、第２面側電極部３６は、基板１２の第２面１４側において貫通電極基板１０の表面に露出している。電極部３１，３６の材料としては、金属など、導電性を有する材料が用いられる。例えば、電極部３１，３６は、金を含むめっき液を基板１２に供給することによって形成される金めっき層を含む。本例では、電極部３１，３６が、孔電極部２２と同時に形成され、孔電極部２２と一体となっている。

素子
第１素子１００は、図３に示すように、素子本体１０１と、素子本体１０１に設けられた接続電極部１０２と、を有し、接続電極部１０２によって第１面側電極部３１に電気的に接続されている。図３においては、第１素子１００は、第２面１４から第１面１３に向けた基板１２の法線方向におけるその位置が第１面１３以下となるように、第１凹部１６内に位置して収容されている。なお、第１素子１００は、その一部のみが第１凹部１６内に収容されていてもよい。また、本実施形態における「第１凹部１６内」という記載は、図２５において二種のドットを付して示した部分を意味する。

詳しくは、本実施形態では、第１部分１６Ｂ１に一つの第１素子１００が位置し、第２部分１６Ｂ２に他の一つの第１素子１００が位置している。そして第１部分１６Ｂ１に配置された第１素子１００は、第１部分１６Ｂ１に設けられた孔電極部２２に接続され、第２部分１６Ｂ２に配置された第１素子１００は、第２部分１６Ｂ２に設けられた孔電極部２２に接続されている。

第１素子１００は、例えば、コンデンサ、トランジスタ、抵抗器、インダクタ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、発光素子、受光素子等である。素子本体１０１は、金属板や電気回路等とこれを収容する筐体部分を意味し、接続電極部１０２は、筐体部分の外部に露出し筐体部分の内部の電気回路等と接続する電極部分を意味する。なお、本実施形態において、第１素子１００は第１凹部１６に収容される素子のことを意味しており、その大きさや種類が異なる場合であっても、第１凹部１６に収容される素子であれば第１素子１００と呼ばれる。

貫通電極基板の製造方法
以下、貫通電極基板１０の製造方法の一例について、図４乃至図８を参照して説明する。

まず、図４に示すように、第１凹部１６が形成されていない状態の基板１２を準備する。続いて、図５に示すように、基板１２に第１凹部１６を形成する凹部形成工程を実施する。例えば、図示はしないが、まず、基板１２の第１面１３において第１凹部１６が形成されない領域をレジスト層で覆う。続いて、基板１２の第１面１３のうちレジスト層で覆われていない領域を除去して、複数の第１凹部１６を形成する。レジスト層で覆われていない領域を除去する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。このようなドライエッチング法や、ウェットエッチング法を段階的に行うことで、多段状の凹部を形成することができる。

次いで、図６に示すように、基板１２の第１凹部１６に複数の第１孔２０Ａを形成する孔形成工程を実施する。例えば、図示はしないが、まず、基板１２の第１面１３のうち第１孔２０Ａが形成されない領域をレジスト層で覆う。続いて、基板１２の第１面１３のうちレジスト層で覆われていない領域を除去して、複数の第１孔２０Ａを形成する。レジスト層で覆われていない領域を除去する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。

ウェットエッチング法を行う場合、エッチング液としては、フッ化水素（ＨＦ）、硫酸（Ｈ_２ＳＯ_４）、硝酸（ＨＮＯ_３）、塩酸（ＨＣｌ）のいずれか、又はこれらのうちの混合物を用いることができる。

ドライエッチング法としては、プラズマを用いたドライエッチングＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ボッシュプロセスを用いたＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ ＥｔｃｈｉｎｇＲＩＥ）法、サンドブラスト法、レーザアブレーション等のレーザ加工等を用いることができる。

レーザ加工のためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。

また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１２の第１孔２０Ａが形成されるべき領域に変質層を形成する。続いて、基板１２をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１２に第１孔２０Ａを形成することができる。

続いて、図７に示すように、基板１２の第１孔２０Ａの内部に孔電極部２２を形成する孔電極部形成工程を実施する。図示しないが、例えば、まず、基板１２の第１面１３及び第２面１４並びに第１孔２０Ａの側壁２１Ａにシード層４１を形成する。シード層４１を形成する方法としては、例えば、蒸着法やスパッタリング法などの物理成膜法や、化学成膜法などを用いることができる。そして基板１２の第１面１３上及び第２面１４上に部分的にレジスト層を形成する。レジスト層は、基板１２の第１面１３及び第２面１４のうち第１面側電極部３１及び第２面側電極部３６が設けられない領域を覆うように形成される。そして基板１２にめっき液を供給してシード層４１上にめっき層４２を形成するめっき工程を実施する。続いてレジスト層及びレジスト層によって覆われているシード層を除去する。このようにして、シード層４１及びめっき層４２を含む孔電極部２２を第１孔２０Ａの内部に形成する。このとき、シード層４１及びめっき層４２を含み、第１凹部１６の底面１６Ａ側に設けられる第１面側電極部３１及び基板１２の第２面１４側に設けられる第２面側電極部３６が、孔電極部２２と同時に得られる。

続いて、図８に示すように、第１素子１００が、第１凹部１６内に収容される。接続電極部１０２と第１面側電極部３１との電気的な接続は、例えばバンプにより行われる。バンプは、例えば、インジウム、銅、金等の金属であってもよい。また本実施形態では、側壁面１６Ｓ１，１６Ｓ２が、第１部分１６Ｂ１及び第２部分１６Ｂ２の底面１６Ｃ１，１６Ｃ２から第１面１３に延びるに従い、平面方向で底面１６Ｃ１，１６Ｃ２に対して外側に延びる傾斜状となっていることで、第１素子１００を第１凹部１６に収容する際の作業を容易に行うことができる。

以上に説明した本実施形態にかかる実装基板１は、第１面１３及び第１面１３の反対側に位置する第２面１４を含む基板１２を備え、基板１２は、第１面１３側の第１凹部１６と、第１凹部１６から基板１２を貫通する第１孔２０Ａと、第１孔２０Ａの内部に設けられた孔電極部２２と、を有し、第１凹部１６は、基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１及び第２部分１６Ｂ２を少なくとも有する。そして第１素子１００の少なくとも一部が、第１凹部１６内に収容されている。このような実装基板１によれば、第１凹部１６を形成することで孔電極部２２の寸法が抑制され、これにより孔電極部２２の材料消費量及び形成時間を抑制できる一方、第１凹部１６の無い部分においては基板１２の剛性の低下が抑制される。また第１凹部１６に第１素子１００が収容されることで、第１素子１００の突出量が抑制される。これにより、製造コストを抑制しつつ十分な剛性を確保し易くすることができ、且つ第１素子１００が設けられた場合であっても、第１素子１００によって全体の厚さが増加することを抑制することができる。とりわけ、第１凹部１６が、基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１及び第２部分１６Ｂ２を少なくとも有することで、例えば収容する第１素子１００の大きさに応じて第１部分１６Ｂ１及び第２部分１６Ｂ２を使い分けることで、第１素子１００によって全体の厚さが増加することを効果的に抑制することができる。

ここで、図９は、実装基板１が適用された電子機器の一例としての光デバイス５０の概略断面図を示している。光デバイス５０は、例えば、カメラ用のイメージセンサモジュールである。光デバイス５０は、上述した貫通電極基板１０及び第１素子１００を有する実装基板１と、貫通電極基板１０の無孔領域１７に光Ｌを導くレンズ５２と、無孔領域１７を透過した光Ｌを受ける受光素子５１と、を備える。また実装基板１には、フィルム５４が第１素子１００を覆うように積層されている。図９に示す光デバイス５０によれば、基板１２に無孔領域１７を設けることにより、意図しない反射が生じることを抑制しながら、レンズ５２を透過した光Ｌを受光素子５１へ到達させることができる。

図９に示すように、本実施形態にかかる実装基板１によれば、その厚さの増加を抑制できることで、光デバイス５０に組み込まれた場合も自身によって光デバイス５０の低背化が阻害されることを抑制できる。また、第１素子１００が基板１２から突出しない場合には、フィルム５４が第１素子１００を覆うように積層された場合であっても、低背化が阻害されることを抑制できる。また平坦状のフィルム５４が第１面１３と第１素子１００とに跨がって当接する状態とすることにより、フィルム５４の設置状態及び覆われる第１素子１００の設置状態を安定させることができる。

変形例
以下、上述の実施形態の変形例について説明する。以下に説明する変形例の構成部分における上述の実施形態と同様の部分については、同一の符号を付し、説明を省略する場合がある。

まず、図１０に示す変形例では、第１凹部１６Ｂが、基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１、第２部分１６Ｂ２及び第３部分１６Ｂ３を有する。基板１２の法線方向における位置で、第１部分１６Ｂ１は、第２部分１６Ｂ２よりも第１面１３側に位置し、第２部分１６Ｂ２は、第３部分１６Ｂ３よりも第１面１３側に位置している。第１孔２０Ａは、第１部分１６Ｂ１、第２部分１６Ｂ２及び第３部分１６Ｂ３の各々に形成されており、第１部分１６Ｂ１、第２部分１６Ｂ２及び第３部分１６Ｂ３に形成された第１孔２０Ａの各々には、孔電極部２２が設けられている。そして第１凹部１６には、複数、図示の例では３つの第１素子１００が収容されており、３つの第１素子１００は、第１部分１６Ｂ１、第２部分１６Ｂ２及び第３部分１６Ｂ３の各々に配置され、対応する孔電極部２２に接続されている。なお、第１凹部１６は、基板１２の法線方向における位置が互いに異なる４つ以上の部分を有していてもよい。

続いて、図１１に示す変形例では、第１凹部１６Ｂが、基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１及び第２部分１６Ｂ２を有する。詳しくは、第１凹部１６Ｂが、一つの第１部分１６Ｂ１と二つの第２部分１６Ｂ２とを有し、第２部分１６Ｂ２は、第１部分１６Ｂ１の両側に配置されている。

続いて、図１２に示す変形例では、実装基板１が、第２素子２００をさらに備える。基板１２は、第２面１４側の第２凹部１８をさらに有している。第２凹部１８は、第２面１４側からへこんでいる。そして第２素子２００が、第２凹部１８内に収容されている。

本変形例では、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが、一部で互いに重なるように形成されている。第１部分１６Ｂ１に設けられた第１孔２０Ａが、第１凹部１６と第２凹部１８とが重なる部分で、第１部分１６Ｂ１から第２凹部１８に貫通しており、第１素子１００と第２素子２００とが、第１部分１６Ｂ１に設けられた第１孔２０Ａの孔電極部２２によって接続されている。一方、第２部分１６Ｂ２に設けられた第１孔２０Ａは、第１部分１６Ｂ１から第２面１４に貫通している。このような変形例によれば、実装基板１において、第１面１３及び第２面１４の両側から素子を収容できることで、複数の素子を限られたスペースにおいて効率的に設けることができる。

続いて、図１３に示す変形例では、実装基板１が、第２素子２００をさらに備える。基板１２は、第２面１４側の第２凹部１８をさらに有している。第２凹部１８は、基板１２の法線方向における位置が互いに異なる第１部分１８Ｂ１及び第２部分１８Ｂ２を有する。そして基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが一致するように重なっている。また第１凹部１６と第２凹部１８とは、基板１２の法線方向の中央において平面方向に沿って延びる直線を挟んで、対称の形状となっている。

また第１孔２０Ａは、第１凹部１６の第１部分１６Ｂ１と第２凹部１８の第１部分１８Ｂ１とが重なる部分、及び、第１凹部１６の第２部分１６Ｂ２と第２凹部１８の第２部分１８Ｂ２とが重なる部分のそれぞれで、第１凹部１６から第２凹部１８に貫通しており、第１素子１００と第２素子２００とが、第１孔２０Ａの孔電極部２２によって接続されている。

なお、図１２及び図１３を用いて説明した第２素子２００及び以下の別の変形例で説明する第２素子２００は、上述した第１素子１００と同様の構成を有するものであり、素子本体２０１と、素子本体２０１に設けられた接続電極部（図示省略）と、を有する。第２素子２００は、例えば、コンデンサ、トランジスタ、抵抗器、インダクタ、ＩＣ、発光素子、受光素子等である。なお、本実施形態において、第２素子２００は第２凹部１８に収容される素子のことを意味しており、その大きさや種類が異なる場合であっても、第２凹部１８に収容される素子であれば第２素子２００と呼ばれる。

このような変形例によれば、実装基板１において、第１面１３及び第２面１４の両側から素子を収容できることで、複数の素子を限られたスペースにおいて効率的に設けることができる。とりわけ、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが重なるように形成されていることで、複数の素子を限られたスペースにおいて極めて効率的に設けることができる。

続いて、図１４に示す変形例では、基板１２の第１凹部１６に第１素子１００が収容されていないが、第１凹部１６の第１部分１６Ｂ１及び第２部分１６Ｂ２に設けられた孔電極部２２のそれぞれに、第１面側電極部３１を介して第１面側配線部６１が接続されている。第１部分１６Ｂ１に配置される第１面側配線部６１は、第１部分１６Ｂ１及び第１面１３に跨がるようにこれらに積層されている。第２部分１６Ｂ２に配置される第１面側配線部６１は、第２部分１６Ｂ２及び第１面１３に跨がるようにこれらに積層されている。

また基板１２は第２面１４側の第２凹部１８をさらに有するが、第２凹部１８には図１２等で示した第２素子２００が収容されていない。基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とは、一部で互いに重なるように形成され、第１部分１６Ｂ１に設けられた第１孔２０Ａは、第１凹部１６と第２凹部１８とが重なる部分で、第１部分１６Ｂ１から第２凹部１８に貫通している。また第２部分１６Ｂ２に設けられた第１孔２０Ａは、第２部分１６Ｂ２から第２面１４に貫通している。

そして第１部分１６Ｂ１に設けられた第１孔２０Ａ内の孔電極部２２は、第２凹部１８内で第２面側電極部３６に接続され、第２部分１６Ｂ２に設けられた第１孔２０Ａ内の孔電極部２２は、第２面１４上で第２面側電極部３６に接続されている。そして第１凹部１６の第１部分１６Ｂ１及び第２部分１６Ｂ２から第２面１４に向けて延びる孔電極部２２のそれぞれには、第２凹部１８内の第２面側電極部３６及び第２面１４上の第２面側電極部３６を介して、第２面側配線部６２が接続されている。第２凹部１８に配置される第２面側配線部６２は、第２凹部１８部及び第２面１４に跨がるようにこれらに積層されている。また第２面１４に配置される第２面側配線部６２は、第２面１４上に積層されている。

続いて、図１５に示す変形例では、基板１２の第１凹部１６の構造が、図１４に示した第１凹部１６と同様の構造である一方で、第２凹部１８の構造が、図１４に示した第２凹部１８とは異なっている。

すなわち、第２凹部１８は、基板１２の法線方向における位置が互いに異なる第１部分１８Ｂ１及び第２部分１８Ｂ２を有する。そして基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが一致するように重なっている。また第２凹部１８には、図１２等で示した第２素子２００が収容されていない。また第１部分１６Ｂ１に設けられた第１孔２０Ａは、第１凹部１６の第１部分１６Ｂ１から第２凹部１８の第１部分１８Ｂ１に貫通している。また第２部分１６Ｂ２に設けられた第１孔２０Ａは、第１凹部１６の第２部分１６Ｂ２から第２凹部１８の第２部分１８Ｂ２に貫通している。

そして第１凹部１６の第１部分１６Ｂ１に設けられた第１孔２０Ａ内の孔電極部２２は、第２凹部１８の第１部分１８Ｂ１上で第２面側電極部３６に接続され、第１凹部１６の第２部分１６Ｂ２に設けられた第１孔２０Ａ内の孔電極部２２は、第２凹部１８の第２部分１８Ｂ２上で第２面側電極部３６に接続されている。そして第１部分１６Ｂ１及び第２部分１６Ｂ２から第２面１４に向けて延びる孔電極部２２のそれぞれには、第２凹部１８の第１部分１８Ｂ１及び第２部分１８Ｂ２上の第２面側電極部３６を介して、第２面側配線部６２が接続されている。第１部分１８Ｂ１に配置される第２面側配線部６２は、第１部分１８Ｂ１及び第２面１４に跨がるようにこれらに積層されており、第２部分１８Ｂ２に配置される第２面側配線部６２は、第２部分１８Ｂ２及び第２面１４に跨がるようにこれらに積層されている。

続いて、図１６に示す変形例においては、実装基板１が、第２素子２００をさらに備え、基板１２は、第２面１４側の第２凹部１８と、第２凹部１８から基板１２を貫通する第２孔２０Ｂと、第２孔２０Ｂの内部に設けられた孔電極部２２と、をさらに有している。一方で、基板１２の法線方向に基板１２を見た場合に、第１凹部１６と第２凹部１８とが、互いに重ならないように形成されている。そして第１凹部１６は、基板１２の法線方向における位置が互いに異なる第１部分１６Ｂ１及び第２部分１６Ｂ２を有し、第２凹部１８は、基板１２の法線方向における位置が互いに異なる第１部分１８Ｂ１及び第２部分１８Ｂ２を有する。

第１凹部１６の第１部分１６Ｂ１及び第２部分１６Ｂ２のそれぞれには、第１孔２０Ａが設けられ、各第１孔２０Ａは第２面１４を貫通し、その内部に孔電極部２２を設けられている。同様に、第２凹部１８の第１部分１８Ｂ１及び第２部分１８Ｂ２のそれぞれには、第２孔２０Ｂが設けられ、各第２孔２０Ｂは第１面１３を貫通し、その内部に孔電極部２２を設けられている。このような変形例では、凹部１６，１８の深さを大きく確保できることにより、基板１２の剛性を確保しつつ大型の素子を収容し易くすることができる。

次に図１７は、上述の実装基板１の別の変形例を示す図であって、実装基板１の平面図であり、図１８は、図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。図１７，１８に示す変形例は、基板１２の形状が上述の実施形態と異なっている。すなわち、図１７に示す変形例では、基板１２は、平面視で矩形状となっており、互いに対向する一対の辺の一方の辺側及び他方の辺側のそれぞれに、第１凹部１６が設けられている。そして基板１２は、その互いに対向する一対の辺の一方の辺側の第１凹部１６と他方の辺側の第１凹部１６との間に、基板１２を貫通する開口部１９を有している。開口部１９の形状は、図示の例において、矩形状となっている。

次に図１９に示す変形例においては、第１凹部１６から基板１２を貫通する第１孔２０Ａ及び第１孔２０Ａに設けられる孔電極部２２の位置が、上述の実施形態と異なっている。詳しくは、複数の第１孔２０Ａ及び孔電極部２２のうちの一つ又は複数の第１孔２０Ａ及び孔電極部２２が、第１凹部１６の第１部分１６Ｂ１の側壁面１６Ｓ１から基板１２を貫通している。この変形例に例示されるように、第１凹部１６における第１孔２０Ａ及び孔電極部２２の位置は、特に限られるものではない。なお、図１６で示した変形例における第２凹部１８における第２孔２０Ｂ及び第２孔２０Ｂに設けられる孔電極部２２の位置も、特に限られるものではない。

次に図２０に示す変形例においては、基板１２の法線方向に沿って基板１２を切断した場合の第１凹部１６の第１部分１６Ｂ１及び第２部分１６Ｂ２のそれぞれの断面形状が、円弧状となっている。この変形例に例示されるように、第１凹部１６の形状は、特に限られるものではない。なお、図１６で示した変形例における第２凹部１８の形状も、特に限られるものではない。

〔実装基板が搭載される製品の例〕
図２１は、本開示の実施形態に係る実装基板１が搭載されることができる製品の例を示す図である。本開示の実施形態に係る実装基板１は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバー１８０、液晶テレビのようなテレビ１９０等に搭載される。

［孔電極部のバリエーション］
また図２２Ａ〜図２２Ｃは、孔電極部２２の変形例を示している。図２２Ａに示す変形例では、上述の実施形態に係る実装基板１の第１孔２０Ａに、孔電極部２２が充填されている。孔電極部２２が第１孔２０Ａに充填される場合には、不要な物質が第１孔２０Ａの内部に入ってしまうことを抑制することができる。第１孔２０Ａに充填される孔電極部２２は、例えば、第１孔２０Ａに、導電層をスパッタリング、蒸着法および電解メッキにより順次堆積することにより、形成されてもよい。なお、例えば図１６に示した第２孔２０Ｂにおける孔電極部２２も、第２孔２０Ｂに充填された形態となっていてもよい。

図２２Ｂに示す変形例では、上述の実施形態に係る実装基板１の第１孔２０Ａに、充填部材２５が充填されている。この変形例に係る実装基板１は、第１孔２０Ａの内部において孔電極部２２よりも第１孔２０Ａの中心側に設けられた充填部材２５を更に備える。なお、「中心側に設けられた」とは、第１孔２０Ａの内部において、充填部材２５と側壁２１Ａとの間の距離が孔電極部２２と側壁２１Ａとの間の距離よりも大きいことを意味する。充填部材２５は、例えば、ポリイミド、ベンゾシクロブテン等の絶縁性樹脂材料や、酸化シリコンや窒化シリコンなどの無機材料を含む。充填部材２５が設けられる場合には、不要な物質が第１孔２０Ａの内部に入ってしまうことを抑制することができる。

充填部材２５は、例えば、第１孔２０Ａの両端にフィルムを設置し、第１孔２０Ａの内部の圧力を、第１孔２０Ａの外部の圧力よりも低い状態にして、フィルムを第１孔２０Ａの内部に押し込むことによって、形成されてもよい。なお、第１孔２０Ａの内部の圧力と第１孔２０Ａの外部の圧力との差が小さい場合や、フィルムの流動性が低い場合には、図２２Ｃに示すように、第１孔２０Ａの内部が完全には充填部材２５で充填されず、隙間２６が残る場合がある。このような充填部材２５は、例えば図１６に示した第２孔２０Ｂに設けられてもよい。

また、上述の実施形態では、孔電極部２２がシード層４１とめっき層４２とを有するが、孔電極部２２は、例えばスパッタリング法又は蒸着法のみによって形成されることにより、単層の状態となっていてもよい。

次に実装基板１における基板１２に凹部を形成する工程の変形例を図２３及び図２４を参照しつつ説明する。

本変形例では、図２３に示すように、まず、複数の貫通孔１２１Ａが形成された第１基板１２１と、貫通孔１２１Ａよりも大型の複数の貫通孔１２２Ａが形成された第１基板１２２と、孔が形成されていない第３基板１２３とを準備する。続いて、図２４に示すように、第３基板１２３上に第１基板１２１を積層して接合し、且つ第１基板１２１上に第２基板１２２を積層して接合することによって、貫通孔１２１Ａ，１２２Ａと第３基板１２２の一方の面とによって、第１部分１６Ｂ１及び第２部分１６Ｂ２を有する第１凹部１６を形成する。第１基板１２１、第２基板１２２及び第３基板１２３の接合手法としては、常温接合、陽極接合、金属共晶接合、フュージョン接合、金属拡散接合等が挙げられる。なお、第１凹部１６及び第２凹部１８を有する基板１２を形成する場合においても、３つの基板を接合して基板１２を形成してもよい。

１…実装基板
１０…貫通電極基板
１２…基板
１３…第１面
１４…第２面
１６…第１凹部
１６Ｂ１…第１部分
１６Ｂ２…第２部分
１６Ｂ３…第３部分
１７…無孔領域
１８…第２凹部
１８Ｂ１…第１部分
１８Ｂ２…第２部分
２０Ａ…第１孔
２０Ｂ…第２孔
２２…孔電極部
５０…光デバイス
１００…第１素子
１０１…素子本体
１０２…接続電極部
２００…第２素子

Claims (20)

1. 第１面及び前記第１面の反対側に位置する第２面を含む基板を備え、
   前記基板は、前記第１面側の第１凹部と、前記第１凹部から前記基板を貫通する第１孔と、前記第１孔の内部の孔電極部と、を有し、
   前記第１凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有する、貫通電極基板。
2. 前記第１孔及び前記第１孔の内部の前記孔電極部は、前記第１部分及び第２部分のうちの少なくとも一方に設けられている、請求項１に記載の貫通電極基板。
3. 前記第１孔及び前記第１孔の内部の前記孔電極部は、前記第１凹部における少なくとも前記第１部分及び前記第２部分の各々に設けられている、請求項２に記載の貫通電極基板。
4. 前記基板は、前記第２面側の第２凹部と、前記第２凹部から前記基板を貫通する第２孔と、前記第２孔の内部の孔電極部と、をさらに有する、請求項１乃至３のいずれかに記載の貫通電極基板。
5. 前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、少なくとも一部で互いに重なるように形成されている、請求項４に記載の貫通電極基板。
6. 前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、互いに重ならないように形成されている、請求項４に記載の貫通電極基板。
7. 前記第２凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有する、請求項４乃至６のいずれかに記載の実装基板。
8. 前記第２孔及び前記第２孔の内部の前記孔電極部は、前記第２凹部における少なくとも前記第１部分及び前記第２部分の各々に設けられている、請求項７に記載の実装基板。
9. 前記基板は、前記第２面側の第２凹部をさらに有する、請求項１乃至３のいずれかに記載の貫通電極基板。
10. 前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、少なくとも一部で互いに重なるように形成され、
    前記第１孔は、前記第１凹部と前記第２凹部とが重なる部分で、前記第１凹部から前記第２凹部に貫通している、請求項９に記載の実装基板。
11. 第１面及び前記第１面の反対側に位置する第２面を含む基板を備え、前記基板は、前記第１面側の第１凹部と、前記第１凹部から前記基板を貫通する第１孔と、前記第１孔の内部の孔電極部と、を有し、前記第１凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有する、貫通電極基板と、
    第１素子と、を備え、
    前記第１素子の少なくとも一部が、前記第１凹部内に位置している、実装基板。
12. 前記第１素子は、前記孔電極部に接続されている、請求項１１に記載の実装基板。
13. 複数の前記第１素子を備え、
    前記第１部分に一つの前記第１素子の少なくとも一部が位置し、前記第２部分に他の一つの前記第１素子の少なくとも一部が位置している、請求項１１に記載の実装基板。
14. 前記基板は、前記第２面側の第２凹部と、前記第２凹部から前記基板を貫通する第２孔と、前記第２孔の内部の孔電極部と、をさらに有する、請求項１１乃至１３に記載の実装基板。
15. 前記第２凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有する、請求項１４に記載の実装基板。
16. 前記基板は、前記第２面側の第２凹部をさらに有する、請求項１１乃至１３に記載の実装基板。
17. 前記第２凹部は、前記基板の法線方向における位置が互いに異なる第１部分及び第２部分を少なくとも有する、請求項１６に記載の実装基板。
18. 前記基板の法線方向に前記基板を見た場合に、前記第１凹部と前記第２凹部とが、少なくとも一部で互いに重なるように形成され、
    前記第１孔は、前記第１凹部と前記第２凹部とが重なる部分で、前記第１凹部から前記第２凹部に貫通している、請求項１６又は１７に記載の実装基板。
19. 第２素子をさらに備え、
    前記第２素子の少なくとも一部が、前記第２凹部内に位置している、請求項１８に記載の実装基板。
20. 前記第２素子は、前記孔電極部に接続されている、請求項１９に記載の実装基板。

Images