TWI619414B - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TWI619414B
TWI619414B TW105139120A TW105139120A TWI619414B TW I619414 B TWI619414 B TW I619414B TW 105139120 A TW105139120 A TW 105139120A TW 105139120 A TW105139120 A TW 105139120A TW I619414 B TWI619414 B TW I619414B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
substrate
wire
magnetic structure
layer
Prior art date
Application number
TW105139120A
Other languages
English (en)
Other versions
TW201820949A (zh
Inventor
林緯迪
簡俊賢
謝育忠
陳裕華
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW105139120A priority Critical patent/TWI619414B/zh
Priority to US15/410,745 priority patent/US9854671B1/en
Application granted granted Critical
Publication of TWI619414B publication Critical patent/TWI619414B/zh
Publication of TW201820949A publication Critical patent/TW201820949A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0033Printed inductances with the coil helically wound around a magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • H05K2201/086Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一種電路板,包含基材、第一磁性結構、第一介電層和電感線圈。基材具有頂面和底面。第一磁性結構配置於基材的頂面上。第一介電層覆蓋基材以及第一磁性結構。電感線圈包含第一導線、第二導線和多個導電柱。第一導線配置於第一介電層上。第二導線配置於基材的底面上。導電柱連接第一導線以及第二導線,第一導線、第二導線和導電柱形成環繞第一磁性結構的螺旋結構。

Description

電路板及其製造方法
本發明係有關一種電路板及其製造方法,特別是關於一種具有電感元件的電路板。
近年來,隨著科技產業日益發達,電子產品例如筆記型電腦、平板電腦與智慧型手機已頻繁地出現在日常生活中。電子產品的型態與使用功能越來越多元,因此應用於電子產品中的電路板也成為相關技術中的重要角色。此外,為了增加電路板的應用,電路板也可依據需求設計成多層電路板,以增加其內部用來線路佈局的空間,而許多不同種類的電子元件,例如連接器、晶片或光電元件,可依據需求配置在多層電路板上,增加其使用功能。
在電源控制晶片或無線通訊的晶片封裝中常需要使用到電感元件,傳統作法是在電路板完成後利用表面貼焊(surface mount technology,SMT)的方式,將電感元件組裝於電路板的表面,但隨著技術的進步,電子產品要求 輕薄短小,使得微縮這些外加元件變得極具挑戰,而使用焊接的方式也使其可靠度倍受考驗。
根據本發明之多個實施方式,係提供一種電路板,包含:基材、第一磁性結構、第一介電層和電感線圈。基材具有頂面和底面。第一磁性結構配置於基材的頂面上。第一介電層覆蓋基材以及第一磁性結構。電感線圈包含:第一導線、第二導線和多個導電柱。第一導線配置於第一介電層上。第二導線配置於基材的底面上。多個導電柱連接第一導線以及第二導線,第一導線、第二導線和導電柱形成環繞第一磁性結構的螺旋結構。
在某些實施方式中,基材包含高分子基板、第二介電層和第三介電層,第二介電層和第三介電層分別配置於高分子基板的相對兩表面上,其中第一磁性結構接觸第二介電層。
在某些實施方式中,電路板更包含第四介電層和第二磁性結構配置於高分子基板和第三介電層的中間,其中第二磁性結構配置於第四介電層和第三介電層之間。
在某些實施方式中,第一磁性結構包含至少一磁性複合層,磁性複合層包含:一介電薄膜;以及一磁性材料配置於介電薄膜上。
在某些實施方式中,導電柱貫穿基材和第一介電層。
在某些實施方式中,磁性材料為鐵、鈷、鎳、銣或其合金。
在某些實施方式中,電路板更包含第一保護層覆蓋第一導體和第一介電層,以及第二保護層覆蓋第二導體和基材的底面。
本發明之多個實施方式,係提供一種製造電路板的方法,包含:提供基材,基材具有頂面和底面;形成磁性結構於頂面上;形成介電層覆蓋磁性結構;形成多個孔洞,孔洞貫穿基材和介電層;形成金屬層覆蓋介電層和基材的底面,且填充孔洞,其中填充在孔洞中的金屬層的部分形成多個導電柱;以及圖案化金屬層以分別在介電層和底面上形成第一導線圖案和第二導線圖案,其中第一導線圖案、第二導線圖案和導線柱形成環繞磁性結構的螺旋結構。
在某些實施方式中,形成該金屬層的方法為電鍍、電漿輔助原子層沉積、有機金屬化學氣相沉積、化學氣相沉積、物理氣相沉積、濺鍍或脈衝雷射蒸鍍。
在某些實施方式中,形成磁性結構包含交替地形成多個介電薄膜以及多個磁性層,其中各介電薄膜與各磁性層彼此交替堆疊。
為使本發明之上述及其他目的、特徵和優點更 明顯易懂,下文特舉出較佳實施例,並配合所附圖示詳細說明如下。
100‧‧‧方法
110‧‧‧基材
111‧‧‧頂面
112‧‧‧基板
113‧‧‧底面
114‧‧‧介電層
116‧‧‧介電層
120‧‧‧第一磁性結構
122‧‧‧介電薄膜材料層
124‧‧‧磁性材料層
130‧‧‧第二磁性結構
132‧‧‧介電薄膜材料層
134‧‧‧磁性材料
140‧‧‧介電層
150‧‧‧介電層
160‧‧‧金屬層
161‧‧‧孔洞
162‧‧‧第一導線圖案
164‧‧‧導電柱
166‧‧‧第二導線圖案
168‧‧‧填充物
170‧‧‧保護層
180‧‧‧保護層
190‧‧‧凸塊
D1‧‧‧距離
D2‧‧‧距離
S11、S12、S13、S14、S15、S16‧‧‧步驟
第1圖為根據某些實施方式,一種電路板的製造方法的流程圖。
第2圖係繪示根據本發明某些實施方式之基板的剖面示意圖。
第3圖至第4A圖係繪示根據本發明某些實施方式之形成磁性結構於基材的頂面上的細部流程的剖面示意圖。
第4B-4C圖係繪示根據本發明某些實施方式形成第一磁性結構120或/及第二磁性結構130的剖面示意圖。
第5A-5C圖係繪示根據本發明某些實施方式形成介電層覆蓋磁性結構的剖面示意圖。
第6A-6C圖係繪示根據本發明某些實施方式形成孔洞的剖面示意圖。
第7A-7C圖係繪示根據本發明某些實施方式形成金屬層後的剖面示意圖。
第8A-8B圖係繪示根據本發明某些實施方式之形成第一導線圖案162、導電柱164和第二導線圖案166後之俯視示意圖。
第8C-8E圖係繪示根據本發明某些實施方式之沿第8A圖之A-A’截線之剖面示意圖。
第9A-9C圖係繪示根據本發明某些實施方式形成保護層後的剖面示意圖。
第10A圖至第10B圖係繪示根據本發明某些實施方式之電路板之製造方法之各製程階段的剖面示意圖。
以下將詳細討論本實施例的製造與使用,然而,應瞭解到,本發明提供實務的創新概念,其中可以用廣泛的各種特定內容呈現。下文敘述的實施方式或實施例僅為說明,並不能限制本發明的範圍。
此外,在本文中,為了易於描述圖式所繪的某個元件或特徵和其他元件或特徵的關係,可能會使用空間相對術語,例如「在...下方」、「在...下」、「低於」、「在...上方」、「高於」和類似用語。這些空間相對術語意欲涵蓋元件使用或操作時的所有不同方向,不只限於圖式所繪的方向而已。裝置可以其他方式定向(旋轉90度或定於另一方向),而本文使用的空間相對描述語則可相應地進行解讀。
以下提供各種關於電路板及其製作方法的實施例,其中詳細說明此電路板的結構和性質以及此電路板的製備步驟或操作。
一般電感元件整合於封裝基板時大多使用表面貼焊(surface mount technology,SMT)的方式,將電感元件直接透過 回焊的方式連接至封裝基板上,由於元件與封裝基板於表面進行連接,故無法有效減少整體封裝的厚度或體積。
為達到封裝尺寸輕薄短小的需求,本發明提供一種電路板結構和其製造方法,直接將線圈形成於電路板中,並且利用磁性結構增強其電感效應。
第1圖為根據某些實施方式,一種電路板的製造方法的流程圖。如第1圖所示,方法10包含步驟S11、步驟S12、步驟S13、步驟S14、步驟S15以及步驟S16。
在步驟S11中,提供基材,基材具有頂面和底面。在某些實施方式中,如第2圖所示,基材110包含基板112和介電層114,且基材110具有頂面111和底面113。在某些實施方式中,可先提供基板112,之後再形成介電層114於基板112上以形成基材110。基板112可例如為高分子基板、複合式基板或其他習知使用於電路板的基板。在一實施方式中,基板112為高分子纖維複合材料基板。在另一實施方式中,基板112包含高分子(例如環氧樹脂)和增強材料(例如玻璃纖維、碳纖維、凱夫拉(Kevlar)纖維、硼纖維、碳化矽纖維、或/及其組合)。介電層114可例如為矽膠材料、適當的高分子材料或高分子與玻璃陶瓷的複合材料。
在步驟S12中,形成磁性結構於基材的頂面上。第3圖至第4A圖係繪示根據本發明某些實施方式之形成磁性結構120於基材110的頂面上的細部流程的剖面示意圖。如第3圖所示,首先形成介電薄膜材料層122於基材110上,之後形成磁性材料層 124於介電薄膜材料層122上。形成介電薄膜材料層122和磁性材料層124的方法包含(但不限於)電漿輔助原子層沉積、有機金屬化學氣相沉積、化學氣相沉積、物理氣相沉積、濺鍍或脈衝雷射蒸鍍。在一實施方式中,介電薄膜122可例如為矽氧化物或非導電薄膜、氮化矽、金屬氧化物或金屬氮化物。在另一實施方式中,磁性材料層124為一元、二元或多元金屬之合金且具有磁性之材料,例如鐵、鈷、鎳、銣或其合金。
如第4A圖所示,使用圖案化製程使介電薄膜材料層122和磁性材料層124形成所欲之圖案,而形成第一磁性結構120。例示性的圖案化製程包含形成光阻層覆蓋第一磁性結構120,將光阻曝光而形成圖案,執行曝光後烘烤製程並將光阻顯影而形成包含光阻的遮罩元件。在另一實施方式中,也可使用硬遮罩層例如氮化矽作為遮罩元件。之後使用反應式離子蝕刻(reactive ion etching,RIE)、電漿乾式蝕刻、濕式蝕刻或/及其他合適的製程蝕刻沒有被遮罩元件保護的區域。蝕刻氣體可例如使用六氟化硫、四氯化矽、八氟環丁烷、甲烷、氫氣、氬或其他已知蝕刻氣體或其組合。
第4B-4C圖係繪示根據本發明另外某些實施方式之形成第一磁性結構120或/及第二磁性結構130的剖面示意圖。在第4B圖繪示的實施方式中,基材110包含基板112、介電層114和介電層116,介電層114和介電層116分別配置於基板112的相對兩表面上。第一磁性結構120和第二磁性結構130分別形成於基材110 的相對兩表面上。第二磁性結構130包含介電薄膜材料層132和磁性材料層134。第二磁性結構130的形成方法和第一磁性結構120相同,故不再贅述。
在第4C圖繪示的實施方式中,形成第一磁性結構120於基材110上。第一磁性結構120具有至少一磁性複合層,磁性複合層包含一介電薄膜材料層122和一磁性材料層124,其中磁性材料層124配置於介電薄膜材料層122上。形成第一磁性結構120的步驟包含交替地形成多個介電薄膜材料層122和多個磁性材料層124,其中各介電薄膜材料層122與各磁性材料層124彼此交替堆疊。介電薄膜材料層122和磁性材料層124的交互堆疊層數並不受限制,且此堆疊層數越多時,之後形成的電感元件所具有的電磁感應會越強,故可依需求形成多組的磁性複合層作為第一磁性結構120。在該領域中具有通常知識者應理解,第4C圖僅為例示性地繪示出第一磁性結構120包含兩個磁性複合層,但實際上可包含更多的磁性複合層。在另一實施方式中,也可在基材110的相對兩表面上分別形成第一磁性結構120和第二磁性結構130,且第一磁性結構120和第二磁性結構130至少其中一個具有多個磁性複合層。在又一實施方式中,第一磁性結構120和第二磁性結構130各自包含的磁性複合層數量可為相同或不同。
之後,進行步驟S13,形成介電層覆蓋磁性結構。第5A-5C圖係繪示根據本發明某些實施方式形成介電層140或/及介電層150分別覆蓋磁性結構120或/及磁性結構130的剖面示意 圖,其中第5A圖係接續第4A圖的實施方式,第5B圖係接續第4B圖,第5C圖係接續第4C圖。如第5A圖所示,形成介電層140覆蓋第一磁性結構120和基材110之頂面,以及形成介電層150覆蓋基材110之底面。在一實施方式中,可使用壓合或貼合製程同時形成介電層140和介電層150。介電層140和介電層150可例如為高分子與玻璃纖維材料、適當的高分子材料或高分子與玻璃陶瓷的複合材料。在另一實施方式中,先前步驟提供之基材110可更包含介電層150配置於基板112之底面,因此只需要形成介電層140覆蓋第一磁性結構120和基材110之頂面。在第一磁性結構120和第二磁性結構130分別配置於基材110的相對兩面的實施方式中,介電層150覆蓋第二磁性結構130和基材110的底面。
在第5B圖繪示的實施方式中,第一磁性結構120和第二磁性結構130分別形成於基材110的相對兩表面,其中基材110包含基板112、介電層114和介電層116,且介電層114和介電層116分別形成於基板112的相對兩表面。在此實施方式中,形成介電層140和介電層150分別覆蓋第一磁性結構120和第二磁性結構130。介電層140和介電層150的組成、形成方式如上所述,故在此不再重複。
在第5C圖繪示的實施方式中,形成介電層140和介電層150分別覆蓋第一磁性結構120和基材的底面。第一磁性結構120具有多個磁性複合層。介電層140和介電層150的組成、形成方式如上所述,故在此不再重複。
之後進行步驟S14,形成多個孔洞,孔洞貫穿基材及介電層。請參照第6A-6C圖。第6A-6C圖係繪示根據本發明某些實施方式形成孔洞161的剖面示意圖,其中第6A圖係接續第5A圖的實施方式,第6B圖係接續第5B圖,第6C圖係接續第5C圖。如第6A圖所示,形成多個孔洞161貫穿基板112、介電層114、介電層140和介電層150。形成孔洞161的方法包含雷射鑽孔或機械式鑽孔。在一實施方式中,形成孔洞後可選擇性地使用除膠渣(desmear)製程。由於形成孔洞時的高溫使基材內含之高分子超過玻璃轉換溫度(Tg)而形成融熔狀並產生膠渣。因此可使用除膠渣製程避免後續形成之導電柱有導電不良之問題。
在第6B圖繪示的實施方式中,形成多個孔洞161貫穿基板112、介電層114、介電層116、介電層140和介電層150。孔洞161形成方式如上所述,在此不再重複。在第6C圖繪示的實施方式中,形成多個孔洞161貫穿基板112、介電層114、介電層140和介電層150。
接著進行步驟S15,形成金屬層覆蓋介電層及基材底面,且填充孔洞,其中填充在孔洞中的金屬層的部分形成多個導電柱。請參照第7A-7C圖。第7A-7C圖係繪示根據本發明某些實施方式形成金屬層160後的剖面示意圖,其中第7A圖係接續第6A圖的實施方式,第7B圖係接續第6B圖,第7C圖係接續第6C圖。在第7A-7C圖的實施方式中,使用金屬化(metalization)製程形成金屬層160覆蓋介電層140和介電層150,並填充孔洞161,其 中填充在孔洞161的金屬層160的部分形成多個導電柱164。形成金屬層160的方法包含但不限於電鍍、電漿輔助原子層沉積、有機金屬化學氣相沉積、化學氣相沉積、物理氣相沉積、濺鍍或脈衝雷射蒸鍍。金屬層的組成包含銅、銀、金或其他導電材料。
之後進行步驟S16,圖案化金屬層,以分別在介電層及基材的底面上形成第一導線圖案及第二導線圖案,其中第一導線圖案、第二導線圖案以及導電柱形成環繞磁性結構的螺旋結構。請參照第8A-8B圖,第8A-8B圖係繪示根據本發明某些實施方式之形成第一導線圖案162、導電柱164和第二導線圖案166後之俯視示意圖。在第8A圖繪示的實施方式中,在金屬化製程之後將覆蓋介電層140和介電層150的金屬層圖案化並分別形成第一導線圖案162和第二導線圖案166。在第8A圖繪示的實施方式中,多個導電柱164配置於第一磁性結構120的相對兩側,第一導線圖案162配置於第一磁性結構120的上方,第二導線圖案166(以虛線表示)配置於第一磁性結構120的下方,其中導電柱164連接第一導線圖案162和第二導線圖案166形成單螺旋結構的電感線圈。第8A圖和第8B圖中的電感線圈結構類似,兩者皆包含第一導線圖案162、第二導線圖案166、多個導電柱164和第一磁性結構120。第8A圖與第8B圖不同之處在於,第8B圖的電感線圈為雙螺旋結構,能夠提供密度更高之電感線圈。電感線圈的圈數可為整數,也可視其電路佈局需求不為整數。
第8C-8E圖係繪示根據本發明某些實施方式之沿第 8A圖之A-A’截線之剖面示意圖。在第8C圖繪示的實施方式中,孔洞161在金屬化製程中被填滿,形成導電柱164。在一實施方式中,第一磁性結構120的頂面和第一導線圖案162所配置的表面的距離為D1,第一磁性結構120的底面和第二導線圖案166所配置的表面的距離為D2。為了製程方便的需求,D1和D2不同。在另一實施方式中,視其電路設計上的需要,D1也可以等於D2。在第8D圖繪示的實施方式中,孔洞161在金屬化製程中被填滿,形成導電柱164,且導電柱164的中間部分比導電柱164的兩端細。在第8E圖繪示的實施方式中,導電柱164包含柱狀填充物168以及環繞填充物168之金屬。填充物168可例如為樹脂材料、高分子與玻璃陶瓷的複合材料或其他適當的材料。
第9A-9C圖係繪示根據本發明某些實施方式形成保護層後的剖面示意圖。在形成第一導線圖案162、第二導線圖案166和導電柱164之後,可選擇性地形成保護層170或/及保護層180。保護層170覆蓋第一導線圖案162和介電層140。保護層180覆蓋第二導線圖案166和介電層150。保護層170和保護層180可例如為高分子與玻璃纖維材料、適當的高分子材料或高分子與玻璃陶瓷的複合材料。
第10A-10B圖係繪示根據本發明某些實施方式之電路板之剖面示意圖。在第10A圖繪示的實施方式中,電路板,包含基材110、第一磁性結構120、介電層140和介電層150以及電感線圈。基材110具有頂面和底面,基材110包含基 板112和介電層114。第一磁性結構120配置於基材的頂面上。介電層140覆蓋基材110以及第一磁性結構120,介電層150覆蓋基材110的底面。電感線圈包含第一導線圖案162、第二導線圖案166(標示在第8A圖中)和多個導電柱164。第一導線圖案162配置於介電層140中。在一實施方式中,第一導線圖案162可配置於介電層140上,端視其線路設計需求。第二導線圖案配置於介電層150中。在一實施方式中,第二導線圖案可配置於介電層150上。導電柱連接第一導線圖案162以及第二導線圖案,第一導線圖案162、第二導線和導電柱164形成環繞第一磁性結構120的螺旋結構。電路板可包含其他元件,例如盲孔、埋孔、其他電路、凸塊(bumping)190或主動/被動元件。在一實施方式中,可選擇性地將至少一線路層配置於介電層140和保護層170之間,或/及將至少一線路層配置於介電層150和保護層180內。在另一實施方式中,至少一線路層配置於保護層170或/及保護層180上,在此實施方式中,凸塊190改為配置於新增之線路層上。
在第10B圖繪示的實施方式中,第10B圖和第10A圖具有類似的結構,不同之處在於第10B圖的電路板額外具有介電層116和第二磁性結構130,介電層116覆蓋基板112的底面,第二磁性結構130配置於介電層116上。介電層150覆蓋第二磁性結構130和介電層116。第一磁性結構120和第二磁性結構130配置於電感線圈內。
綜上所述,本發明之各實施例提供一種電路板及其製造方法,電路板中具有至少一磁性結構以及環繞磁性結構的電感線圈,在減少封裝尺寸的同時還能維持電感元件的效能。
上文概述若干實施例之特徵結構,使得熟習此項技術者可更好地理解本發明之態樣。熟習此項技術者應瞭解,可輕易使用本發明作為設計或修改其他製程及結構的基礎,以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到,此類等效結構並未脫離本發明之精神及範疇,且可在不脫離本發明之精神及範疇的情況下做出對本發明的各種變化、替代及更改。

Claims (9)

  1. 一種電路板,包含:一基材,該基材具有一頂面和一底面;一第一磁性結構,配置於該頂面上;一第一介電層,覆蓋該基材以及該第一磁性結構;以及一電感線圈,該電感線圈包含:一第一導線,配置於該第一介電層上;一第二導線,配置於該基材的該底面上;以及多個導電柱,各該導電柱貫穿該基材及該第一介電層,且該些導電柱連接該第一導線以及該第二導線,該第一導線、第二導線以及該些導電柱形成環繞該第一磁性結構的一螺旋結構。
  2. 如請求項1所述之電路板,其中該基材包含一高分子基板、一第二介電層和一第三介電層,該第二介電層及該第三介電層分別配置於該高分子基板的相對兩表面上,其中該第一磁性結構接觸該第二介電層。
  3. 如請求項2所述之電路板,更包含一第四介電層和一第二磁性結構配置於該高分子基板和該第三介電層的中間,其中該第二磁性結構配置於該第四介電層和該第三介電層之間。
  4. 如請求項1所述之電路板,其中該第一磁性結構包含至少一磁性複合層,該磁性複合層包含:一介電薄膜;以及一磁性材料配置於該介電薄膜上。
  5. 如請求項4所述之電路板,其中該磁性材料為鐵、鈷、鎳、銣或其合金。
  6. 如請求項1所述之電路板,更包含一第一保護層覆蓋該第一導線和該第一介電層,以及一第二保護層覆蓋該第二導線和該基材的該底面。
  7. 一種製造電路板的方法,包含:提供一基材,該基材具有一頂面和一底面;形成一磁性結構於該頂面上;形成一介電層覆蓋該磁性結構;形成多個孔洞,該些孔洞貫穿該基材及該介電層;形成一金屬層覆蓋該介電層及該底面,且填充該些孔洞,其中填充在該些孔洞中的該金屬層的部分形成多個導電柱;以及圖案化該金屬層,以分別在該介電層及該底面上形成一第一導線圖案及一第二導線圖案,該些導電柱連接該第一導線圖案及該第二導線圖案以形成環繞該磁性結構的一螺旋結構。
  8. 如請求項7所述之方法,形成該金屬層的方法為電鍍、電漿輔助原子層沉積、有機金屬化學氣相沉積、化學氣相沉積、物理氣相沉積、濺鍍或脈衝雷射蒸鍍。
  9. 如請求項7所述之方法,其中形成該磁性結構包含交替地形成多個介電薄膜以及多個磁性層,其中各該介電薄膜與各該磁性層彼此交替堆疊。
TW105139120A 2016-11-28 2016-11-28 電路板及其製造方法 TWI619414B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105139120A TWI619414B (zh) 2016-11-28 2016-11-28 電路板及其製造方法
US15/410,745 US9854671B1 (en) 2016-11-28 2017-01-19 Circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105139120A TWI619414B (zh) 2016-11-28 2016-11-28 電路板及其製造方法

Publications (2)

Publication Number Publication Date
TWI619414B true TWI619414B (zh) 2018-03-21
TW201820949A TW201820949A (zh) 2018-06-01

Family

ID=60674847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139120A TWI619414B (zh) 2016-11-28 2016-11-28 電路板及其製造方法

Country Status (2)

Country Link
US (1) US9854671B1 (zh)
TW (1) TWI619414B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014222A (ko) * 2020-07-28 2022-02-04 주식회사 엘지에너지솔루션 Fpcb 및 그의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535496B (en) * 2002-03-09 2003-06-01 Samsung Electro Mech Weak-magnetic field sensor using printed circuit board manufacturing technique and method of manufacturing the same
TW201603066A (zh) * 2014-07-09 2016-01-16 格羅方德半導體公司 多層電路元件之製造

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI350715B (en) 2007-12-26 2011-10-11 Unimicron Technology Corp Patterned structure of circuit board
US20120314389A1 (en) 2011-03-25 2012-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535496B (en) * 2002-03-09 2003-06-01 Samsung Electro Mech Weak-magnetic field sensor using printed circuit board manufacturing technique and method of manufacturing the same
TW201603066A (zh) * 2014-07-09 2016-01-16 格羅方德半導體公司 多層電路元件之製造

Also Published As

Publication number Publication date
US9854671B1 (en) 2017-12-26
TW201820949A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US9536864B2 (en) Package structure and its fabrication method
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
US7867888B2 (en) Flip-chip package substrate and a method for fabricating the same
US11862552B2 (en) Methods of embedding magnetic structures in substrates
US10249503B2 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US10650958B2 (en) Coil electronic component
US20170019989A1 (en) Circuit board and manufacturing method of the same
CN104253092B (zh) 分层衬底上有嵌入载盘的集成电路封装系统及其制造方法
CN107223283B (zh) 在封装层中包括配置为电感器的导电薄片的集成器件封装
CN108154991B (zh) 线圈组件及制造线圈组件的方法
KR20110050484A (ko) 배선판 및 그의 제조 방법
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
US20190115145A1 (en) Coil electronic component
TWI556382B (zh) 封裝基板及其製法
US10062649B2 (en) Package substrate
TWI619414B (zh) 電路板及其製造方法
TWI569368B (zh) 封裝基板、包含該封裝基板的封裝結構及其製作方法
US20160095202A1 (en) Circuit board and manufacturing method thereof
TWI626869B (zh) 電路板及其製造方法
CN105990307B (zh) 封装基板及包含该封装基板的封装结构及其制作方法
TWI582902B (zh) 基板結構及其製作方法
TWI842203B (zh) 電感器結構及其製法
CN113270327B (zh) 主被动器件垂直叠层嵌埋封装结构及其制作方法
US12094922B2 (en) Inductance traces protected through shielding layers
US8450624B2 (en) Supporting substrate and method for fabricating the same