JP2005183445A - 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 - Google Patents
基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2005183445A JP2005183445A JP2003418012A JP2003418012A JP2005183445A JP 2005183445 A JP2005183445 A JP 2005183445A JP 2003418012 A JP2003418012 A JP 2003418012A JP 2003418012 A JP2003418012 A JP 2003418012A JP 2005183445 A JP2005183445 A JP 2005183445A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding material
- tft
- wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 電子素子の転写配置に用いられる接合材の配置量が多すぎた場合であっても、接合材の食み出しを防止し、製造される基板接合体の品質の向上、低コスト化を図ることが可能な基板接合体の製造方法を提供する。
【解決手段】 第１基板４０上に形成された電子素子２４を第２基板２０上に形成された配線２５上に貼り合わせた基板接合体１１において、電子素子２４と配線２５とを接合する接合材２５ｂを所定領域内に収容する接合材収容部５０を備える。
【選択図】 図１
【解決手段】 第１基板４０上に形成された電子素子２４を第２基板２０上に形成された配線２５上に貼り合わせた基板接合体１１において、電子素子２４と配線２５とを接合する接合材２５ｂを所定領域内に収容する接合材収容部５０を備える。
【選択図】 図１
Description
本発明は、基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器に関する。
一般に、液晶表示装置や有機エレクトロルミネッセンス（以下、ＥＬと称する。）装置等の半導体応用装置においては、変形や落下による壊れ防止、低コスト化等の理由等により下地基板にプラスチック基板を使用することが望ましい場合がある。
しかし、パネル型の表示装置に使用される薄膜トランジスタ（以下、ＴＦＴと称する）は、高温プロセスの製造工程によって製造されるので、当該高温プロセスによる製造方法を用いてプラスチック基板上にＴＦＴを形成したり、有機ＥＬ素子等の回路素子を形成したりすると、基板の熱変形や回路素子の破壊、素子寿命の低下を招いてしまい、結果として所望の半導体応用装置を製造するのが難しい。
そこで、近年では、高温プロセスを含む従来の半導体製造技術を用いて複数のＴＦＴ等の電子素子（電子デバイス）を耐熱性の基礎基板上に製造した後に、当該基板から電子素子が形成されている素子形成膜（層）を剥離し、これを接合材を介してプラスチック基板等の配線基板に貼り付けることにより、プラスチック基板や有機ＥＬ素子等の回路素子等を高温プロセスに曝すのを回避する転写技術が提案されている。これらの転写技術は、例えば特許文献１〜特許文献３に詳細に説明されている。
特開平１０−１２５９２９号公報
特開平１０−１２５９３０号公報
特開平１０−１２５９３１号公報
ところで、上記した転写技術では、電子素子の転写に用いられる接合材を、マスク印刷法（スクリーン印刷法）を用いて、基板上に配置している。すなわち、接合材の配置パターンに応じて開口が形成されたマスクを基板（基礎基板あるいはプラスチック基板）上に配置するとともに、そのマスクを介して基板上に接合材を配置している。
しかしながら、マスク印刷法では、接合材を配置する基板に対してマスクを高精度に位置合わせするとともに、供給量を正確に制御する必要がある。例えば、接合材の配置位置ずれが生じたり、或いは接合材の配置量が多すぎたりした場合には、転写されるべき電子素子の他に、その電子素子に隣接する電子素子までも転写されてしまうという問題がある。すなわち、電子素子は１枚の基板に複数の電子素子が規則的に配置された状態に形成されるため、転写先の接合材が所定位置から食み出した場合には、その接合材が本来転写されるべきでない電子素子に接触し、剥離させてしまうのである。
これにより、複数の電子素子を形成した１枚の基板から転写できる電子素子の数が減り、製造コストを上昇させてしまうという問題がある。
これにより、複数の電子素子を形成した１枚の基板から転写できる電子素子の数が減り、製造コストを上昇させてしまうという問題がある。
本発明は、上記事情に鑑みてなされたものであり、電子素子の転写配置に用いられる接合材の配置量が多すぎた場合であっても、接合材の食み出しを防止し、製造される基板接合体の品質の向上、低コスト化を図ることが可能な基板接合体の製造方法を提供することを目的とする。
また、本発明の他の目的は、品質の向上が図られた基板接合体、電気光学装置、及び電子機器を提供することにある。
また、本発明の他の目的は、品質の向上が図られた基板接合体、電気光学装置、及び電子機器を提供することにある。
本発明に係る基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器では、上記課題を解決するために以下の手段を採用した。
第１の発明は、第１基板上に形成された電子素子を第２基板上に形成された配線上に貼り合わせた基板接合体において、電子素子と配線とを接合する接合材を所定領域内に収容する接合材収容部を備えるようにした。この発明によれば、第１基板に形成された電子素子を第２基板に形成された配線上に転写（貼り合わせ）させる際に、これらを導通接続させる接合材が所定領域外に食み出すことが防止される。これにより、転写されるべき電子素子のみを転写させることができ、余計な電子素子が転写されないので、効率よく転写作業を行うことができる。
第１の発明は、第１基板上に形成された電子素子を第２基板上に形成された配線上に貼り合わせた基板接合体において、電子素子と配線とを接合する接合材を所定領域内に収容する接合材収容部を備えるようにした。この発明によれば、第１基板に形成された電子素子を第２基板に形成された配線上に転写（貼り合わせ）させる際に、これらを導通接続させる接合材が所定領域外に食み出すことが防止される。これにより、転写されるべき電子素子のみを転写させることができ、余計な電子素子が転写されないので、効率よく転写作業を行うことができる。
例えは、接合材収容部として、接合材を取り囲む枠部を採用することができる。そして、枠部が基板接合体における電子素子と略同一の高さに形成されるものでは、接合材の所定領域からの食み出しを効果的に抑えることができる。
また、例えは、接合材収容部として、接合材を取り囲む堀込部を採用することができる。そして、堀込部の上端が基板接合体における電子素子と略同一の高さに形成されるものでは、接合材の所定領域からの食み出しを効果的に抑えることができる。
また、例えは、接合材収容部として、接合材を取り囲む堀込部を採用することができる。そして、堀込部の上端が基板接合体における電子素子と略同一の高さに形成されるものでは、接合材の所定領域からの食み出しを効果的に抑えることができる。
第２の発明は、第１基板上に形成された電子素子を第２基板上に形成された配線上に転写配置する工程を有する基板接合体の製造方法において、第１基板上の電子素子と第２基板上の配線とを接合する接合材を所定領域内に収容する接合材収容部を形成する工程を有するようにした。この発明によれば、第１基板に形成された電子素子を第２基板に形成された配線上に転写（貼り合わせ）させる際に、これらを導通接続させる接合材が所定領域外に食み出すことがないので、転写されるべき電子素子のみを転写させることができ、余計な電子素子が転写されないので、効率よく転写作業を行うことができる。
例えば、接合材収容部形成工程は、液滴吐出法、転写法、或いはリソグラフ法のいずれかにより行われることができる。
例えば、接合材収容部形成工程は、液滴吐出法、転写法、或いはリソグラフ法のいずれかにより行われることができる。
第３の発明は、電気光学装置が、第１の発明の基板接合体、或いは第２の発明の製造方法により製造された基板接合体を備えるようにした。
第４の発明は、電子機器が第３の発明の電気光学装置を備えるようにした。
第３、第４の発明の電気光学装置、電子機器によれば、接合部が所定の範囲内の収容されるので、電子素子の転写の際に必要な電子素子のみが転写されるので、効率よく転写作業を行うことができる。これにより、電気光学装置、電子機器の製造コストを抑えることができる。
第４の発明は、電子機器が第３の発明の電気光学装置を備えるようにした。
第３、第４の発明の電気光学装置、電子機器によれば、接合部が所定の範囲内の収容されるので、電子素子の転写の際に必要な電子素子のみが転写されるので、効率よく転写作業を行うことができる。これにより、電気光学装置、電子機器の製造コストを抑えることができる。
以下、本発明の実施の形態例について図面を参照して説明する。
ここで、図１は本発明の基板接合体及び電気光学装置の概略構成を示す断面図、図２から図１５は本発明の基板接合体及び電気光学装置の製造工程を説明するための図、図１６はＴＦＴ（電子素子）を配線基板から取り外す様子を示す図、図１７は接合材の配置パターンの様子を示す平面図、図１３は発明の電気光学装置を電子機器に適用した例を示す図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
ここで、図１は本発明の基板接合体及び電気光学装置の概略構成を示す断面図、図２から図１５は本発明の基板接合体及び電気光学装置の製造工程を説明するための図、図１６はＴＦＴ（電子素子）を配線基板から取り外す様子を示す図、図１７は接合材の配置パターンの様子を示す平面図、図１３は発明の電気光学装置を電子機器に適用した例を示す図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
（電気光学装置及び基板接合体）
図１に示すように、電気光学装置１０は、少なくとも基板接合体１１を具備した構成となっている。当該基板接合体１１は、配線基板２０と、有機ＥＬ基板３０とを後述の貼り合わせ及び転写工程によって接合した構成となっている。
図１に示すように、電気光学装置１０は、少なくとも基板接合体１１を具備した構成となっている。当該基板接合体１１は、配線基板２０と、有機ＥＬ基板３０とを後述の貼り合わせ及び転写工程によって接合した構成となっている。
配線基板（第２基板）２０は、多層基板２１と、多層基板２１に形成された所定形状の配線パターン２２と、配線パターン２２に接続された回路部（ＩＣ）２３と、有機ＥＬ素子３１を駆動させるＴＦＴ（電子素子）２４と、ＴＦＴ２４と配線パターン２２とを接合するＴＦＴ接続部（配線）２５と、有機ＥＬ素子３１と配線パターン２２とを接合する有機ＥＬ接続部２６とによって構成されている。
ここで、ＴＦＴ接続部２５は、ＴＦＴ２４の端子パターンに応じて形成されるものであり、無電解メッキ処理等によって形成されたバンプ２５ａと、バンプ２５ａ上に配置される接合材２５ｂとから構成される。
また、ＴＦＴ接続部２５の外周には、ＴＦＴ接続部２５を取り囲み、接合材２５ｂを収容する接合材収容部としての枠部５０が形成される。枠部５０は、バンプ２５ａ上に配置された接合材２５ｂが所定の領域、すなわち枠部５０により囲まれた領域の外側に食み出すことを抑制するものである。枠部５０はＴＦＴ接続部２５毎に形成されるため、個々に独立して形成されてもよく、また、隣接する枠部５０と一体的（枠部５０の一部が共通）に形成されてもよい。なお、枠部５０は絶縁性を備え、接合材２５ｂと有機ＥＬ接続部２６等との導通接続を防止している。
また、ＴＦＴ接続部２５の外周には、ＴＦＴ接続部２５を取り囲み、接合材２５ｂを収容する接合材収容部としての枠部５０が形成される。枠部５０は、バンプ２５ａ上に配置された接合材２５ｂが所定の領域、すなわち枠部５０により囲まれた領域の外側に食み出すことを抑制するものである。枠部５０はＴＦＴ接続部２５毎に形成されるため、個々に独立して形成されてもよく、また、隣接する枠部５０と一体的（枠部５０の一部が共通）に形成されてもよい。なお、枠部５０は絶縁性を備え、接合材２５ｂと有機ＥＬ接続部２６等との導通接続を防止している。
有機ＥＬ基板３０は、発光光が透過する透明基板３２と、ＩＴＯ等の透明金属からなる陽極３３と、正孔注入／輸送層３４と、有機ＥＬ層３５と、陰極（カソード）３６と、カソードセパレータ３７とを含んで構成されている。
ここで、陽極３３、正孔注入／輸送層３４、有機ＥＬ層３５、及び陰極３６等により、有機ＥＬ層３５に対して正孔及び電子を供給して発光させる、所謂発光機能素子（有機ＥＬ素子３１）が構成される。なお、このような発光機能素子の詳細な構造は、公知技術が採用される。また、有機ＥＬ層３５と陰極３６との間に電子注入／輸送層を形成してもよい。
さらに、配線基板２０と有機ＥＬ基板３０との間には、封止ペースト３８が充填されているとともに、有機ＥＬ接続部２６及び陰極３６間を電気的に導通させる導電性ペースト３９が設けられている。
なお、本実施形態においては、発光素子基板として有機ＥＬ基板を採用した場合について説明するが、これに限定することなく、ＬＥＤ等の固体発光素子を有する発光素子基板を採用してもよい。
なお、本実施形態においては、発光素子基板として有機ＥＬ基板を採用した場合について説明するが、これに限定することなく、ＬＥＤ等の固体発光素子を有する発光素子基板を採用してもよい。
（電気光学装置及び基板接合体の製造方法）
次に、図１に示す電気光学装置１０及び基板接合体１１の製造方法について図２から図１５を参照して説明する。
次に、図１に示す電気光学装置１０及び基板接合体１１の製造方法について図２から図１５を参照して説明する。
（基礎基板の製造方法）
まず、図２を参照し、ＴＦＴ２４を配線基板２０に貼り合わせ及び転写させる前工程として、基礎基板（第１基板）４０上にＴＦＴ（電子素子）２４を形成する工程について説明する。
なお、ＴＦＴ２４の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板４０と剥離層４１について詳述する。
まず、図２を参照し、ＴＦＴ２４を配線基板２０に貼り合わせ及び転写させる前工程として、基礎基板（第１基板）４０上にＴＦＴ（電子素子）２４を形成する工程について説明する。
なお、ＴＦＴ２４の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板４０と剥離層４１について詳述する。
基礎基板４０は、電気光学装置１０の構成要素ではなく、ＴＦＴ製造工程と、貼り合わせ及び転写工程にのみに用いられる部材である。具体的には、１０００℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラス等が使用可能である。
この基礎基板の厚さには、大きな制限要素はないが、０．１ｍｍ〜０．５ｍｍ程度であることが好ましく、０．５ｍｍ〜１．５ｍｍ程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
この基礎基板の厚さには、大きな制限要素はないが、０．１ｍｍ〜０．５ｍｍ程度であることが好ましく、０．５ｍｍ〜１．５ｍｍ程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
剥離層４１は、レーザ光等の照射光により当該層内や界面において剥離（「層内剥離」又は「界面剥離」ともいう）が生じる材料からなる。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション（ablation）等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層４１に含有されていた成分が気体となって放出され分離に至る場合と、剥離層４１が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
剥離層４１の組成としては、例えば、非晶質シリコン（ａ−Ｓｉ）が採用され、また、当該非晶質シリコン中に水素（Ｈ）が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層４１に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、２ａｔ％程度以上であることが好ましく、２〜２０％ａｔ％であることが更に好ましい。水素の含有量は、成膜条件、例えば、ＣＶＤ法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料（光の照射によりこれらの原子間結合が切断されるもの）、金属、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、ＧｄもしくはＳｍ、又はこれらのうち少なくとも一種を含む合金が挙げられる。
剥離層４１の厚さとしては、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、２０ｎｍ〜１μｍ程度であるのが更に好ましい。剥離層４１の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、剥離層４１の厚みが厚すぎると、剥離に必要とされる照射光のパワー（光量）を大きくする必要があったり、また、剥離後に残された剥離層４１の残渣を除去するのに時間を要したりする。
剥離層４１の形成方法は、均一な厚みで剥離層４１を形成可能な方法であればよく、剥離層４１の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせてもよい。
特に剥離層４１の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ法、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。また、剥離層４１をゾル−ゲル（sol-gel）法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
（配線基板の製造方法）
次に、図２に示した基礎基板４０の製造工程と並行して、図３に示す配線基板２０の製造工程（配線基板の製造方法）が行われる。
まず、ガラス基板２０ａの表面に酸化シリコン膜（ＳｉＯ２）２０ｂをＣＶＤ（化学的気相成長）法を用いて形成する。当該酸化シリコン膜２０ｂの膜厚は例えば２００ｎｍ程度である。
次に、図２に示した基礎基板４０の製造工程と並行して、図３に示す配線基板２０の製造工程（配線基板の製造方法）が行われる。
まず、ガラス基板２０ａの表面に酸化シリコン膜（ＳｉＯ２）２０ｂをＣＶＤ（化学的気相成長）法を用いて形成する。当該酸化シリコン膜２０ｂの膜厚は例えば２００ｎｍ程度である。
次に、酸化シリコン膜２０ｂ上に配線パターン２２を形成する。本例では、配線パターン２２を形成する工程と、樹脂絶縁層２０ｃを形成する工程とを繰り返すことにより、配線パターン２２を複数の層に分けて形成する。
配線パターン２２は、積層構造であることが好ましく、例えば、チタニウム、アルミ銅合金、及び窒化チタニウムの３層構造（Ｔｉ／Ａｌ・Ｃｕ／ＴｉＮ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、３００ｎｍ、１００ｎｍ程度であることが好ましい。また、配線パターン２２として、例えば、チタニウム、窒化チタニウム、アルミ銅合金（銅含有量２％）、及び窒化チタニウムからなる４層構造（Ｔｉ／ＴｉＮ／Ａｌ・２％Ｃｕ／Ｈ−ＴｉＮ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１６００ｎｍ、５０ｎｍ程度であることが好ましい。また、配線パターン２２として、チタニウム、窒化チタニウム、及びアルミ銅合金からなる３層構造（Ｔｉ／ＴｉＮ／Ａｌ・Ｃｕ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１００ｎｍ程度であることが好ましい。
樹脂絶縁層２０ｃとしては、例えばアクリル樹脂が用いられる。
配線パターン２２は、積層構造であることが好ましく、例えば、チタニウム、アルミ銅合金、及び窒化チタニウムの３層構造（Ｔｉ／Ａｌ・Ｃｕ／ＴｉＮ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、３００ｎｍ、１００ｎｍ程度であることが好ましい。また、配線パターン２２として、例えば、チタニウム、窒化チタニウム、アルミ銅合金（銅含有量２％）、及び窒化チタニウムからなる４層構造（Ｔｉ／ＴｉＮ／Ａｌ・２％Ｃｕ／Ｈ−ＴｉＮ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１６００ｎｍ、５０ｎｍ程度であることが好ましい。また、配線パターン２２として、チタニウム、窒化チタニウム、及びアルミ銅合金からなる３層構造（Ｔｉ／ＴｉＮ／Ａｌ・Ｃｕ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１００ｎｍ程度であることが好ましい。
樹脂絶縁層２０ｃとしては、例えばアクリル樹脂が用いられる。
そして、ガラス基板２０ａ上に、酸化シリコン膜２０ｂと、樹脂絶縁層２０ｃと、配線パターン２２とが積層されることにより、多層基板２１が形成される。
また、樹脂絶縁層２０ｃの一部を除去することにより、配線パターン２２の一部が露出状態となり、当該露出部分は後の工程でメッキを形成するためのパッド２０ｄとなる。
また、樹脂絶縁層２０ｃの一部を除去することにより、配線パターン２２の一部が露出状態となり、当該露出部分は後の工程でメッキを形成するためのパッド２０ｄとなる。
（バンプの形成方法）
次に、上記配線パターン２２上にＴＦＴ接続用のバンプ２５ａを形成する。具体的には、以下に詳述する無電解メッキ処理法を用いて、配線パターン２２の露出部分であるパッド２０ｄ上にバンプ２５ａを形成する。
次に、上記配線パターン２２上にＴＦＴ接続用のバンプ２５ａを形成する。具体的には、以下に詳述する無電解メッキ処理法を用いて、配線パターン２２の露出部分であるパッド２０ｄ上にバンプ２５ａを形成する。
まず、パッドの表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。一例として、フッ酸が０．０１％〜０．１％、及び硫酸が０．０１％〜０．１％含有した水溶液中に１分〜５分間含浸する。あるいは０．１％〜１０％の水酸化ナトリウム等のアルカリベースの水溶液に１分〜１０分浸漬してもよい。
次に、水酸化ナトリウムベースでｐＨが９〜１３のアルカリ性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間浸漬し、表面の酸化膜を除去する。あるいは５％〜３０％硝酸をベースとしたｐＨ１〜３の酸性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間浸漬してもよい。
次に、ＺｎＯを含有したｐＨ１１〜１３のジンケート液中に１秒〜２分間浸漬し、パッド表面をＺｎに置換する。その後、５％〜３０％の硝酸水溶液に１秒〜６０秒浸漬し、Ｚｎを剥離する。そして、再度ジンケート浴中に１秒〜２分浸漬し、緻密なＺｎ粒子をパット表面に析出させる。その後、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。メッキ高さは２μｍ〜１０μｍ程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴であり、ｐＨ４〜５、浴温８５℃〜９５℃である。
次に、ＺｎＯを含有したｐＨ１１〜１３のジンケート液中に１秒〜２分間浸漬し、パッド表面をＺｎに置換する。その後、５％〜３０％の硝酸水溶液に１秒〜６０秒浸漬し、Ｚｎを剥離する。そして、再度ジンケート浴中に１秒〜２分浸漬し、緻密なＺｎ粒子をパット表面に析出させる。その後、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。メッキ高さは２μｍ〜１０μｍ程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴であり、ｐＨ４〜５、浴温８５℃〜９５℃である。
このような工程においては、次亜リン酸浴を行うので、リン（Ｐ）が共析する。最後に置換Ａｕメッキ浴中に浸漬し、Ｎｉ表面をＡｕにする。Ａｕは０．０５μｍ〜０．３μｍ程度に形成する。Ａｕ浴はシアンフリータイプを用い、ｐＨ６〜８、浴温５０℃〜８０℃で、１分〜３０分間の浸漬を行う。
このようにしてパッド２０ｄ上にＮｉ−Ａｕバンプ（バンプ２５ａ）を形成する。また、Ｎｉ−Ａｕメッキバンプ上に、半田やＰｂフリー半田を、例えばＳｎ−Ａｇ−Ｃｕ系等の半田をスクリーン印刷やディッピング等で形成してバンプとしてもよい。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはＱＤＲ機構を有しており、最下面からＮ２バブリングを行う。バブリング方法は、テフロン（登録商標）製のチューブ等に穴を開け、Ｎ２を出す方法や、焼結体等を通じてＮ２を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
このような一連の無電解メッキ処理を行うことにより、配線基板２０（多層基板２１）上にバンプ２５ａが形成され、配線基板２０の製造方法が終了となる。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはＱＤＲ機構を有しており、最下面からＮ２バブリングを行う。バブリング方法は、テフロン（登録商標）製のチューブ等に穴を開け、Ｎ２を出す方法や、焼結体等を通じてＮ２を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
このような一連の無電解メッキ処理を行うことにより、配線基板２０（多層基板２１）上にバンプ２５ａが形成され、配線基板２０の製造方法が終了となる。
（枠部の形成工程）
次に、ＴＦＴ接続部２５の外周に、ＴＦＴ接続部２５を取り囲む枠部５０を形成する。枠部５０は、ポリイミド、エポキシ、アクリル等の樹脂を各種印刷法、リソグラフ法、エッチング法、インクジェット、転写法等により形成する。これらは一括形成でもよいが、複数回に分けて形成してもよい。なお、枠部５０としては、金属材料で形成することも可能であるが、上述したように、枠部５０内に配置される接合材２５ｂと枠部５０外の有機ＥＬ接続部２６等との導通接続を防止するため、絶縁性を備えるものが望ましい。
枠部５０の高さは、ＴＦＴ接続部２５上に転写されるＴＦＴ２４と略同一の高さに形成される。ＴＦＴ２４と略同一の高さに形成することにより、枠部５０内に配置される接合材２５ｂの収容量を大きくすることができる。なお、枠部５０の高さは、各種設計事項に応じて適宜調整できる。
また、枠部５０の形状としては、ＴＦＴ接続部２５を取り囲めばよく、各種設計事項に応じて適宜調整できる。例えば、四角形、円形、楕円形等であってもよい。また、その大きさ（幅）も枠部５０内に配置される接合材２５ｂの量に応じて適宜調整できる。
次に、ＴＦＴ接続部２５の外周に、ＴＦＴ接続部２５を取り囲む枠部５０を形成する。枠部５０は、ポリイミド、エポキシ、アクリル等の樹脂を各種印刷法、リソグラフ法、エッチング法、インクジェット、転写法等により形成する。これらは一括形成でもよいが、複数回に分けて形成してもよい。なお、枠部５０としては、金属材料で形成することも可能であるが、上述したように、枠部５０内に配置される接合材２５ｂと枠部５０外の有機ＥＬ接続部２６等との導通接続を防止するため、絶縁性を備えるものが望ましい。
枠部５０の高さは、ＴＦＴ接続部２５上に転写されるＴＦＴ２４と略同一の高さに形成される。ＴＦＴ２４と略同一の高さに形成することにより、枠部５０内に配置される接合材２５ｂの収容量を大きくすることができる。なお、枠部５０の高さは、各種設計事項に応じて適宜調整できる。
また、枠部５０の形状としては、ＴＦＴ接続部２５を取り囲めばよく、各種設計事項に応じて適宜調整できる。例えば、四角形、円形、楕円形等であってもよい。また、その大きさ（幅）も枠部５０内に配置される接合材２５ｂの量に応じて適宜調整できる。
次に、図４から図１２を参照して、上記の配線基板２０と基礎基板４０とを貼り合わせて、ＴＦＴ２４を配線基板２０に転写する方法について説明する。ここで、ＴＦＴ２４の転写工程としては公知の技術が採用されるが、本実施形態では特にＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation/Annealing：登録商標）と呼ばれる転写技術を用いて行われる。
（接合材配置工程）
配線基板２０のＴＦＴ接続部２５上に導通材としての接合材２５ｂを配置する。例えば、リソグラフィ法、各種印刷法、液滴吐出法等を用いて、図４に示すように、ＴＦＴ接続部２５上に接合材２５ｂをパターン配置する。ここで、接合材２５ｂとしては、例えば、Ａｇペースト、はんだペースト、異方性導電粒子（ＡＣＰ）を含有する導電ペースト、非導電粒子（ＮＣＰ）を含有する導電ペースト等が用いられる。なお、リソグラフィ法により接合材２５ｂを配置する場合には、感光性の材料からなる接合材２５ｂが用いられる。
なお、接合材２５ｂの配置量は、上述した枠部５０の許容量に応じる。すなわち、ＴＦＴ２４の転写の際に、ＴＦＴ接続部２５上から押し流される接合材２５ｂが枠部５０内に収容される程度であればよい。このように、枠部５０を設けることにより、接合材２５ｂの配置量の調整範囲が広がり、接合材配置工程の作業を容易化することができる。
配線基板２０のＴＦＴ接続部２５上に導通材としての接合材２５ｂを配置する。例えば、リソグラフィ法、各種印刷法、液滴吐出法等を用いて、図４に示すように、ＴＦＴ接続部２５上に接合材２５ｂをパターン配置する。ここで、接合材２５ｂとしては、例えば、Ａｇペースト、はんだペースト、異方性導電粒子（ＡＣＰ）を含有する導電ペースト、非導電粒子（ＮＣＰ）を含有する導電ペースト等が用いられる。なお、リソグラフィ法により接合材２５ｂを配置する場合には、感光性の材料からなる接合材２５ｂが用いられる。
なお、接合材２５ｂの配置量は、上述した枠部５０の許容量に応じる。すなわち、ＴＦＴ２４の転写の際に、ＴＦＴ接続部２５上から押し流される接合材２５ｂが枠部５０内に収容される程度であればよい。このように、枠部５０を設けることにより、接合材２５ｂの配置量の調整範囲が広がり、接合材配置工程の作業を容易化することができる。
（ＴＦＴの転写工程）
次に、図５に示すように、接合材２５ｂが配置された配線基板２０と基礎基板４０とを貼り合わせる。そして、図６に示すように、接合材２５ｂを加熱して熱硬化させる。接合材２５ｂの加熱方法としては、温風供給法、赤外線加熱法など様々な加熱法が適用可能である。接合材２５ｂが温度上昇して熱硬化することにより、ＴＦＴ２４（電極）とバンプ２５ａとが接合される。
この際、上述したように、ＴＦＴ接続部２５上に配置した接合材２５ｂが押し流され、枠部５０内に収容される。これにより、接合材２５ｂと有機ＥＬ接続部２６等との導通接続が防止される。
次に、図５に示すように、接合材２５ｂが配置された配線基板２０と基礎基板４０とを貼り合わせる。そして、図６に示すように、接合材２５ｂを加熱して熱硬化させる。接合材２５ｂの加熱方法としては、温風供給法、赤外線加熱法など様々な加熱法が適用可能である。接合材２５ｂが温度上昇して熱硬化することにより、ＴＦＴ２４（電極）とバンプ２５ａとが接合される。
この際、上述したように、ＴＦＴ接続部２５上に配置した接合材２５ｂが押し流され、枠部５０内に収容される。これにより、接合材２５ｂと有機ＥＬ接続部２６等との導通接続が防止される。
次に、図７に示すように、接合材２５ｂが配置された部分のみを局所的に、かつ、基礎基板４０の裏面側（ＴＦＴ非形成面）から、レーザ光ＬＡを照射する。これにより、剥離層４１の原子や分子の結合が弱まり、また、剥離層４１内の水素が分子化し、結晶の結合から分離され、即ち、ＴＦＴ２４と基礎基板４０との結合力が完全になくなり、レーザ光ＬＡが照射された部分のＴＦＴ２４を容易に取り外すことが可能となる。
次に、図８に示すように、基礎基板４０と配線基板２０とを引き離すことにより、基礎基板４０上からＴＦＴ２４が除去されるとともに、当該ＴＦＴ２４が配線基板２０に転写される。なお、ＴＦＴ２４の端子は、上記のバンプ２５ａ及び接合材２５ｂを介して、配線パターン２２に電気的に接続されている。
（有機ＥＬ基板の貼り合わせ工程）
次に、図９から図１１を参照して、上記の配線基板２０と有機ＥＬ基板３０とを貼り合わせて、最終的に図１に示す電気光学装置１０を形成する工程について説明する。
図９に示すように、有機ＥＬ基板３０は、透明基板３２上に、順に陽極３３と、正孔注入／輸送層３４と、有機ＥＬ層３５と、陰極３６とが形成された構造となっている。また、陰極３６は、カソードセパレータ３７が形成された状態で成膜されるので、陰極３６は隣接する陰極と分離されている。
また、図１０に示すように、配線基板２０の有機ＥＬ接続部２６上には導電性ペースト３９が配置されている。ここで、導電性ペースト３９としては、例えば、Ａｇペースト、はんだペースト、異方性導電粒子を含有する導電ペースト（ＡＣＰ）、非導電粒子を含有する導電ペースト（ＮＣＰ）等が用いられる。
次に、図９から図１１を参照して、上記の配線基板２０と有機ＥＬ基板３０とを貼り合わせて、最終的に図１に示す電気光学装置１０を形成する工程について説明する。
図９に示すように、有機ＥＬ基板３０は、透明基板３２上に、順に陽極３３と、正孔注入／輸送層３４と、有機ＥＬ層３５と、陰極３６とが形成された構造となっている。また、陰極３６は、カソードセパレータ３７が形成された状態で成膜されるので、陰極３６は隣接する陰極と分離されている。
また、図１０に示すように、配線基板２０の有機ＥＬ接続部２６上には導電性ペースト３９が配置されている。ここで、導電性ペースト３９としては、例えば、Ａｇペースト、はんだペースト、異方性導電粒子を含有する導電ペースト（ＡＣＰ）、非導電粒子を含有する導電ペースト（ＮＣＰ）等が用いられる。
図１１に示すように、有機ＥＬ基板３０を反転し、陰極３６が導電性ペースト３９と接触するように、有機ＥＬ基板３０と配線基板２０とが貼り合わされる。更に、両基板間の空間に封止ペースト３８が封入され、更に、両基板の周辺を封止剤４２によって封止することにより、電気光学装置１０が完成となる。
この電気光学装置１０は、有機ＥＬ基板３０における配線基板２０側から、順に陰極３６、有機ＥＬ層３５、正孔注入／輸送層３４、陽極３３が配置された、陽極３３側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。
この電気光学装置１０は、有機ＥＬ基板３０における配線基板２０側から、順に陰極３６、有機ＥＬ層３５、正孔注入／輸送層３４、陽極３３が配置された、陽極３３側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。
このように、本実施形態においては、接合材２５ｂを所定領域内に収容する枠部５０を備えるようにしたので、ＴＦＴ２４の転写配置の際に、接合材２５ｂが所定領域外に食み出すことが防止される。これにより、転写されるべきＴＦＴ２４のみを転写させることができ、余計なＴＦＴ２４が転写されないので、効率よく転写作業を行うことができる。
そのため、上記方法により製造された電気光学装置１０の製造コストを抑えることができると共に、品質の向上が図られる。
そのため、上記方法により製造された電気光学装置１０の製造コストを抑えることができると共に、品質の向上が図られる。
なお、本実施形態では、配線基板２０のＴＦＴ接続用のバンプ２５ａ上に接合材２５ｂを配置する場合について説明したが、基礎基板４０に形成したＴＦＴ２４の電極２４ａ上に接合材２５ｂを配置する場合であってもよい。
また、基礎基板４０のＴＦＴ２４上及び配線基板２０のバンプ２５ａ上の両方に接合材２５ｂを配置してもよい。
また、基礎基板４０のＴＦＴ２４上及び配線基板２０のバンプ２５ａ上の両方に接合材２５ｂを配置してもよい。
次に、接合材２５ｂを収容する接合材収容部の他の実施形態について図１２を参照して説明する。
接合材収容部としては、ＴＦＴ接続部２５上に配置された接合材２５ｂを収容すればよいので、図１２に示すように、ＴＦＴ接続部２５を取り囲む堀込部６０を形成してもよい。
堀込部６０の深さは、堀込部６０の上端６０ａの高さが、ＴＦＴ接続部２５上に転写されるＴＦＴ２４と略同一の高さとなるように形成される。堀込部６０の上端６０ａをＴＦＴ２４と略同一の高さに形成することにより、堀込部６０内に配置される接合材２５ｂの収容量を大きくすることができる。なお、堀込部６０の深さは、各種設計事項に応じて適宜調整できる。
このように、堀込部６０は枠部５０と同様に機能して、ＴＦＴ２４の転写配置の際に、接合材２５ｂが所定領域外に食み出すことを防止する。これにより、転写されるべきＴＦＴ２４のみを転写させることができ、余計なＴＦＴ２４が転写されないので、効率よく転写作業を行うことができる。
接合材収容部としては、ＴＦＴ接続部２５上に配置された接合材２５ｂを収容すればよいので、図１２に示すように、ＴＦＴ接続部２５を取り囲む堀込部６０を形成してもよい。
堀込部６０の深さは、堀込部６０の上端６０ａの高さが、ＴＦＴ接続部２５上に転写されるＴＦＴ２４と略同一の高さとなるように形成される。堀込部６０の上端６０ａをＴＦＴ２４と略同一の高さに形成することにより、堀込部６０内に配置される接合材２５ｂの収容量を大きくすることができる。なお、堀込部６０の深さは、各種設計事項に応じて適宜調整できる。
このように、堀込部６０は枠部５０と同様に機能して、ＴＦＴ２４の転写配置の際に、接合材２５ｂが所定領域外に食み出すことを防止する。これにより、転写されるべきＴＦＴ２４のみを転写させることができ、余計なＴＦＴ２４が転写されないので、効率よく転写作業を行うことができる。
次に、本発明の電気光学装置を電子機器に適用した例について説明する。
図１３（ａ）は、携帯電話の一例を示した斜視図である。図１３（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１３（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１３（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１３（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図１３（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１３（ａ）〜（ｃ）に示す電子機器は、上記実施形態の有機ＥＬ装置を備えたものであるので、電子素子の実装不良が少なく、高品質化が図られる。
なお、本実施形態の電子機器は有機ＥＬ装置を備えるものとしたが、液晶装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
図１３（ａ）は、携帯電話の一例を示した斜視図である。図１３（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１３（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１３（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１３（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図１３（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１３（ａ）〜（ｃ）に示す電子機器は、上記実施形態の有機ＥＬ装置を備えたものであるので、電子素子の実装不良が少なく、高品質化が図られる。
なお、本実施形態の電子機器は有機ＥＬ装置を備えるものとしたが、液晶装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
また、上記例では、電子素子としてＴＦＴを配線基板に転写する構成としたが、本発明における電子素子としては、ＴＦＴ素子以外にも、薄膜ダイオード、その他の薄膜半導体デバイス、電極（例：ＩＴＯ，メサ膜のような透明電極）、太陽電池やイメージセンサ等に用いられる光電変換素子、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録媒体、光磁気記録媒体、光記録媒体等の記録媒体、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜（例：ＹＢＣＯ薄膜）、磁性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜と他の物質の多層薄膜等が挙げられる。
このなかでも、特に、薄膜デバイス、マイクロ磁気デバイス、マイクロ三次元構造物の構成、アクチュエータ、マイクロミラー等に適用することの有用性が高く、好ましい。
このなかでも、特に、薄膜デバイス、マイクロ磁気デバイス、マイクロ三次元構造物の構成、アクチュエータ、マイクロミラー等に適用することの有用性が高く、好ましい。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
１０…電気光学装置、 １１…基板接合体、 ２０…配線基板（第２基板）、 ２４…ＴＦＴ（電子素子）、 ２５…ＴＦＴ接続部（配線）、 ２５ｂ…接合材、 ４０…基礎基板（第１基板）、 ５０…枠部（接合材収容部）、 ６０…掘込部（接合材収容部）、 ６０ａ…上端、 ６００…携帯電話本体（電子機器）、 ６０１，７０２，８０１…表示部（電気光学装置）、 ７００…情報処理装置（電子機器）、 ８００…時計本体（電子機器）
Claims (9)
- 第１基板上に形成された電子素子を第２基板上に形成された配線上に貼り合わせた基板接合体において、
前記電子素子と前記配線とを接合する接合材を所定領域内に収容する接合材収容部を備えることを特徴とする基板接合体。 - 前記接合材収容部は、前記接合材を取り囲む枠部であることを特徴とする請求項１に記載の基板接合体。
- 前記枠部は、前記基板接合体における前記電子素子と略同一の高さに形成されることを特徴とする請求項２に記載の基板接合体。
- 前記接合材収容部は、前記接合材を取り囲む堀込部であることを特徴とする請求項１に記載の基板接合体。
- 前記堀込部の上端は、前記基板接合体における前記電子素子と略同一の高さに形成されることを特徴とする請求項２に記載の基板接合体。
- 第１基板上に形成された電子素子を第２基板上に形成された配線上に転写配置する工程を有する基板接合体の製造方法において、
前記第１基板上の電子素子と前記第２基板上の配線とを接合する接合材を所定領域内に収容する接合材収容部を形成する工程を有することを特徴とする基板接合体の製造方法。 - 前記接合材収容部形成工程が、液滴吐出法、転写法、或いはリソグラフ法のいずれかにより行われることを特徴とする請求項６に記載の基板接合体の製造方法。
- 請求項１から請求項５のうちいずれか一項に記載の基板接合体、或いは請求項６又は請求項７に記載の製造方法により製造された基板接合体を備えることを特徴とする電気光学装置。
- 請求項８に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003418012A JP2005183445A (ja) | 2003-12-16 | 2003-12-16 | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003418012A JP2005183445A (ja) | 2003-12-16 | 2003-12-16 | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005183445A true JP2005183445A (ja) | 2005-07-07 |
Family
ID=34780331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003418012A Withdrawn JP2005183445A (ja) | 2003-12-16 | 2003-12-16 | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005183445A (ja) |
-
2003
- 2003-12-16 JP JP2003418012A patent/JP2005183445A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6814832B2 (en) | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance | |
| JP6308007B2 (ja) | 配線基板および配線基板の製造方法 | |
| JP3849680B2 (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
| JP4506460B2 (ja) | 有機エレクトロルミネッセンス装置の製造方法及び電子機器 | |
| JP2005142054A (ja) | 有機エレクトロルミネッセンス表示装置、有機エレクトロルミネッセンス表示装置の製造方法、大型有機エレクトロルミネッセンス表示装置および電子機器 | |
| JP4581664B2 (ja) | 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法 | |
| JP2006120726A (ja) | 薄膜装置の製造方法、電気光学装置、及び電子機器 | |
| JP2005136184A (ja) | 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 | |
| KR100711377B1 (ko) | 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치 | |
| JP2005183445A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 | |
| JP2005183031A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器 | |
| JP2005175170A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造 | |
| US7402446B2 (en) | Method of manufacturing an electroluminescence device | |
| JP2005129834A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 | |
| JP2005175002A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 | |
| JP4940402B2 (ja) | 薄膜装置の製造方法 | |
| JP2005129836A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 | |
| JP2005259866A (ja) | 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 | |
| JP2005129835A (ja) | 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置 | |
| JP2005114917A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
| JP2005109000A (ja) | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
| JP2005134453A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
| JP4945726B2 (ja) | 薄膜装置の製造方法 | |
| JP5581599B2 (ja) | 薄膜装置、およびその製造方法、並びに電気光学装置 | |
| JP2005316275A (ja) | 半導体基板の製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |