JP2005136184A - 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 - Google Patents
基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 Download PDFInfo
- Publication number
- JP2005136184A JP2005136184A JP2003370628A JP2003370628A JP2005136184A JP 2005136184 A JP2005136184 A JP 2005136184A JP 2003370628 A JP2003370628 A JP 2003370628A JP 2003370628 A JP2003370628 A JP 2003370628A JP 2005136184 A JP2005136184 A JP 2005136184A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding material
- manufacturing
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 171
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 238000000034 method Methods 0.000 claims abstract description 95
- 239000000463 material Substances 0.000 claims abstract description 76
- 238000012546 transfer Methods 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 27
- 238000013518 transcription Methods 0.000 abstract 1
- 230000035897 transcription Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 47
- 239000002585 base Substances 0.000 description 16
- 239000010409 thin film Substances 0.000 description 16
- 238000007639 printing Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000005587 bubbling Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- -1 for example Inorganic materials 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- ACVYVLVWPXVTIT-UHFFFAOYSA-N phosphinic acid Chemical compound O[PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-N 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011346 highly viscous material Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 電子素子の転写配置に用いられる接合材の配置精度の向上や接合材配置の工程の簡素化を図る。
【解決手段】 第１基板４０上に形成された電子素子２４と、第２基板２０上に形成された配線２５ａとの少なくとも一方に対して、電子素子２４と配線２５ａとを接合するための接合材２５ｂを転写法により配置する。
【選択図】 図７
【解決手段】 第１基板４０上に形成された電子素子２４と、第２基板２０上に形成された配線２５ａとの少なくとも一方に対して、電子素子２４と配線２５ａとを接合するための接合材２５ｂを転写法により配置する。
【選択図】 図７
Description
本発明は、基板接合体の製造方法及び製造装置、基板接合体、電気光学装置に関し、特に、電子素子の転写に用いられる接合材の配置技術に関する。
一般に、液晶表示装置や有機エレクトロルミネッセンス（以下、ＥＬと称する。）装置等の半導体応用装置においては、変形や落下による壊れ防止、低コスト化等の理由等により下地基板にプラスチック基板を使用することが望ましい場合がある。
しかし、パネル型の表示装置に使用される薄膜トランジスタ（以下、ＴＦＴと称する）は、高温プロセスの製造工程によって製造されるので、当該高温プロセスによる製造方法を用いてプラスチック基板上にＴＦＴを形成したり、有機ＥＬ素子等の回路素子を形成したりすると、基板の熱変形や回路素子の破壊、素子寿命の低下を招いてしまい、結果として所望の半導体応用装置を製造するのが難しい。
そこで、近年では、高温プロセスを含む従来の半導体製造技術を用いてＴＦＴ等の電子素子（電子デバイス）を耐熱性の基礎基板上に製造した後に、当該基板から電子素子が形成されている素子形成膜（層）を剥離し、これを接合材を介してプラスチック基板等の配線基板に貼り付けることにより、プラスチック基板や有機ＥＬ素子等の回路素子等を高温プロセスに曝すのを回避する転写技術が提案されている。これらの転写技術は、例えば特許文献１〜特許文献３に詳細に説明されている。
特開平１０−１２５９２９号公報
特開平１０−１２５９３０号公報
特開平１０−１２５９３１号公報
ところで、上記した転写技術では、電子素子の転写に用いられる接合材を、マスク印刷法を用いて、基礎基板あるいはプラスチック基板上に配置している。すなわち、接合材の配置パターンに応じて開口が形成されたマスクを基板（基礎基板あるいはプラスチック基板）上に配置するとともに、そのマスクを介して基板上に接合材を配置している。
ところが、マスク印刷法では、接合材を配置する基板に対してマスクを高精度に位置合わせする必要があり、工程が複雑となりやすく、また、マスクや基板のわずかな変形などによって接合材の配置位置にずれが生じやすい。さらに、接合材を配置する領域が微小であると、それに応じてマスクの開口部分の面積も小さいので、接合材の印刷時に、マスクの開口部分に必要量の接合材が入らなかったり、あるいは開口部分に接合材が付着したりするなどにより、接合材の配置量にばらつきが生じやすい。
本発明は、上記事情に鑑みてなされたものであり、電子素子の転写配置に用いられる接合材の配置精度の向上や接合材配置の工程の簡素化を図り、製造される基板接合体の品質の向上や、低コスト化を実現可能な基板接合体の製造方法及び製造装置を提供することを目的とする。
また、本発明の他の目的は、品質の向上や低コスト化が図られた基板接合体並びに電気光学装置を提供することにある。
また、本発明の他の目的は、品質の向上や低コスト化が図られた基板接合体並びに電気光学装置を提供することにある。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の基板接合体の製造方法は、第１基板上に形成された電子素子を第２基板上に形成された配線上に転写配置する工程を有する基板接合体の製造方法であって、前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に対して、前記電子素子と前記配線とを接合するための接合材を転写法により配置する接合材配置工程を有することを特徴としている。
本発明の基板接合体の製造方法は、第１基板上に形成された電子素子を第２基板上に形成された配線上に転写配置する工程を有する基板接合体の製造方法であって、前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に対して、前記電子素子と前記配線とを接合するための接合材を転写法により配置する接合材配置工程を有することを特徴としている。
本発明の基板接合体の製造方法によれば、接合材の配置を、転写法によって行うことにより、マスク印刷法に比べて、接合材の配置精度の向上や工程の簡素化を図ることが可能である。そして、接合材の配置精度の向上や工程の簡素化により、製造される基板接合体の品質の向上や低コスト化を図ることができる。
ここで、前記接合材配置工程は、例えば、物体上に前記接合材の膜を形成する膜形成工程と、前記物体上に形成された前記接合材の膜を、前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に形成された突起部に転写する転写工程とを含むとよい。
これにより、物体上に形成された接合材の膜が、電子素子あるいは配線に形成された突起部に転写配置される。つまり、マスクを用いることなく接合材の配置が行われ、その結果、マスク印刷法におけるマスクの位置合わせ工程が省かれたり、接合材の配置パターンに応じてマスクを用意する必要がないなど、工程の簡素化が図られる。また、転写法を用いることにより、配置箇所が微小であっても、所望の位置（突起部）に接合材が確実に配置される。したがって、本発明の基板接合体の製造方法では、接合材の配置精度（配置位置精度、配置量精度など）の向上が図られる。
また、基板接合体の製造方法において、前記膜形成工程では、例えば、前記接合材を前記第３基板上に配置した後、スキージング法により前記接合材の膜を形成するとよい。ここで、スキージング（あるいはスクレイピング）法とは、２つの物体を間隔を一定のままで相対的に移動させることにより、一方の物体上で材料を引き伸ばして膜を形成する方法である。
スキージング法を用いることにより、接合材が高粘度の材料であっても、物体上に均一な膜を形成することが可能となる。
スキージング法を用いることにより、接合材が高粘度の材料であっても、物体上に均一な膜を形成することが可能となる。
また、前記膜形成工程では、前記突起部の高さに応じて前記接合材の膜厚を制御してもよい。なお、転写法では、転写される膜の膜厚が厚いと転写量が多くなり、膜厚が薄いと転写量が少なくなるのが一般的である。
この場合、例えば、前記突起部の高さが低い場合には、接合材の膜厚を薄く制御することにより、突起部以外への接合材の付着が防止される。また、突起部の高さが高い場合には、接合材の配置量を多くすることで、電子素子と配線とが確実に接合される。
この場合、例えば、前記突起部の高さが低い場合には、接合材の膜厚を薄く制御することにより、突起部以外への接合材の付着が防止される。また、突起部の高さが高い場合には、接合材の配置量を多くすることで、電子素子と配線とが確実に接合される。
また、前記膜形成工程では、前記第１基板内あるいは前記第２基板内を複数の領域に分け、その領域ごとに前記接合材の配置を行ってもよい。これにより、接合材を一度に転写する領域の大きさが限定されるので、基板の反りが接合材の転写精度に与える影響が軽減され、その結果、接合材の配置精度の向上が図られる。
本発明の基板接合体の製造装置は、第１基板上に形成された電子素子を第２基板上に形成された配線上に転写配置する基板接合体の製造装置であって、前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に対して、前記電子素子と前記配線とを接合するための接合材を転写法により配置する接合材配置装置を備えることを特徴としている。
ここで、前記接合材配置装置は、例えば、物体上に前記接合材の膜を形成する膜形成装置と、前記物体上に形成された前記接合材の膜を、前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に形成された突起部に転写する転写装置とを含むとよい。
ここで、前記接合材配置装置は、例えば、物体上に前記接合材の膜を形成する膜形成装置と、前記物体上に形成された前記接合材の膜を、前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に形成された突起部に転写する転写装置とを含むとよい。
本発明の基板接合体の製造装置によれば、上記接合材配置装置を備えることにより、上記の基板接合体の製造方法を実施することが可能である。したがって、接合材の配置精度の向上や工程の簡素化により、製造される基板接合体の品質の向上や低コスト化を図ることができる。
本発明の基板接合体は、上記の基板接合体の製造方法によって製造されたことを特徴としている。
また、本発明の電気光学装置は、上記の基板接合体を備えることを特徴としている。
本発明の基板接合体並びに電気光学装置では、品質の向上や低コスト化が図られる。
また、本発明の電気光学装置は、上記の基板接合体を備えることを特徴としている。
本発明の基板接合体並びに電気光学装置では、品質の向上や低コスト化が図られる。
以下、本発明の実施の形態例について図面を参照して説明する。
ここで、図１は本発明の基板接合体及び電気光学装置の概略構成を示す断面図、図２から図１２は本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図、図１３〜図１５は基板接合体及び電気光学装置の製造工程の変形例を説明するための説明図、図１５は本発明の電気光学装置を電子機器に適用した例を示す図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
ここで、図１は本発明の基板接合体及び電気光学装置の概略構成を示す断面図、図２から図１２は本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図、図１３〜図１５は基板接合体及び電気光学装置の製造工程の変形例を説明するための説明図、図１５は本発明の電気光学装置を電子機器に適用した例を示す図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
（電気光学装置及び基板接合体）
図１に示すように、電気光学装置１０は、少なくとも基板接合体１１を具備した構成となっている。当該基板接合体１１は、配線基板２０と、有機ＥＬ基板（発光素子基板）３０とを後述の貼り合わせ及び転写工程によって接合した構成となっている。
図１に示すように、電気光学装置１０は、少なくとも基板接合体１１を具備した構成となっている。当該基板接合体１１は、配線基板２０と、有機ＥＬ基板（発光素子基板）３０とを後述の貼り合わせ及び転写工程によって接合した構成となっている。
配線基板２０は、多層基板２１と、多層基板２１に形成された所定形状の配線パターン２２と、配線パターン２２に接続された回路部（ＩＣ）２３と、有機ＥＬ素子３１を駆動させるＴＦＴ（スイッチング素子）２４と、ＴＦＴ２４と配線パターン２２とを接合するＴＦＴ接続部２５と、有機ＥＬ素子３１と配線パターン２２とを接合する有機ＥＬ接続部２６とによって構成されている。
ここで、ＴＦＴ接続部２５は、ＴＦＴ２４の端子パターンに応じて形成されるものであり、無電解メッキ処理等によって形成されたバンプ（導電性突起部）２５ａと、バンプ２５ａ上に配置される導電ペースト２５ｂとから構成される。
有機ＥＬ基板３０は、発光光が透過する透明基板３２と、ＩＴＯ等の透明金属からなる陽極３３と、正孔注入／輸送層３４と、有機ＥＬ層３５と、陰極（カソード）３６と、カソードセパレータ３７とを含んで構成されている。
ここで、陽極３３、正孔注入／輸送層３４、有機ＥＬ層３５、及び陰極３６等により、有機ＥＬ層３５に対して正孔及び電子を供給して発光させる、所謂発光機能素子（有機ＥＬ素子３１）が構成される。なお、このような発光機能素子の詳細な構造は、公知技術が採用される。また、有機ＥＬ層３５と陰極３６との間に電子注入／輸送層を形成してもよい。
さらに、配線基板２０と有機ＥＬ基板３０との間には、封止ペースト３８が充填されているとともに、有機ＥＬ接続部２６及び陰極３６間を電気的に導通させる導電性ペースト３９が設けられている。
なお、本実施形態においては、発光素子基板として有機ＥＬ基板を採用した場合について説明するが、これに限定することなく、ＬＥＤ等の固体発光素子を有する発光素子基板を採用してもよい。
（電気光学装置及び基板接合体の製造方法）
次に、図１に示す電気光学装置１０及び基板接合体１１の製造方法について図２から図１２を参照して説明する。
なお、本実施形態においては、発光素子基板として有機ＥＬ基板を採用した場合について説明するが、これに限定することなく、ＬＥＤ等の固体発光素子を有する発光素子基板を採用してもよい。
（電気光学装置及び基板接合体の製造方法）
次に、図１に示す電気光学装置１０及び基板接合体１１の製造方法について図２から図１２を参照して説明する。
（基礎基板の製造方法）
まず、図２を参照し、ＴＦＴ２４を配線基板２０に貼り合わせ及び転写させる前工程として、基礎基板４０上にＴＦＴを形成する工程について説明する。
なお、ＴＦＴ２４の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板４０と剥離層４１について詳述する。
まず、図２を参照し、ＴＦＴ２４を配線基板２０に貼り合わせ及び転写させる前工程として、基礎基板４０上にＴＦＴを形成する工程について説明する。
なお、ＴＦＴ２４の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板４０と剥離層４１について詳述する。
基礎基板４０は、電気光学装置１０の構成要素ではなく、ＴＦＴ製造工程と、貼り合わせ及び転写工程にのみ用いられる部材である。具体的には、１０００℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラス等が使用可能である。
この基礎基板の厚さには、大きな制限要素はないが、０．１ｍｍ〜０．５ｍｍ程度であることが好ましく、０．５ｍｍ〜１．５ｍｍ程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
この基礎基板の厚さには、大きな制限要素はないが、０．１ｍｍ〜０．５ｍｍ程度であることが好ましく、０．５ｍｍ〜１．５ｍｍ程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
剥離層４１は、レーザ光等の照射光により当該層内や界面において剥離（「層内剥離」又は「界面剥離」ともいう）が生じる材料からなる。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション（ablation）等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層４１に含有されていた成分が気体となって放出され分離に至る場合と、剥離層４１が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
剥離層４１の組成としては、例えば、非晶質シリコン（ａ−Ｓｉ）が採用され、また、当該非晶質シリコン中に水素（Ｈ）が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層４１に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、２ａｔ％程度以上であることが好ましく、２〜２０％ａｔ％であることが更に好ましい。水素の含有量は、成膜条件、例えば、ＣＶＤ法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料（光の照射によりこれらの原子間結合が切断されるもの）、金属、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、ＧｄもしくはＳｍ、又はこれらのうち少なくとも一種を含む合金が挙げられる。
剥離層４１の厚さとしては、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、２０ｎｍ〜１μｍ程度であるのが更に好ましい。剥離層４１の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、剥離層４１の厚みが厚すぎると、剥離に必要とされる照射光のパワー（光量）を大きくする必要があったり、また、剥離後に残された剥離層４１の残渣を除去するのに時間を要したりする。
剥離層４１の形成方法は、均一な厚みで剥離層４１を形成可能な方法であればよく、剥離層４１の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせてもよい。
特に剥離層４１の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ法、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。また、剥離層４１をゾル−ゲル（sol-gel）法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
（配線基板の製造方法）
次に、図２に示した基礎基板４０の製造工程と並行して、図３に示す配線基板２０の製造工程（配線基板の製造方法）が行われる。
まず、ガラス基板２０ａの表面に酸化シリコン膜（ＳｉＯ２）２０ｂをＣＶＤ（化学的気相成長）法を用いて形成する。当該酸化シリコン膜２０ｂの膜厚は例えば２００ｎｍ程度である。
次に、図２に示した基礎基板４０の製造工程と並行して、図３に示す配線基板２０の製造工程（配線基板の製造方法）が行われる。
まず、ガラス基板２０ａの表面に酸化シリコン膜（ＳｉＯ２）２０ｂをＣＶＤ（化学的気相成長）法を用いて形成する。当該酸化シリコン膜２０ｂの膜厚は例えば２００ｎｍ程度である。
次に、酸化シリコン膜２０ｂ上に配線パターン２２を形成する。本例では、配線パターン２２を形成する工程と、樹脂絶縁層２０ｃを形成する工程とを繰り返すことにより、配線パターン２２を複数の層に分けて形成する。
配線パターン２２は、積層構造であることが好ましく、例えば、チタニウム、アルミ銅合金、及び窒化チタニウムの３層構造（Ｔｉ／Ａｌ・Ｃｕ／ＴｉＮ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、３００ｎｍ、１００ｎｍ程度であることが好ましい。また、配線パターン２２として、例えば、チタニウム、窒化チタニウム、アルミ銅合金（銅含有量２％）、及び窒化チタニウムからなる４層構造（Ｔｉ／ＴｉＮ／Ａｌ・２％Ｃｕ／Ｈ−ＴｉＮ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１６００ｎｍ、５０ｎｍ程度であることが好ましい。また、配線パターン２２として、チタニウム、窒化チタニウム、及びアルミ銅合金からなる３層構造（Ｔｉ／ＴｉＮ／Ａｌ・Ｃｕ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１００ｎｍ程度であることが好ましい。
樹脂絶縁層２０ｃとしては、例えばアクリル樹脂が用いられる。
配線パターン２２は、積層構造であることが好ましく、例えば、チタニウム、アルミ銅合金、及び窒化チタニウムの３層構造（Ｔｉ／Ａｌ・Ｃｕ／ＴｉＮ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、３００ｎｍ、１００ｎｍ程度であることが好ましい。また、配線パターン２２として、例えば、チタニウム、窒化チタニウム、アルミ銅合金（銅含有量２％）、及び窒化チタニウムからなる４層構造（Ｔｉ／ＴｉＮ／Ａｌ・２％Ｃｕ／Ｈ−ＴｉＮ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１６００ｎｍ、５０ｎｍ程度であることが好ましい。また、配線パターン２２として、チタニウム、窒化チタニウム、及びアルミ銅合金からなる３層構造（Ｔｉ／ＴｉＮ／Ａｌ・Ｃｕ）が採用される。この場合、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１００ｎｍ程度であることが好ましい。
樹脂絶縁層２０ｃとしては、例えばアクリル樹脂が用いられる。
そして、ガラス基板２０ａ上に、酸化シリコン膜２０ｂと、樹脂絶縁層２０ｃと、配線パターン２２とが積層されることにより、多層基板２１が形成される。
また、樹脂絶縁層２０ｃの一部を除去することにより、配線パターン２２の一部が露出状態となり、当該露出部分は後の工程でメッキを形成するためのパッド２０ｄとなる。
また、樹脂絶縁層２０ｃの一部を除去することにより、配線パターン２２の一部が露出状態となり、当該露出部分は後の工程でメッキを形成するためのパッド２０ｄとなる。
（バンプの形成方法）
次に、上記配線パターン２２上にＴＦＴ接続用のバンプ２５ａを形成する。具体的には、以下に詳述する無電解メッキ処理法を用いて、配線パターン２２の露出部分であるパッド２０ｄ上にバンプ２５ａを形成する。
次に、上記配線パターン２２上にＴＦＴ接続用のバンプ２５ａを形成する。具体的には、以下に詳述する無電解メッキ処理法を用いて、配線パターン２２の露出部分であるパッド２０ｄ上にバンプ２５ａを形成する。
まず、パッドの表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。一例として、フッ酸が０．０１％〜０．１％、及び硫酸が０．０１％〜０．１％含有した水溶液中に１分〜５分間含浸する。あるいは０．１％〜１０％の水酸化ナトリウム等のアルカリベースの水溶液に１分〜１０分浸漬してもよい。
次に、水酸化ナトリウムベースでｐＨが９〜１３のアルカリ性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間浸漬し、表面の酸化膜を除去する。あるいは５％〜３０％硝酸をベースとしたｐＨ１〜３の酸性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間浸漬してもよい。
次に、ＺｎＯを含有したｐＨ１１〜１３のジンケート液中に１秒〜２分間浸漬し、パッド表面をＺｎに置換する。その後、５％〜３０％の硝酸水溶液に１秒〜６０秒浸漬し、Ｚｎを剥離する。そして、再度ジンケート浴中に１秒〜２分浸漬し、緻密なＺｎ粒子をパット表面に析出させる。その後、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。メッキ高さは２μｍ〜１０μｍ程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴であり、ｐＨ４〜５、浴温８５℃〜９５℃である。
次に、ＺｎＯを含有したｐＨ１１〜１３のジンケート液中に１秒〜２分間浸漬し、パッド表面をＺｎに置換する。その後、５％〜３０％の硝酸水溶液に１秒〜６０秒浸漬し、Ｚｎを剥離する。そして、再度ジンケート浴中に１秒〜２分浸漬し、緻密なＺｎ粒子をパット表面に析出させる。その後、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。メッキ高さは２μｍ〜１０μｍ程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴であり、ｐＨ４〜５、浴温８５℃〜９５℃である。
このような工程においては、次亜リン酸浴を行うので、リン（Ｐ）が共析する。最後に置換Ａｕメッキ浴中に浸漬し、Ｎｉ表面をＡｕにする。Ａｕは０．０５μｍ〜０．３μｍ程度に形成する。Ａｕ浴はシアンフリータイプを用い、ｐＨ６〜８、浴温５０℃〜８０℃で、１分〜３０分間の浸漬を行う。
このようにしてパッド２０ｄ上にＮｉ−Ａｕバンプ（バンプ２５ａ）を形成する。また、Ｎｉ−Ａｕメッキバンプ上に、半田やＰｂフリー半田を、例えばＳｎ−Ａｇ−Ｃｕ系等の半田をスクリーン印刷やディッピング等で形成してバンプとしてもよい。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはＱＤＲ機構を有しており、最下面からＮ２バブリングを行う。バブリング方法は、テフロン（登録商標）製のチューブ等に穴を開け、Ｎ２を出す方法や、焼結体等を通じてＮ２を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
このような一連の無電解メッキ処理を行うことにより、配線基板２０（多層基板２１）上にバンプ２５ａが形成され、配線基板２０の製造方法が終了となる。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはＱＤＲ機構を有しており、最下面からＮ２バブリングを行う。バブリング方法は、テフロン（登録商標）製のチューブ等に穴を開け、Ｎ２を出す方法や、焼結体等を通じてＮ２を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
このような一連の無電解メッキ処理を行うことにより、配線基板２０（多層基板２１）上にバンプ２５ａが形成され、配線基板２０の製造方法が終了となる。
次に、図４から図８を参照して、上記の配線基板２０と基礎基板４０とを貼り合わせて、ＴＦＴ２４を配線基板２０に転写する方法について説明する。
ここで、ＴＦＴ２４の転写工程としては公知の技術が採用されるが、本実施形態では特にＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation）（登録商標）と呼ばれる転写技術を用いて行われる。
ここで、ＴＦＴ２４の転写工程としては公知の技術が採用されるが、本実施形態では特にＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation）（登録商標）と呼ばれる転写技術を用いて行われる。
（接合材配置工程）
まず、配線基板２０上に接合材としての導電ペースト２５ｂを配置する。具体的には、以下に詳述する転写法を用いて、配線基板２０に形成されたバンプ２５ａに導電ペースト２５ｂを転写配置する。導電ペースト２５ｂとしては、例えば、Ａｇペースト、はんだペースト、異方性導電ペースト（ＡＣＰ）、非導電ペースト（ＮＣＰ）が用いられる。
まず、配線基板２０上に接合材としての導電ペースト２５ｂを配置する。具体的には、以下に詳述する転写法を用いて、配線基板２０に形成されたバンプ２５ａに導電ペースト２５ｂを転写配置する。導電ペースト２５ｂとしては、例えば、Ａｇペースト、はんだペースト、異方性導電ペースト（ＡＣＰ）、非導電ペースト（ＮＣＰ）が用いられる。
図４に示すように、接合材配置工程では、まず、ステージ５１上に導電ペースト２５ｂの膜を形成する（膜形成工程）。すなわち、所定量の導電ペースト２５ｂをステージ５１の平滑面５１ａに配置した後に、スキージング法により導電ペースト２５ｂを平滑化する。より具体的には、ディスペンサ等を用いてステージ５１上に導電ペースト２５ｂを配置した後、スクレーパ５２で導電ペースト２５ｂを掻き取るように、ステージ５１に対してスクレーパ５２を相対移動させる。このとき、スクレーパ５２をステージ５１の平滑面と平行に相対移動させて、ステージ５１とスクレーパ５２との隙間を一定に保つことにより、ステージ５１上に均一な導電ペースト２５ｂの膜が形成される。
なお、スキージング法に限らず、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、インクジェット法、粉末ジェット法等の他の膜形成方法を用いてもよい。スキージング法は、膜形成材料が高粘度であっても、均一な膜を形成しやすい等の利点がある。
なお、スキージング法に限らず、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、インクジェット法、粉末ジェット法等の他の膜形成方法を用いてもよい。スキージング法は、膜形成材料が高粘度であっても、均一な膜を形成しやすい等の利点がある。
次に、図５に示すように、ステージ５１上に形成された導電ペースト２５ｂの膜を、配線基板２０上に転写配置する。すなわち、反転させた配線基板２０をステージ５１に接近させ、配線基板２０に形成された突起部であるバンプ２５ａに導電ペースト２５ｂを当接させる。
これにより、図６に示すように、配線基板２０上のバンプ２５ａに導電ペースト２５ｂが転写配置される。配線基板２０上に複数のバンプ２５ａが形成されている場合、各バンプ２５ａに同じ膜厚で導電ペースト２５ｂが転写される。このとき、ステージ５１上の導電ペースト２５ｂの膜厚が厚いと転写量が多くなり、膜厚が薄いと転写量が少なくなる。ステージ５１上に形成する導電ペースト２５ｂの膜厚は、例えば、転写する先のバンプ２５ａの高さに応じて制御される。例えば、バンプ２５ａの高さが低い場合には、導電ペースト２５ｂの膜厚を薄く制御することにより、バンプ２５ａ以外への導電ペースト２５ｂの付着が防止される。また、バンプ２５ａの高さが高い場合には、導電ペースト２５ｂの配置量を多くすることで、ＴＦＴの接合性の向上が図られる。
ここで、上述したステージ５１、スクレーパ５２の他に、配線基板２０の反転装置、ステージ５１に対して配線基板２０を接離自在に保持する転写装置、駆動装置等を具備して接合材配置装置５０が構成される。図６では、配線基板２０を上、ステージ５１を下に配置して導電ペースト２５ｂの転写を行っているが、ステージ５１を移動自在に保持するなどにより、配線基板２０を下、ステージ５１を上に配置して導電ペースト２５ｂの転写を行ってもよい。
（ＴＦＴの転写工程）
次に、図７に示すように、導電ペースト２５ｂが配置された配線基板２０と基礎基板４０とを貼り合わせる。そして、導電ペースト２５ｂを加熱して熱硬化させる。導電ペースト２５ｂの加熱方法としては、温風供給法、赤外線加熱法など様々な加熱法が適用可能である。導電ペースト２５ｂが温度上昇して熱硬化することにより、ＴＦＴ２４（電極）とバンプ２５ａとが接合される。
次に、図７に示すように、導電ペースト２５ｂが配置された配線基板２０と基礎基板４０とを貼り合わせる。そして、導電ペースト２５ｂを加熱して熱硬化させる。導電ペースト２５ｂの加熱方法としては、温風供給法、赤外線加熱法など様々な加熱法が適用可能である。導電ペースト２５ｂが温度上昇して熱硬化することにより、ＴＦＴ２４（電極）とバンプ２５ａとが接合される。
次に、図８に示すように、導電ペースト２５ｂが配置された部分のみを局所的に、かつ、基礎基板４０の裏面側（ＴＦＴ非形成面）から、レーザ光ＬＡを照射する。これにより、剥離層４１の原子や分子の結合が弱まり、また、剥離層４１内の水素が分子化し、結晶の結合から分離され、即ち、ＴＦＴ２４と基礎基板４０との結合力が完全になくなり、レーザ光ＬＡが照射された部分のＴＦＴ２４を容易に取り外すことが可能となる。
次に、図９に示すように、基礎基板４０と配線基板２０とを引き離すことにより、基礎基板４０上からＴＦＴ２４が除去されるとともに、当該ＴＦＴ２４が配線基板２０に転写される。なお、ＴＦＴ２４の端子は、上記のバンプ２５ａ及び導電ペースト２５ｂを介して、配線パターン２２に電気的に接続されている。
（有機ＥＬ基板の貼り合わせ工程）
次に、図１０から図１２を参照して、上記の配線基板２０と有機ＥＬ基板３０とを貼り合わせて、最終的に図１に示す電気光学装置１０を形成する工程について説明する。
図１０に示すように、有機ＥＬ基板３０は、透明基板３２上に、順に陽極３３と、正孔注入／輸送層３４と、有機ＥＬ層３５と、陰極３６とが形成された構造となっている。また、陰極３６は、カソードセパレータ３７が形成された状態で成膜されるので、陰極３６は隣接する陰極と分離されている。
また、図１１に示すように、配線基板２０の有機ＥＬ接続部２６上には導電性ペースト３９が配置されている。ここで、導電性ペースト３９としては、例えば、Ａｇペースト、はんだペースト、Ｐｂフリーはんだペースト、異方性導電ペースト（ＡＣＰ）、非導電ペースト（ＮＣＰ）が用いられる。
次に、図１０から図１２を参照して、上記の配線基板２０と有機ＥＬ基板３０とを貼り合わせて、最終的に図１に示す電気光学装置１０を形成する工程について説明する。
図１０に示すように、有機ＥＬ基板３０は、透明基板３２上に、順に陽極３３と、正孔注入／輸送層３４と、有機ＥＬ層３５と、陰極３６とが形成された構造となっている。また、陰極３６は、カソードセパレータ３７が形成された状態で成膜されるので、陰極３６は隣接する陰極と分離されている。
また、図１１に示すように、配線基板２０の有機ＥＬ接続部２６上には導電性ペースト３９が配置されている。ここで、導電性ペースト３９としては、例えば、Ａｇペースト、はんだペースト、Ｐｂフリーはんだペースト、異方性導電ペースト（ＡＣＰ）、非導電ペースト（ＮＣＰ）が用いられる。
図１２に示すように、有機ＥＬ基板３０を反転し、陰極３６が導電性ペースト３９と接触するように、有機ＥＬ基板３０と配線基板２０とが貼り合わされる。更に、両基板間の空間に封止ペースト３８が封入され、更に、両基板の周辺を封止剤４２によって封止することにより、電気光学装置１０が完成となる。
この電気光学装置１０は、有機ＥＬ基板３０における配線基板２０側から、順に陰極３６、有機ＥＬ層３５、正孔注入／輸送層３４、陽極３３が配置された、陽極３３側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。
なお、図４に示した接合材配置装置５０の他に、上記製造過程に用いられる基板搬送装置、加熱装置、レーザ光照射装置等を具備して電気光学装置１０（基板接合体１１）の製造装置５３が構成される。
この電気光学装置１０は、有機ＥＬ基板３０における配線基板２０側から、順に陰極３６、有機ＥＬ層３５、正孔注入／輸送層３４、陽極３３が配置された、陽極３３側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。
なお、図４に示した接合材配置装置５０の他に、上記製造過程に用いられる基板搬送装置、加熱装置、レーザ光照射装置等を具備して電気光学装置１０（基板接合体１１）の製造装置５３が構成される。
このように、本実施形態においては、ＴＦＴ２４の転写配置に用いられる接合材としての導電ペースト２５ｂを、印刷法におけるマスクを用いることなく、転写法によって配線基板２０に配置する。つまり、ステージ５１上に導電ペースト２５ｂの膜を形成し、これを配線基板２０に形成した突起部であるバンプ２５ａに転写配置する。そのため、導電ペースト２５ｂの配置にあたって、マスク印刷法におけるマスクの位置合わせ工程が省かれたり、接合材の配置パターンに応じてマスクを用意する必要がない。また、転写法を用いることにより、配置箇所であるバンプ２５ａが微小であっても、バンプ２５ａに導電ペースト２５ｂが確実に配置される。
つまり、本実施形態では、所望の位置（バンプ２５ａ）に導電ペースト２５ｂが確実に配置されることから、導電ペースト２５ｂの配置位置精度の向上を図ることができる。また、複数のバンプ２５ａに対して同様に導電ペースト２５ｂの転写配置がなされるので、導電ペースト２５ｂの配置量精度の向上を図ることができる。さらに、マスク印刷法に比べて、マスクの位置合わせ工程等が省かれることから、工程の簡素化を図ることができる。そのため、上記方法により製造された電気光学装置１０は、品質の向上や低コスト化が図られる。
ここで、図１３及び図１４は、上述した製造方法の変形例を示している。
図１３及び図１４の例では、ＴＦＴ２４の転写配置に接合材として用いられる導電ペースト２５ｂを、配線基板２０ではなく、基礎基板４０上のＴＦＴ２４に転写配置している。
すなわち、図１３に示すように、基礎基板４０上のＴＦＴ２４の電極を突起形状に形成しておき、この突起部分をステージ５１上の導電ペースト２５ｂの膜に当接させる。
これにより、図１４に示すように、基礎基板４０上のＴＦＴ２４の電極（突起部分）に導電ペースト２５ｂが転写配置される。
このように、導電ペースト２５ｂを転写配置する対象は、配線基板２０、及び基礎基板４０のいずれでもよく、もしくは両方でもよい。
図１３及び図１４の例では、ＴＦＴ２４の転写配置に接合材として用いられる導電ペースト２５ｂを、配線基板２０ではなく、基礎基板４０上のＴＦＴ２４に転写配置している。
すなわち、図１３に示すように、基礎基板４０上のＴＦＴ２４の電極を突起形状に形成しておき、この突起部分をステージ５１上の導電ペースト２５ｂの膜に当接させる。
これにより、図１４に示すように、基礎基板４０上のＴＦＴ２４の電極（突起部分）に導電ペースト２５ｂが転写配置される。
このように、導電ペースト２５ｂを転写配置する対象は、配線基板２０、及び基礎基板４０のいずれでもよく、もしくは両方でもよい。
図１５は、導電ペースト２５ｂの配置対象となる基板内を複数の領域に分け、その領域ごとに導電ペースト２５ｂの転写配置を行う例を示している。
図１５の例では、転写配置の対象は、基礎基板４０であり、複数のＴＦＴ２４が形成された領域が仮想的に４つの領域に分割されている。そして、各領域ごとに導電ペーストの膜が形成されたステージ５１が当接される。この場合、導電ペーストを一度に転写する領域の大きさが限定されるので、基板４０に反りがある場合などにも、基板内の場所によって転写量などにばらつき生じるのが抑制される。そのため、導電ペーストの配置精度の向上が図られる。
図１５の例では、転写配置の対象は、基礎基板４０であり、複数のＴＦＴ２４が形成された領域が仮想的に４つの領域に分割されている。そして、各領域ごとに導電ペーストの膜が形成されたステージ５１が当接される。この場合、導電ペーストを一度に転写する領域の大きさが限定されるので、基板４０に反りがある場合などにも、基板内の場所によって転写量などにばらつき生じるのが抑制される。そのため、導電ペーストの配置精度の向上が図られる。
次に、本発明の電気光学装置を電子機器に適用した例について説明する。
図１６（ａ）は、携帯電話の一例を示した斜視図である。図１６（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１６（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１６（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１６（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図１６（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１６（ａ）〜（ｃ）に示す電子機器は、上記実施形態の有機ＥＬ装置を備えたものであるので、電子素子の実装不良が少なく、高品質化が図られる。
なお、本実施形態の電子機器は有機ＥＬ装置を備えるものとしたが、液晶装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
図１６（ａ）は、携帯電話の一例を示した斜視図である。図１６（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１６（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１６（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１６（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図１６（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図１６（ａ）〜（ｃ）に示す電子機器は、上記実施形態の有機ＥＬ装置を備えたものであるので、電子素子の実装不良が少なく、高品質化が図られる。
なお、本実施形態の電子機器は有機ＥＬ装置を備えるものとしたが、液晶装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
また、上記例では、電子素子としてＴＦＴを配線基板に転写する構成としたが、本発明における電子素子としては、ＴＦＴ素子以外にも、薄膜ダイオード、その他の薄膜半導体デバイス、電極（例：ＩＴＯ、メサ膜のような透明電極）、太陽電池やイメージセンサ等に用いられる光電変換素子、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録媒体、光磁気記録媒体、光記録媒体等の記録媒体、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜（例：ＹＢＣＯ薄膜）、磁性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜と他の物質の多層薄膜等が挙げられる。
このなかでも、特に、薄膜デバイス、マイクロ磁気デバイス、マイクロ三次元構造物の構成、アクチュエータ、マイクロミラー等に適用することの有用性が高く、好ましい。
このなかでも、特に、薄膜デバイス、マイクロ磁気デバイス、マイクロ三次元構造物の構成、アクチュエータ、マイクロミラー等に適用することの有用性が高く、好ましい。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
１０…電気光学装置、１１…基板接合体、２０…配線基板、３０…有機ＥＬ基板（発光素子基板）、２４…ＴＦＴ（電子素子、スイッチング素子）、２４ａ…電極（突起部）、２５…ＴＦＴ接続部、２５ａ…バンプ（突起部）、２５ｂ…導電ペースト、３１…有機ＥＬ素子（発光素子）、４０…基礎基板（第１基板）４１…剥離層、５０…接合材配置装置、５１…ステージ（物体）、５２…スクレーパ、５３…基板接合体の製造装置。
Claims (9)
- 第１基板上に形成された電子素子を第２基板上に形成された配線上に転写配置する工程を有する基板接合体の製造方法であって、
前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に対して、前記電子素子と前記配線とを接合するための接合材を転写法により配置する接合材配置工程を有することを特徴とする基板接合体の製造方法。 - 前記接合材配置工程は、物体上に前記接合材の膜を形成する膜形成工程と、前記物体上に形成された前記接合材の膜を、前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に形成された突起部に転写する転写工程とを含むことを特徴とする請求項１に記載の基板接合体の製造方法。
- 前記膜形成工程では、前記接合材を前記物体上に配置した後、スキージング法により前記接合材の膜を形成することを特徴とする請求項２に記載の基板接合体の製造方法。
- 前記膜形成工程では、前記突起部の高さに応じて前記接合材の膜厚を制御することを特徴とする請求項２または請求項３に記載の基板接合体の製造方法。
- 前記膜形成工程では、前記第１基板内あるいは前記第２基板内を複数の領域に分け、その領域ごとに前記接合材の配置を行うことを特徴とする請求項１から請求項４のいずれかに記載の基板接合体の製造方法。
- 第１基板上に形成された電子素子を第２基板上に形成された配線上に転写配置する基板接合体の製造装置であって、
前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に対して、前記電子素子と前記配線とを接合するための接合材を転写法により配置する接合材配置装置を備えることを特徴とする基板接合体の製造装置。 - 前記接合材配置装置は、物体上に前記接合材の膜を形成する膜形成装置と、
前記物体上に形成された前記接合材の膜を、前記第１基板上の電子素子と前記第２基板上の配線との少なくとも一方に形成された突起部に転写する転写装置とを含むことを特徴とする請求項６に記載の基板接合体の製造装置。 - 請求項１から請求項５のいずれかに記載の基板接合体の製造方法によって製造されたことを特徴とする基板接合体。
- 請求項９に記載の基板接合体を備えることを特徴とする電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003370628A JP2005136184A (ja) | 2003-10-30 | 2003-10-30 | 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003370628A JP2005136184A (ja) | 2003-10-30 | 2003-10-30 | 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005136184A true JP2005136184A (ja) | 2005-05-26 |
Family
ID=34647584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003370628A Withdrawn JP2005136184A (ja) | 2003-10-30 | 2003-10-30 | 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005136184A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016480A (ja) * | 2011-06-30 | 2013-01-24 | Samsung Display Co Ltd | レーザー熱転写装置及びこれを用いた有機発光表示装置の製造方法 |
| JP2013165157A (ja) * | 2012-02-10 | 2013-08-22 | Denso Corp | 半導体装置の製造方法 |
| JP2017522739A (ja) * | 2014-07-11 | 2017-08-10 | ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシ | 基板アダプタを製造する方法、基板アダプタ、および、半導体素子に対して接触する方法 |
-
2003
- 2003-10-30 JP JP2003370628A patent/JP2005136184A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016480A (ja) * | 2011-06-30 | 2013-01-24 | Samsung Display Co Ltd | レーザー熱転写装置及びこれを用いた有機発光表示装置の製造方法 |
| JP2013165157A (ja) * | 2012-02-10 | 2013-08-22 | Denso Corp | 半導体装置の製造方法 |
| JP2017522739A (ja) * | 2014-07-11 | 2017-08-10 | ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシ | 基板アダプタを製造する方法、基板アダプタ、および、半導体素子に対して接触する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6814832B2 (en) | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance | |
| JP3849680B2 (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
| KR20060045745A (ko) | 유기 ｅｌ 소자의 제조 방법, 유기 ｅｌ 소자 제조 시스템및 전자 기기 | |
| JPH10177187A (ja) | 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置 | |
| JP4506460B2 (ja) | 有機エレクトロルミネッセンス装置の製造方法及び電子機器 | |
| JP2005142054A (ja) | 有機エレクトロルミネッセンス表示装置、有機エレクトロルミネッセンス表示装置の製造方法、大型有機エレクトロルミネッセンス表示装置および電子機器 | |
| JP4581664B2 (ja) | 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法 | |
| JP2005136184A (ja) | 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 | |
| JP2006120726A (ja) | 薄膜装置の製造方法、電気光学装置、及び電子機器 | |
| US7521797B2 (en) | Method of manufacturing substrate joint body, substrate joint body and electrooptical device | |
| JP2005129836A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 | |
| JP2005175170A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造 | |
| JP2005129834A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 | |
| JP2005175002A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 | |
| JP2005183445A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 | |
| JP2005183031A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器 | |
| JP4940402B2 (ja) | 薄膜装置の製造方法 | |
| JP2005129835A (ja) | 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置 | |
| JP2005101558A (ja) | 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置 | |
| JP2005101556A (ja) | 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置 | |
| JP2005259866A (ja) | 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 | |
| JP2005134453A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
| JP2005101557A (ja) | 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置 | |
| JP2005316275A (ja) | 半導体基板の製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器 | |
| JP2005114917A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |